KR102224164B1 - Light emitting device and lighting system having the same - Google Patents
Light emitting device and lighting system having the same Download PDFInfo
- Publication number
- KR102224164B1 KR102224164B1 KR1020140100209A KR20140100209A KR102224164B1 KR 102224164 B1 KR102224164 B1 KR 102224164B1 KR 1020140100209 A KR1020140100209 A KR 1020140100209A KR 20140100209 A KR20140100209 A KR 20140100209A KR 102224164 B1 KR102224164 B1 KR 102224164B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier layer
- barrier
- emitting device
- light emitting
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
Abstract
실시예에 따른 발광소자는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 배치되어 우물층과 장벽층으로 이루어진 활성층과, 상기 활성층 상에 배치된 제2 도전형 반도체층;을 포함하고, 상기 장벽층은 In을 포함하는 제1 장벽층과, Al을 포함하는 제2 장벽층과, In을 포함하는 제3 장벽층을 포함할 수 있다.
실시예는 장벽층에 In을 포함시킴으로써, 우물층과의 분극작용 감소, 및 격자 불일치를 감소시킬 수 있는 효과가 있다.The light emitting device according to the embodiment includes: a first conductivity type semiconductor layer, an active layer disposed on the first conductivity type semiconductor layer and comprising a well layer and a barrier layer, and a second conductivity type semiconductor layer disposed on the active layer; The barrier layer may include a first barrier layer including In, a second barrier layer including Al, and a third barrier layer including In.
In the embodiment, by including In in the barrier layer, there is an effect of reducing polarization with the well layer and reducing lattice mismatch.
Description
실시예(Embodiment)는 광 효율을 향상시키기 위한 발광소자에 관한 것이다.The embodiment relates to a light emitting device for improving light efficiency.
일반적으로, 발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 화합물 반도체로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.In general, a light emitting device is a compound semiconductor that converts electrical energy into light energy. It can be produced as a compound semiconductor such as Group III and Group V on the periodic table, and various colors by adjusting the composition ratio of the compound semiconductor. It can be implemented.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다. 예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.When a forward voltage is applied, electrons in the n-layer and holes in the p-layer are combined to emit energy equivalent to the band gap energy of the conduction band and the balance band. Is mainly emitted in the form of heat or light, and becomes a light emitting device when it is radiated in the form of light. For example, nitride semiconductors are attracting great interest in the development of optical devices and high-power electronic devices due to their high thermal stability and wide bandgap energy. In particular, a blue light emitting device, a green light emitting device, and an ultraviolet (UV) light emitting device using a nitride semiconductor have been commercialized and widely used.
종래 발광소자의 활성층은 InGaN/GaN을 교대로 배치하고 있으나, In이 포함된 층과, In이 포함되지 않은 층 사이의 응력에 의한 분극작용(Polarization) 및 격자 불일치(Lattice Mismatch)에 의해 동작 전압 저하 및 광속을 저하시키는 문제점이 발생된다.In the conventional active layer of the light emitting device, InGaN/GaN are alternately arranged, but the operating voltage due to polarization and lattice mismatch caused by stress between the layer containing In and the layer not containing In. There arises a problem of lowering and lowering the luminous flux.
상기와 같은 문제점을 해결하기 위해, 실시예는 동작 전압 저하 및 광속 저하를 방지하기 위한 발광소자를 제공하는 것을 그 목적으로 한다.In order to solve the above problems, an object of the embodiment is to provide a light emitting device for preventing a decrease in operating voltage and a decrease in luminous flux.
상술한 목적을 달성하기 위하여, 실시예에 따른 발광소자는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 배치되어 우물층과 장벽층으로 이루어진 활성층과, 상기 활성층 상에 배치된 제2 도전형 반도체층;을 포함하고, 상기 장벽층은 In을 포함하는 제1 장벽층과, Al을 포함하는 제2 장벽층과, In을 포함하는 제3 장벽층을 포함할 수 있다.In order to achieve the above object, the light emitting device according to the embodiment includes a first conductivity type semiconductor layer, an active layer formed of a well layer and a barrier layer, disposed on the first conductivity type semiconductor layer, and disposed on the active layer. A second conductivity type semiconductor layer; wherein the barrier layer may include a first barrier layer including In, a second barrier layer including Al, and a third barrier layer including In.
실시예는 장벽층에 In을 포함시킴으로써, 우물층과의 분극작용 감소, 및 격자 불일치를 감소시킬 수 있는 효과가 있다.In the embodiment, by including In in the barrier layer, there is an effect of reducing polarization with the well layer and reducing lattice mismatch.
또한, 실시예는 p형 반도체층에 인접한 영역의 장벽층에 In의 함량을 높임으로써, 전자 주입 효율을 강화시킬 수 있는 효과가 있다.In addition, the embodiment has an effect of enhancing the electron injection efficiency by increasing the content of In in the barrier layer in a region adjacent to the p-type semiconductor layer.
또한, 실시예는 장벽층에 Al을 포함시킴으로써, 캐리어의 가둠 현상을 강화할 수 있는 효과가 있다.In addition, the embodiment has an effect of enhancing the confinement phenomenon of carriers by including Al in the barrier layer.
또한, 실시예는 Al을 포함하는 장벽층의 두께를 두껍게 형성함으로써, 캐리어의 가둠 현상을 보다 효과적으로 강화할 수 있는 효과가 있다.In addition, in the embodiment, by forming a thicker barrier layer containing Al, there is an effect of more effectively reinforcing the confinement phenomenon of carriers.
또한, 실시예는 Al을 포함하는 장벽층을 다수개의 층으로 배치시킴으로써, 캐리어의 가둠 현상을 보다 효과적으로 강화할 수 있는 효과가 있다.In addition, in the embodiment, by disposing a barrier layer containing Al in a plurality of layers, there is an effect that the confinement phenomenon of carriers can be more effectively strengthened.
도 1은 제1 실시예에 따른 발광소자를 나타낸 단면도이다.
도 2는 제1 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 그래프이다.
도 3은 제2 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 그래프이다.
도 4는 제3 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 그래프이다.
도 5는 제4 실시예에 따른 발광소자를 나타낸 단면도이다.
도 6은 제4 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 그래프이다.
도 7은 실시예들에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.
도 8은 실시예에 따른 조명시스템의 분해 사시도이다.1 is a cross-sectional view showing a light emitting device according to a first embodiment.
2 is a graph showing an energy band diagram of a light emitting device according to the first embodiment.
3 is a graph showing an energy band diagram of a light emitting device according to a second embodiment.
4 is a graph showing an energy band diagram of a light emitting device according to a third embodiment.
5 is a cross-sectional view showing a light emitting device according to a fourth embodiment.
6 is a graph showing an energy band diagram of a light emitting device according to a fourth embodiment.
7 is a diagram illustrating a light emitting device package in which a light emitting device is installed according to embodiments.
8 is an exploded perspective view of a lighting system according to an embodiment.
이하, 도면을 참조하여 실시예를 상세히 설명하기로 한다.
Hereinafter, embodiments will be described in detail with reference to the drawings.
도 1은 제1 실시예에 따른 발광소자를 나타낸 단면도이고, 도 2는 제1 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 그래프이다.1 is a cross-sectional view showing a light emitting device according to a first embodiment, and FIG. 2 is a graph showing an energy band diagram of a light emitting device according to the first embodiment.
도 1 및 도 2를 참조하면, 제1 실시예에 따른 발광소자는 기판(110)과, 상기 기판(110) 상에 배치된 버퍼층(120)과, 상기 버퍼층(120) 상에 배치된 제1 도전형 반도체층(130)과, 상기 제1 도전형 반도체층(130) 상에 배치된 활성층(140)과, 상기 활성층(140) 상에 배치된 전자 차단층(EBL, 150)과, 상기 전자 차단층(150) 상에 배치된 제2 도전형 반도체층(160)과, 상기 제2 도전형 반도체층(160) 상에 배치된 투광성 전극층(170)과, 상기 제1 도전형 반도체층(130) 상에 배치된 제1 전극(180)과, 상기 투광성 전극층(190) 상에 배치된 제2 전극(190)을 포함한다. 1 and 2, the light emitting device according to the first embodiment includes a
기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다.The
상기 기판(110) 상에는 버퍼층(120)이 배치될 수 있다.A
버퍼층(120)은 상기 발광구조물의 재료와 기판(110)의 격자 불일치를 완화시켜 주는 역할을 한다. 버퍼층(120)으로는 3족-5족 화합물 반도체를 포함할 수 있다. 버퍼층(120)은 AlN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.The
상기 버퍼층(120) 상에는 제1 도전형 반도체층(130)이 배치될 수 있다.A first conductivity
상기 제1 도전형 반도체층(130)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(130)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(130)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. The first conductivity-
상기 제1 도전형 반도체층(130)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(130)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. The first conductivity
상기 제1 도전형 반도체층(130) 상에는 활성층(140)이 배치될 수 있다.An
활성층(140)은 상기 제1 도전형 반도체층(130)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(160)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(140)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(140)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the
상기 활성층(140)은 화합물 반도체로 구현될 수 있다. 상기 활성층(140)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 활성층(140)은 예로서 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(140)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(140)은 다수의 우물층과 다수의 장벽층이 적층되어 구현될 수 있다. 활성층에 대해서는 추후 도면을 참조하여 상세히 설명한다.The
상기 활성층(140) 상에는 전자 차단층(EBL, Electron Blocking Layer, 150)이 배치될 수 있다.An electron blocking layer (EBL) 150 may be disposed on the
전자 차단층(150)은 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 하며, 이로 인해 발광 효율을 향상시킬 수 있다. 전자 차단층(150)은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(140)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있다. 이와 달리, 상기 전자 차단층(150)은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있다.The
상기 전자 차단층(150) 상에는 제2 도전형 반도체층(160)이 배치될 수 있다.A second conductivity
상기 제2 도전형 반도체층(160)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(160)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(160)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다.The second conductivity-
상기 제2 도전형 반도체층(160)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(160)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductivity
상기 제1 도전형 반도체층(130)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(160)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(160) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광 구조물은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. The first conductivity-
상기 제1 도전형 반도체층(130) 및 상기 제2 도전형 반도체층(160) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광 구조물의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Doping concentrations of impurities in the first conductivity-
제2 도전형 반도체층(160) 상에는 투광성 전극층(170)이 배치될 수 있다.A
투광성 전극층(170)은 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 또는 금속합금, 금속 산화물 등을 다중으로 적층할 수도 있다. 예컨대, 투광성 전극층(170)은 반도체와 전기적인 접촉이 우수한 물질로 형성될 수 있으며, 투광성 전극층(170)으로는 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The light-transmitting
투광성 전극층(170) 상에는 제2 전극(190)이 형성되며, 상부 일부가 노출된 제1 도전형 반도체층(130) 상에는 제1 전극(180)이 형성된다. 제1 전극(180) 및 제2 전극(190)으로는 예컨대, Cr, Ti, Ag, Ni, RH, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au. Hf 중 어느 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 이후, 최종적으로 제1 전극(180) 및 제2 전극(190)을 서로 연결시킴으로써 발광 소자의 제작이 완료될 수 있다.The
한편, 도 2에 도시된 바와 같이, 제1 실시예에 따른 활성층(140)은 우물층(142)과, 상기 우물층(142) 상에 배치된 다수의 장벽층(144)을 포함할 수 있다.Meanwhile, as shown in FIG. 2, the
우물층(142)은 InGaN을 포함할 수 있다. 우물층(142)에 포함된 In의 함량은 16%~18%일 수 있다. 우물층(142)은 제1 도전형 반도체층(130)의 에너지 밴드갭보다 작을 수 있다, 제1 도전형 반도체층(130)이 In을 포함할 경우, 우물층(142)에 포함된 In의 함량은 제1 도전형 반도체층(130)에 포함된 In의 함량 보다 클 수 있다. 우물층(142)에 포함된 In의 함량은 이후에서 설명될 장벽층(144)에 포함된 In의 함량보다 클 수 있다.The
장벽층(144)은 제1 장벽층(144a)과, 상기 제1 장벽층(144a) 상에 배치된 제2 장벽층(144b)과, 상기 제2 장벽층(144b) 상에 배치된 제3 장벽층(144c)을 포함할 수 있다. 장벽층(144)의 총 두께는 50Å 내지 80Å일 수 있다. 장벽층(144)의 두께가 50Å이하 또는 80Å이상이 되면 전자와 홀로 이루어지는 캐리어를 효과적으로 가둘 수 없게 된다.The
제1 장벽층(144a)은 In을 포함할 수 있다. 제1 장벽층(144a)은 InxGa1-xN(0<x≤1)일 수 있다. 제1 장벽층(144a)의 In 함량은 1% 내지 5% 일 수 있다. 제1 장벽층(144a)의 두께(T1)는 10Å 내지 30Å 일 수 있다. 제1 장벽층(144a)의 에너지 밴드갭은 제1 도전형 반도체층(130)의 에너지 갭보다 작을 수 있다.The
제1 장벽층(144a)은 In을 포함함으로써, 우물층(142)과의 격자 불일치를 감소시킬 수 있는 효과가 있다. 또한, 제1 장벽층(144a)은 In을 포함함으로써, 장벽 높이를 낮춰 전자의 주입 효율을 강화할 수 있는 효과가 있다.Since the
제2 장벽층(144b)은 Al을 포함할 수 있다. 제2 장벽층(144b)은 AlxGa1-xN(0<x≤1)일 수 있다. 제2 장벽층(144b)의 Al을 함유함으로써, 장벽의 높이를 높일 수 있다. 제2 장벽층(144b)의 두께(T2)는 제1 장벽층(144a)의 두께(T1)보다 작게 형성될 수 있다. 제2 장벽층(144b)의 두께(T2)는 제1 장벽층(144a) 두께(T1)의 1/2로 형성될 수 있다. 제2 장벽층(144b)은 장벽 역할을 할 수 있도록 최소한의 두께로 형성될 수 있다.The
제3 장벽층(144c)은 In을 포함할 수 있다. 제3 장벽층(144c)은 InxGa1-xN(0<x≤1)일 수 있다. 제3 장벽층(144c)에 포함된 In의 함량은 제1 장벽층(144a)에 포함된 In의 함량과 동일할 수 있다. 이로 인해 제3 장벽층(144c)의 에너지 밴드갭은 제1 장벽층(144a)의 에너지 밴드갭과 동일할 수 있다. 제3 장벽층(144c)의 두께(T3)는 제1 장벽층(144a)의 두께(T1)와 동일하게 형성할 수 있다.The
도면에서는 우물층 및 장벽층이 3개의 쌍으로 이루어지도록 형성하였지만, 이에 한정되지 않고 3개 이상의 쌍으로 형성될 수 있다.In the drawing, the well layer and the barrier layer are formed in three pairs, but are not limited thereto and may be formed in three or more pairs.
상기와 같이, 제1 실시예에 따른 활성층은 장벽층에 In을 포함시킴으로써, 분극작용(Polarization) 감소, 및 격자 불일치(Lattice Mismatch)를 감소시켜 동작 전압 저하 및 광속 저하를 방지할 수 있는 효과가 있다.As described above, the active layer according to the first embodiment includes In in the barrier layer, thereby reducing polarization and reducing lattice mismatch, thereby preventing a decrease in operating voltage and a decrease in luminous flux. have.
또한, 제1 실시예에 따른 활성층은 장벽층에 Al을 포함시킴으로써, 장벽 역할을 효과적으로 수행할 수 있는 효과가 있다.
In addition, the active layer according to the first embodiment includes Al in the barrier layer, thereby effectively performing a barrier role.
도 3은 제2 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 그래프이다.3 is a graph showing an energy band diagram of a light emitting device according to a second embodiment.
도 3을 참조하면, 제2 실시예에 따른 활성층(140)은 우물층(142)과, 상기 우물층(142) 상에 배치된 다수의 장벽층(144)을 포함할 수 있다.Referring to FIG. 3, the
우물층(142)은 InGaN을 포함할 수 있다. 장벽층(144)은 제1 장벽층(144a)과, 상기 제1 장벽층(144a) 상에 배치된 제2 장벽층(144b)과, 상기 제2 장벽층(144b) 상에 배치된 제3 장벽층(144c)을 포함할 수 있다.The
제1 장벽층(144a)은 In을 포함할 수 있다. 제1 장벽층(144a)은 InxGa1-xN(0<x≤1)일 수 있다. 제1 장벽층(144a)의 In 함량은 1% 내지 5% 일 수 있다. 제1 장벽층(144a)의 두께(T1)는 10Å 내지 30Å 일 수 있다. The
제1 장벽층(144a)은 In을 포함하도록 함으로써, 우물층과의 격자 불일치를 감소시킬 수 있는 효과가 있다. 또한, 제1 장벽층은 In을 포함함으로써, 장벽 높이를 낮춰 전자의 주입 효율을 강화할 수 있는 효과가 있다.Since the
제2 장벽층(144b)은 Al을 포함할 수 있다. 제2 장벽층(144b)은 AlxGa1-xN(0<x≤1)일 수 있다. 제2 장벽층(144b)의 Al을 함유함으로써, 장벽의 높이를 높일 수 있다. 제2 장벽층(144b)의 두께(T2)는 제1 장벽층(144a)의 두께(T1)보다 작게 형성될 수 있다. 제2 장벽층(144b)은 장벽 역할을 할 수 있도록 최소한의 두께로 형성될 수 있다.The
제3 장벽층(144c)은 In을 포함할 수 있다. 제3 장벽층(144c)은 InxGa1-xN(0<x≤1)일 수 있다. 제3 장벽층(144c)에 포함된 In의 함량은 제1 장벽층(144a)에 포함된 In의 함량 보다 클 수 있다. 제3 장벽층(144c)에 포함된 In의 함량은 제1 장벽층(144a)에 포함된 In의 함량의 1.5배 내지 2.5배일 수 있다. 이로 인해 제3 장벽층(144c)의 에너지 밴드갭은 제1 장벽층(144a)의 에너지 밴드갭보다 작게 형성될 수 있다. 제3 장벽층(144c)의 두께(T3)는 제1 장벽층(144a)의 두께(T1)와 동일하게 형성할 수 있다.The
제2 실시예에 따른 활성층은 제3 장벽층을 제1 장벽층의 에너지 밴드갭보다 낮게 형성함으로써, 전자의 주입 효율을 보다 향상시킬 수 있는 효과가 있다.
The active layer according to the second embodiment has an effect of further improving electron injection efficiency by forming the third barrier layer lower than the energy band gap of the first barrier layer.
도 4는 제3 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 그래프이다.4 is a graph showing an energy band diagram of a light emitting device according to a third embodiment.
도 4를 참조하면, 제3 실시예에 따른 활성층(144)은 우물층(142)과, 상기 우물층(142) 상에 배치된 다수의 장벽층(144)을 포함할 수 있다.Referring to FIG. 4, the
우물층(142)은 InGaN을 포함할 수 있다. 장벽층(144)은 제1 장벽층(144a)과, 상기 제1 장벽층(144a) 상에 배치된 제2 장벽층(144b)과, 상기 제2 장벽층(144b) 상에 배치된 제3 장벽층(144c)을 포함할 수 있다.The
제1 장벽층(144a)은 In을 포함할 수 있다. 제1 장벽층(144a)은 InxGa1-xN(0<x≤1)일 수 있다. 제1 장벽층(144a)의 In 함량은 1% 내지 5% 일 수 있다. 제1 장벽층(144a)의 두께(T1)는 10Å 내지 30Å 일 수 있다. The
제1 장벽층(144a)은 In을 포함하도록 함으로써, 우물층(142)과의 격자 불일치를 감소시킬 수 있는 효과가 있다. 또한, 제1 장벽층(144a)은 In을 포함함으로써, 장벽 높이를 낮춰 전자의 주입 효율을 강화할 수 있는 효과가 있다.Since the
제2 장벽층(144b)은 Al을 포함할 수 있다. 제2 장벽층(144b)은 AlxGa1-xN(0<x≤1)일 수 있다. 제2 장벽층(144b)의 Al을 함유함으로써, 장벽의 높이를 높일 수 있다. 제2 장벽층(144b)의 두께(T2)는 제1 장벽층(144a)의 두께(T1)보다 크게 형성될 수 있다.The
제3 장벽층(144c)은 In을 포함할 수 있다. 제3 장벽층(144c)은 InxGa1-xN(0<x≤1)일 수 있다. 제3 장벽층(144c)에 포함된 In의 함량은 제1 장벽층(144a)에 포함된 In의 함량과 동일할 수 있다. 제3 장벽층(144c)의 두께(T3)는 제1 장벽층(144a)의 두께(T1)와 동일하게 형성할 수 있다.The
제3 실시예에 따른 활성층은 Al을 포함하는 제2 장벽층의 두께를 제1 장벽층 및 제3 장벽층의 두께보다 두껍게 형성함으로써, 캐리어의 가둠 효과를 보다 향상시킬 수 있다.
In the active layer according to the third embodiment, by forming the thickness of the second barrier layer containing Al to be thicker than that of the first and third barrier layers, the confinement effect of the carrier may be further improved.
도 5는 제4 실시예에 따른 발광소자를 나타낸 단면도이고, 도 6은 제4 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 그래프이다.5 is a cross-sectional view showing a light emitting device according to the fourth embodiment, and FIG. 6 is a graph showing an energy band diagram of the light emitting device according to the fourth embodiment.
도 5 및 도 6을 참조하면, 제4 실시예에 따른 발광소자는 기판(110)과, 상기 기판(110) 상에 배치된 버퍼층(120)과, 상기 버퍼층(120) 상에 배치된 제1 도전형 반도체층(130)과, 상기 제1 도전형 반도체층(130) 상에 배치된 활성층(240)과, 상기 활성층(240) 상에 배치된 전자 차단층(150)과, 상기 전자 차단층(150) 상에 배치된 제2 도전형 반도체층(160)과, 상기 제2 도전형 반도체층(160) 상에 배치된 투광성 전극층(170)과, 상기 제1 도전형 반도체층(130) 상에 배치된 제1 전극(180)과, 상기 투광성 전극층(170) 상에 배치된 제2 전극(190)을 포함한다. 여기서 활성층(240)을 제외한 구성은 제1 실시예에 따른 발광소자의 구성과 동일하므로 생략한다.5 and 6, the light emitting device according to the fourth embodiment includes a
활성층(240)은 우물층(242)과, 상기 우물층(242) 상에 배치된 다수의 장벽층(244)을 포함할 수 있다.The
우물층(242)은 InGaN을 포함할 수 있다. 장벽층(244)은 제1 장벽층(244a)과, 상기 제1 장벽층(244a) 상에 배치된 제2 장벽층(244b)과, 상기 제2 장벽층(244b) 상에 배치된 제3 장벽층(244c)과, 상기 제3 장벽층(244c) 상에 배치된 제4 장벽층(244d)과, 상기 제4 장벽층(244d) 상에 배치된 제5 장벽층(244e)을 포함할 수 있다.The
제1 장벽층(244a)은 In을 포함할 수 있다. 제1 장벽층(244a)은 InxGa1-xN(0<x≤1)일 수 있다. 제1 장벽층(244a)의 In 함량은 1% 내지 5% 일 수 있다. 제1 장벽층은 In을 포함함으로써, 우물층과의 격자 불일치를 감소시킬 수 있는 효과가 있다. 또한, 제1 장벽층은 In을 포함함으로써, 장벽 높이를 낮춰 전자의 주입 효율을 강화할 수 있는 효과가 있다.The
제2 장벽층(244b)은 Al을 포함할 수 있다. 제2 장벽층(244b)은 AlxGa1-xN(0<x≤1)일 수 있다. 제2 장벽층(244b)의 Al을 함유함으로써, 장벽의 높이를 높일 수 있다. The
제3 장벽층(244c)은 In을 포함할 수 있다. 제3 장벽층(244c)은 InxGa1-xN(0<x≤1)일 수 있다. 제3 장벽층(244c)에 포함된 In의 함량은 제1 장벽층(244a)에 포함된 In의 함량과 동일할 수 있다. 이와 다르게, 제3 장벽층에 포함된 In의 함량은 제1 장벽층에 포함된 In의 함량과 다를 수 있다.The
제4 장벽층(244d)은 Al을 포함할 수 있다. 제4 장벽층(244d)은 AlxGa1-xN(0<x≤1)일 수 있다. 제4 장벽층(244d)의 Al의 함량은 제2 장벽층(244b)의 Al 함량과 동일할 수 있다. 이와 다르게, 제4 장벽층(244d)의 Al 함량은 제2 장벽층(244e)의 Al 함유랑과 다를 수 있다.The
제5 장벽층(244e)은 In을 포함할 수 있다. 제5 장벽층(244e)은 InxGa1-xN(0<x≤1)일 수 있다. 제5 장벽층(244e)에 포함된 In의 함량은 제1 장벽층(244a)에 포함된 In의 함량과 동일할 수 있다. 제5 장벽층(244e)에 포함된 In의 함량은 제3 장벽층(244c)에 포함된 In의 함량과 동일할 수 있다. 제5 장벽층(255e)에 포함된 In의 함량은 제1 장벽층(244a) 및 제3 장벽층(244c)과 동일할 수 있다.The
상기와 같이, 제4 실시예에 따른 활성층은 AlGaN 장벽층을 다수개로 배치시킴으로써, AlGaN에 의한 캐리어의 가둠 현상을 보다 강화시킬 수 있는 효과가 있다.
As described above, in the active layer according to the fourth exemplary embodiment, by disposing a plurality of AlGaN barrier layers, it is possible to further enhance the confinement of carriers by AlGaN.
도 7은 실시예들에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.7 is a diagram illustrating a light emitting device package in which a light emitting device according to embodiments is installed.
실시예에 따른 발광 소자 패키지(500)는 패키지 몸체부(505)와, 상기 패키지 몸체부(505)에 설치된 제3 전극층(513) 및 제4 전극층(514)과, 상기 패키지 몸체부(505)에 설치되어 상기 제3 전극층(513) 및 제4 전극층(514)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(530)가 포함된다.The light emitting
상기 제3 전극층(513) 및 제4 전극층(514)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(513) 및 제4 전극층(514)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The
상기 발광 소자(100)는 상기 제3 전극층(513) 및/또는 제4 전극층(514)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
The
도 8는 실시예에 따른 조명시스템의 분해 사시도이다.8 is an exploded perspective view of a lighting system according to an embodiment.
실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.The lighting device according to the embodiment may include a
상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. The
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. The
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
The
상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 실시예의 기술적 사상으로부터 벗어나지 않는 범위 내에서 실시예는 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.Although described above with reference to the drawings and embodiments, those skilled in the art will understand that the embodiments can be variously modified and changed without departing from the technical spirit of the embodiments described in the following claims. I will be able to.
110: 기판 120: 버퍼층
130: 제1 도전형 반도체층 140: 활성층
142: 우물층 144: 장벽층
150: 전자 차단층 160: 제2 도전형 반도체층110: substrate 120: buffer layer
130: first conductivity type semiconductor layer 140: active layer
142: well layer 144: barrier layer
150: electron blocking layer 160: second conductivity type semiconductor layer
Claims (11)
상기 제1 도전형 반도체층 상에 배치되어 우물층과 장벽층으로 이루어진 활성층; 및
상기 활성층 상에 배치된 제2 도전형 반도체층;을 포함하고,
상기 장벽층은,
In을 포함하는 제1 장벽층;
Al을 포함하며 상기 제1 장벽층 상에 배치되는 제2 장벽층; 및
In을 포함하며 상기 제2 장벽층 상에 배치되는 제3 장벽층을 포함하고,
상기 제1 및 제3 장벽층은 상기 제1 도전형 반도체층보다 작은 에너지 밴드갭을 가지고,
상기 제2 장벽층은 상기 제1 도전형 반도체층의 에너지 밴드갭보다 크고
상기 제3 장벽층은 상기 제1 장벽층보다 작은 에너지 밴드갭을 가지고,
상기 제1 장벽층의 두께는 상기 제3 장벽층의 두께와 동일하며, 상기 제2 장벽층의 두께보다 큰 발광소자.A first conductivity type semiconductor layer;
An active layer disposed on the first conductivity type semiconductor layer and comprising a well layer and a barrier layer; And
Including; a second conductivity type semiconductor layer disposed on the active layer,
The barrier layer,
A first barrier layer containing In;
A second barrier layer containing Al and disposed on the first barrier layer; And
Including In and including a third barrier layer disposed on the second barrier layer,
The first and third barrier layers have an energy band gap smaller than that of the first conductivity type semiconductor layer,
The second barrier layer is larger than the energy band gap of the first conductivity type semiconductor layer
The third barrier layer has an energy band gap smaller than that of the first barrier layer,
A light emitting device having a thickness of the first barrier layer equal to that of the third barrier layer and greater than a thickness of the second barrier layer.
상기 제1 장벽층에 포함된 In의 함량은 상기 제3 장벽층에 포함된 In의 함량 보다 적은 것을 특징으로 하는 발광소자.The method of claim 1,
A light emitting device, characterized in that the content of In in the first barrier layer is less than the content of In in the third barrier layer.
상기 제3 장벽층에 포함된 In의 함량은 제1 장벽층에 포함된 In의 함량의 1.5 내지 2.5배를 포함하는 발광소자.The method of claim 4,
The light emitting device comprising the content of In in the third barrier layer is 1.5 to 2.5 times the content of In in the first barrier layer.
상기 우물층은 In을 포함하고,
상기 우물층에 포함된 In은 장벽층에 포함된 In의 함량보다 큰 발광소자.The method according to any one of claims 1, 4 and 5,
The well layer contains In,
In the light emitting device contained in the well layer is greater than the content of In contained in the barrier layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140100209A KR102224164B1 (en) | 2014-08-05 | 2014-08-05 | Light emitting device and lighting system having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140100209A KR102224164B1 (en) | 2014-08-05 | 2014-08-05 | Light emitting device and lighting system having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160016316A KR20160016316A (en) | 2016-02-15 |
KR102224164B1 true KR102224164B1 (en) | 2021-03-09 |
Family
ID=55357079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140100209A KR102224164B1 (en) | 2014-08-05 | 2014-08-05 | Light emitting device and lighting system having the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102224164B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102648675B1 (en) * | 2017-01-11 | 2024-03-19 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Semiconductor device and light emitting device package having thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116147A (en) | 2005-10-17 | 2007-05-10 | Samsung Electro Mech Co Ltd | Nitride semiconductor light-emitting element |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090117538A (en) * | 2008-05-09 | 2009-11-12 | 삼성전기주식회사 | Nitride semiconductor light emitting device |
KR20130028291A (en) * | 2011-09-09 | 2013-03-19 | 엘지이노텍 주식회사 | Light emitting device, and light emitting device package |
-
2014
- 2014-08-05 KR KR1020140100209A patent/KR102224164B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116147A (en) | 2005-10-17 | 2007-05-10 | Samsung Electro Mech Co Ltd | Nitride semiconductor light-emitting element |
Also Published As
Publication number | Publication date |
---|---|
KR20160016316A (en) | 2016-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130069215A (en) | Light emitting device | |
KR102623615B1 (en) | Light emitting device, light emitting device package and light emitting apparatus | |
US10069035B2 (en) | Light-emitting device and lighting system | |
KR102376468B1 (en) | Red light emitting device and lighting system | |
EP3073538B1 (en) | Red light emitting device and lighting system | |
KR20120138275A (en) | Light emitting device | |
US10510926B2 (en) | Ultraviolet light emitting diode and light emitting diode package | |
KR102224164B1 (en) | Light emitting device and lighting system having the same | |
KR102322692B1 (en) | Ultraviolet light emitting device | |
KR102397266B1 (en) | Light emitting device and lighting apparatus | |
KR101823687B1 (en) | Light emitting device | |
KR102212775B1 (en) | Light emitting device and lighting system | |
KR102322696B1 (en) | Uv light emitting device and light emitting device package | |
KR102353844B1 (en) | Uv light emitting device and light emitting device package | |
KR102249647B1 (en) | Light emitting device and lighting system | |
KR102398435B1 (en) | Red light emitting device and lighting system | |
KR102356516B1 (en) | Light emitting device and light emitting device package | |
KR102237119B1 (en) | Light emitting device and lighting system | |
KR102352770B1 (en) | Light emitting device and lighting system | |
KR102249633B1 (en) | Light emitting device and lighting system | |
KR102398436B1 (en) | Red light emitting device and lighting system | |
KR102302855B1 (en) | Light emitting device, and lighting system | |
KR102250512B1 (en) | Light emitting device and lighting system | |
KR102261950B1 (en) | Light emitting device and lighting system | |
KR101886153B1 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |