JP2007067035A - Resistive element and its manufacturing method - Google Patents

Resistive element and its manufacturing method Download PDF

Info

Publication number
JP2007067035A
JP2007067035A JP2005248878A JP2005248878A JP2007067035A JP 2007067035 A JP2007067035 A JP 2007067035A JP 2005248878 A JP2005248878 A JP 2005248878A JP 2005248878 A JP2005248878 A JP 2005248878A JP 2007067035 A JP2007067035 A JP 2007067035A
Authority
JP
Japan
Prior art keywords
resistance
layer
acid treatment
acid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005248878A
Other languages
Japanese (ja)
Inventor
Tatsuhiro Okano
達広 岡野
Takayuki Fukada
隆之 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2005248878A priority Critical patent/JP2007067035A/en
Publication of JP2007067035A publication Critical patent/JP2007067035A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a resistive element which shows a high electric resistance characteristic even if it is placed under a heating environment and can highly precisely be formed in a small size. <P>SOLUTION: The manufacturing method of the resistive element having an element electrode and a resistance layer is provided with (a) a resistance film forming process for depositing the resistance layer on a substrate, by an electroless plating method using non-electrolyzed nickel phosphorous plating liquid containing nickel salt, reducing agent and complexing agent; (b) a first acid processing process for performing a first acid processing on the resistance layer; and (c) a second acid processing process for performing a second acid processing on the resistance layer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、めっき抵抗皮膜を用いた抵抗素子および抵抗素子の製造方法に関する。   The present invention relates to a resistance element using a plating resistance film and a method for manufacturing the resistance element.

近年、携帯電話やデジタルカメラなどの機器の小型化と軽量化が進むにつれて、プリント配線板に実装する素子においては、素子の小型化や素子同士の間隔の削減といった従来の実装技術では対応が難しくなり、これら素子を内蔵したプリント配線板が求められている。
また、素子を内蔵した基板が厚くならないようにするため、薄い部品や膜素子で十分に特性を満たすことができる素子が求められている。
プリント配線板に抵抗素子を形成する方法としては、銅箔上に金属薄膜で抵抗層を形成する方法、基板上に抵抗層を無電解めっきで形成する方法、抵抗性の厚膜ポリマーを印刷する方法などがある。
In recent years, as devices such as mobile phones and digital cameras have become smaller and lighter, it is difficult for conventional devices to be mounted on printed wiring boards using conventional mounting technologies such as reducing the size of devices and reducing the distance between devices. Therefore, a printed wiring board incorporating these elements is required.
Further, there is a demand for an element capable of sufficiently satisfying characteristics with a thin component or a film element in order to prevent the substrate containing the element from becoming thick.
As a method of forming a resistance element on a printed wiring board, a method of forming a resistance layer with a metal thin film on a copper foil, a method of forming a resistance layer on a substrate by electroless plating, or printing a resistive thick film polymer There are methods.

抵抗値、精度、形状、価格などを考慮して、用途に応じて形成方法を選択していく必要がある。
厚膜ポリマーを印刷する方法では、高抵抗なものを形成できるが、微細な寸法になると形成が困難である。
In consideration of the resistance value, accuracy, shape, price, etc., it is necessary to select a forming method according to the application.
In the method of printing a thick film polymer, it is possible to form a high-resistance material, but it is difficult to form a fine size.

金属材料を用いた薄膜タイプは、厚膜タイプに比べ 、抵抗値範囲が低抵抗に制約されるが、小さなサイズで高精度に形成できる。
ここで、銅箔上に金属薄膜で抵抗素子を形成する方法は、例えば、銅箔上に電解ニッケル・リンめっきにより薄膜抵抗層を形成したものを、基板上に積層形成し、それぞれを抵抗素子電極および抵抗皮膜として抵抗素子となすものである(例えば、特許文献1参照)。
また、基板上にめっきで抵抗素子を形成する方法は、例えば、基板上に配線の一部が分離している配線パターンを形成した後に、この一部分離している配線間に無電解ニッケル・リンめっきによって抵抗層を形成して抵抗素子となすものである(例えば、特許文献2参照)。
米国特許第4808967号明細書 特開平10−190183号公報
The thin film type using a metal material is restricted to a low resistance range compared to the thick film type, but can be formed with a small size and high accuracy.
Here, a method of forming a resistance element with a metal thin film on a copper foil is, for example, by forming a thin film resistance layer on a copper foil by electrolytic nickel / phosphorous plating on a substrate and forming each of the resistance elements. A resistance element is used as an electrode and a resistance film (see, for example, Patent Document 1).
In addition, the method of forming the resistance element by plating on the substrate is, for example, after forming a wiring pattern in which a part of the wiring is separated on the substrate, and then electroless nickel / phosphorous plating between the partially separated wirings. Thus, a resistance layer is formed to form a resistance element (see, for example, Patent Document 2).
US Pat. No. 4,808,967 JP-A-10-190183

しかし、従来の無電解めっきによって形成されたニッケル・リン薄膜からなる抵抗素子は、小さなサイズで高精度な抵抗素子として有効であるが、加熱環境下に置かれた場合では、高い電気抵抗特性(シート抵抗値等)を維持することが難しかった。
このため、加熱環境下に置かれる種々の用途においても安定した電気抵抗特性を発現し、かつ小さなサイズで高精度な抵抗素子の開発が望まれている。
However, a resistance element made of a nickel-phosphorus thin film formed by conventional electroless plating is effective as a high-precision resistance element with a small size, but when it is placed in a heating environment, it has high electrical resistance characteristics ( It was difficult to maintain the sheet resistance value.
For this reason, there is a demand for the development of a highly accurate resistive element that exhibits stable electrical resistance characteristics even in various applications placed under a heating environment, and that has a small size.

本発明は、上記事情に鑑みてなされたものであり、加熱環境下に置かれた場合であっても高い電気抵抗特性を発現し、かつ小さなサイズで高精度に形成できる抵抗素子が得られる、ニッケル・リン薄膜からなる抵抗素子および抵抗素子の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and even when placed in a heating environment, a resistance element that exhibits high electrical resistance characteristics and can be formed with high accuracy in a small size is obtained. It is an object of the present invention to provide a resistance element comprising a nickel-phosphorus thin film and a method for manufacturing the resistance element.

前記課題を解決するため、請求項1に係る発明は、
素子電極および抵抗層を具備する抵抗素子の、前記抵抗層が、
ニッケル塩、還元剤および錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗皮膜を成膜する抵抗皮膜形成工程と、
前記形成された抵抗皮膜に第1の酸処理を施す第1酸処理工程と、
次に、前記抵抗皮膜に第2の酸処理を施す第2酸処理工程と、
を具備することを特徴とする抵抗素子の製造方法である。
In order to solve the above-mentioned problem, the invention according to claim 1
The resistive layer of the resistive element comprising the element electrode and the resistive layer,
A resistance film forming step of forming a resistance film on a substrate by an electroless plating method using an electroless nickel / phosphorous plating solution containing a nickel salt, a reducing agent and a complexing agent;
A first acid treatment step of subjecting the formed resistance film to a first acid treatment;
Next, a second acid treatment step for subjecting the resistance film to a second acid treatment;
A method of manufacturing a resistance element.

請求項2に係る発明は、前記第2酸処理工程の後に、さらに加熱処理を施す加熱処理工程を行うことを特徴とする請求項1記載の抵抗素子の製造方法である。   The invention according to claim 2 is the method of manufacturing a resistance element according to claim 1, wherein a heat treatment step of further performing a heat treatment is performed after the second acid treatment step.

請求項3に係る発明は、基板の全面に抵抗皮膜をめっきによって形成する抵抗皮膜形成工程と、前記形成された抵抗皮膜上に導体層を形成する導体層形成工程と、前記抵抗皮膜および導体層をパターン化する配線パターン形成工程と、前記導体層の所定の部分をエッチング処理し、該導体層の下の抵抗皮膜を露出させ、抵抗層を形成する抵抗素子の製造方法において、
前記抵抗層が、
ニッケル塩、還元剤および錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗皮膜を成膜する抵抗皮膜形成工程と、
前記形成された抵抗皮膜に第1の酸処理を施す第1酸処理工程と、
次に、前記抵抗皮膜に第2の酸処理を施す第2酸処理工程と、
を具備することを特徴とする抵抗素子の製造方法である。
The invention according to claim 3 includes a resistance film forming step of forming a resistance film on the entire surface of the substrate by plating, a conductor layer forming step of forming a conductor layer on the formed resistance film, and the resistance film and the conductor layer. In the method of manufacturing a resistance element for forming a resistance layer, a wiring pattern forming step for patterning, etching a predetermined portion of the conductor layer, exposing a resistance film under the conductor layer,
The resistive layer is
A resistance film forming step of forming a resistance film on a substrate by an electroless plating method using an electroless nickel / phosphorous plating solution containing a nickel salt, a reducing agent and a complexing agent;
A first acid treatment step of subjecting the formed resistance film to a first acid treatment;
Next, a second acid treatment step for subjecting the resistance film to a second acid treatment;
A method of manufacturing a resistance element.

請求項4に係る発明は、前記第2酸処理工程の後に、さらに加熱処理を施す加熱処理工程を行うことを特徴とする請求項4記載の抵抗素子の製造方法である。   The invention according to claim 4 is the method of manufacturing a resistance element according to claim 4, wherein after the second acid treatment step, a heat treatment step of further performing a heat treatment is performed.

請求項5に係る発明は、前記基板上に形成される抵抗皮膜が、パターン化されていることを特徴とする請求項3または4記載の抵抗素子の製造方法である。 The invention according to claim 5 is the method of manufacturing a resistance element according to claim 3 or 4, wherein the resistance film formed on the substrate is patterned.

請求項6に係る発明は、予めパターン化された配線電極層が形成された基板上に、
ニッケル塩、還元剤および錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗皮膜を成膜する抵抗皮膜形成工程と、
前記形成された抵抗皮膜に第1の酸処理を施す第1酸処理工程と、
次に、前記抵抗皮膜に第2の酸処理を施す第2酸処理工程と、
を具備することを特徴とする抵抗素子の製造方法である。
In the invention according to claim 6, on the substrate on which the wiring electrode layer patterned in advance is formed,
A resistance film forming step of forming a resistance film on a substrate by an electroless plating method using an electroless nickel / phosphorous plating solution containing a nickel salt, a reducing agent and a complexing agent;
A first acid treatment step of subjecting the formed resistance film to a first acid treatment;
Next, a second acid treatment step for subjecting the resistance film to a second acid treatment;
A method of manufacturing a resistance element.

請求項7に係る発明は、前記第2酸処理工程の後に、さらに加熱処理を施す加熱処理工程を行うことを特徴とする請求項6記載の抵抗素子の製造方法である。   The invention according to claim 7 is the method of manufacturing a resistance element according to claim 6, wherein a heat treatment step of further performing a heat treatment is performed after the second acid treatment step.

請求項8に係る発明は、 請求項1〜7のいずれかの方法で形成された抵抗層を有することを特徴とする抵抗素子である。 The invention according to claim 8 is a resistance element having a resistance layer formed by the method according to any one of claims 1 to 7.

請求項9に係る発明は、基板上に、請求項8記載の抵抗素子を実装したことを特徴とする配線基板である。 The invention according to claim 9 is a wiring board comprising the resistance element according to claim 8 mounted on a substrate.

本発明によれば、ニッケル塩、還元剤および錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により形成され、異なる酸処理を施したニッケル・リン薄膜を抵抗層とする抵抗素子であるので、クロムの共析を伴わないにもかかわらず、従来の無電解めっき法により形成されたニッケル・リン薄膜よりもはるかに高い電気抵抗特性を有するとともに、熱による電気抵抗特性の低下を防止することができる。
また、前記抵抗層に、さらに、加熱処理を施すことによって、抵抗層の電気抵抗特性の熱安定性が向上し、加熱環境下に置かれる種々の用途においても安定した電気抵抗特性を発現することができる。
According to the present invention, a nickel / phosphorous thin film formed by an electroless plating method using an electroless nickel / phosphorous plating solution containing a nickel salt, a reducing agent, and a complexing agent and subjected to different acid treatments as a resistance layer. Therefore, it has much higher electric resistance than nickel / phosphorus thin film formed by conventional electroless plating method, and it does not involve chromium eutectoid, and it also has electric resistance due to heat. Can be prevented.
Further, by further heat-treating the resistance layer, the thermal stability of the electrical resistance characteristics of the resistance layer is improved, and stable electrical resistance characteristics are exhibited even in various applications placed in a heating environment. Can do.

本発明の抵抗素子の製造方法は、ニッケル塩、還元剤および錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗皮膜を成膜したのち、第1酸処理工程、および第2酸処理工程において、酸処理することにより、あるいはさらに、加熱処理を施すことで、高いシート抵抗値を具備する抵抗素子を製造することができる。   The resistance element manufacturing method according to the present invention includes forming a resistance film on a substrate by an electroless plating method using an electroless nickel / phosphorous plating solution containing a nickel salt, a reducing agent and a complexing agent. In the acid treatment step and the second acid treatment step, a resistance element having a high sheet resistance value can be produced by acid treatment or further heat treatment.

本発明の抵抗素子を形成する基板は、特に限定されず、各種の合成樹脂からなる剛性を有するシートや可撓性シート、ガラス板、セラミックス板、表面に絶縁層を有する金属製基板の中から、用途などに応じて適宜選択して用いることができる。また、予め内部に配線回路や他の受動素子が形成されているものであってもよい。   The substrate on which the resistance element of the present invention is formed is not particularly limited, and may be a rigid sheet or flexible sheet made of various synthetic resins, a glass plate, a ceramic plate, or a metal substrate having an insulating layer on the surface. These can be selected and used as appropriate according to the application. In addition, a wiring circuit or other passive elements may be previously formed therein.

抵抗皮膜を形成する前記無電解ニッケル・リンめっき液は、錯化剤を含むめっき液で、前記錯化剤としては、例えば、α-アラニン、β-アラニン、ジエチレントリアミン、L-グルタミン酸塩、グリシン、トリエチレンテトラミン、テトラエチレンペンタミン、モノエタノールアミン、ジエタノールアミンなどのアミノ基(-NH2、>NH)を含有するアミノ酸、アミンなどを挙げることができる。
特に、α-アラニン、β-アラニン、ジエチレントリアミン、L-グルタミン酸塩およびグリシンからなる群から選ばれるアミノ基含有化合物を錯化剤として用いることが好ましい。
このような錯化剤のめっき液中における濃度は、0.1〜2.0mol/L程度、好ましくは、0.5mol/L〜1.5mol/L程度とすることができる。
ここで、錯化剤の濃度が0.1mol/L未満であると、浴安定性が低下し、また、2.0mol/Lを超えると析出速度が遅くなり好ましくない。また、めっき液中の錯化剤とニッケルの濃度(mol/L))の比は、1:1〜20:1の範囲が好ましい。錯化剤の割合が上記の範囲よりも少ないと、形成されるニッケル・リン薄膜のシート抵抗が不十分となり、好ましくない。
The electroless nickel / phosphorous plating solution for forming a resistance film is a plating solution containing a complexing agent. Examples of the complexing agent include α-alanine, β-alanine, diethylenetriamine, L-glutamate, glycine, Examples include amino acids and amines containing amino groups (-NH2,> NH) such as triethylenetetramine, tetraethylenepentamine, monoethanolamine, and diethanolamine.
In particular, an amino group-containing compound selected from the group consisting of α-alanine, β-alanine, diethylenetriamine, L-glutamate and glycine is preferably used as the complexing agent.
The concentration of such a complexing agent in the plating solution can be about 0.1 to 2.0 mol / L, preferably about 0.5 mol / L to 1.5 mol / L.
Here, when the concentration of the complexing agent is less than 0.1 mol / L, the bath stability is lowered, and when it exceeds 2.0 mol / L, the deposition rate is undesirably slowed. The ratio of the complexing agent to the nickel concentration (mol / L) in the plating solution is preferably in the range of 1: 1 to 20: 1. When the ratio of the complexing agent is less than the above range, the sheet resistance of the formed nickel / phosphorus thin film becomes insufficient, which is not preferable.

本発明で使用するニッケル・リンめっき液を構成するニッケル塩は、硫酸ニッケル、塩化ニッケル、次亜リン酸ニッケル、炭酸ニッケル等を使用することができる。めっき液中のニッケル塩の濃度は0.01〜1.0mol/L程度、好ましくは0.05〜0.2mol/L程度とすることができる。ニッケル塩の濃度が0.01mol/L未満であると析出速度が遅くなり、また1.0mol/Lを超えると浴安定性が低下して好ましくない。   Nickel sulfate, nickel chloride, nickel hypophosphite, nickel carbonate, etc. can be used as the nickel salt constituting the nickel / phosphorous plating solution used in the present invention. The concentration of the nickel salt in the plating solution can be about 0.01 to 1.0 mol / L, preferably about 0.05 to 0.2 mol / L. When the concentration of the nickel salt is less than 0.01 mol / L, the deposition rate is slow, and when it exceeds 1.0 mol / L, the bath stability is undesirably lowered.

本発明で使用するニッケル・リンめっき液を構成する還元剤は、次亜リン酸ナトリウム、ジメチルボランアミン、ヒドラジン等を使用することができる。めっき液中の還元剤の濃度は、0.05〜1.0mol/L程度、好ましくは0.1〜0.3mol/L程度とすることができる。還元剤の濃度が0.05mol/L未満であると析出速度が遅くなり、また1.0mol/Lを超えると浴安定性が低下して好ましくない。   As the reducing agent constituting the nickel / phosphorous plating solution used in the present invention, sodium hypophosphite, dimethylboraneamine, hydrazine and the like can be used. The concentration of the reducing agent in the plating solution can be about 0.05 to 1.0 mol / L, preferably about 0.1 to 0.3 mol / L. When the concentration of the reducing agent is less than 0.05 mol / L, the deposition rate is slow, and when it exceeds 1.0 mol / L, the bath stability is undesirably lowered.

上記の無電解ニッケル・リンめっき液を用いた無電解めっき法によるニッケル・リン薄膜の形成は、例えば、浴温度60〜90℃、浴pH4〜7の条件で行うことができる。浴温度が60℃未満であると析出温度が遅くなり、90℃を超えると浴安定性が低下して好ましくない。また、浴pHが上記の範囲から外れると、成膜速度とシート抵抗が不十分なものとなり好ましくない。
上記の無電解ニッケル・リンめっき液を用いて無電解めっき法により成膜されたニッケル・リン薄膜は、クロムの共析を伴わないにもかかわらず、従来の無電解めっき法により形成されたニッケル・リン薄膜よりもはるかに高い電気抵抗特性を有するものとなる。
Formation of the nickel / phosphorus thin film by the electroless plating method using the above electroless nickel / phosphorous plating solution can be performed, for example, under conditions of a bath temperature of 60 to 90 ° C. and a bath pH of 4 to 7. If the bath temperature is less than 60 ° C, the deposition temperature is slow, and if it exceeds 90 ° C, the bath stability is lowered, which is not preferable. On the other hand, if the bath pH is out of the above range, the film formation rate and the sheet resistance become insufficient, which is not preferable.
The nickel-phosphorus thin film formed by the electroless plating method using the above electroless nickel-phosphorous plating solution is nickel formed by the conventional electroless plating method, although it does not involve chromium eutectoid. -It has a much higher electric resistance characteristic than a phosphorus thin film.

本発明の抵抗素子は、上記の無電解ニッケル・リンめっき液を用いて成膜した抵抗層に異なる酸処理、またはさらに加熱処理を施すことにより、該抵抗層の電気抵抗特性を更に向上させるとともに、熱安定性を向上させ、熱による電気抵抗特性の低下を防止したものである。上記処理による電気抵抗特性の熱安定化の機構は不明であるが、酸処理により、酸処理後はもちろん、200℃の加熱後においても高いシート抵抗値を具備する抵抗層が得られる。このため、本発明の抵抗素子は、加熱環境下に置かれる種々の用途に使用しても、安定した電気抵抗特性を発現することが可能である。
なお、本発明において、抵抗層の200℃加熱後におけるシート抵抗値とは、抵抗層を200℃雰囲気中に30分間放置した後、4端針法(三菱化学株式会社製 Loresta MPMCP-T350)を用いて測定したものを意味する。
The resistance element of the present invention further improves the electrical resistance characteristics of the resistance layer by subjecting the resistance layer formed using the electroless nickel / phosphorous plating solution to different acid treatment or further heat treatment. The thermal stability is improved and the electrical resistance characteristics are prevented from deteriorating due to heat. Although the mechanism of thermal stabilization of the electrical resistance characteristics by the above treatment is unknown, a resistance layer having a high sheet resistance value can be obtained by acid treatment not only after acid treatment but also after heating at 200 ° C. For this reason, the resistance element of the present invention can exhibit stable electric resistance characteristics even when used in various applications placed in a heating environment.
In the present invention, the sheet resistance value after heating the resistance layer at 200 ° C. means that the resistance layer is left in an atmosphere at 200 ° C. for 30 minutes, and then the four-end needle method (Loresta MPMCP-T350 manufactured by Mitsubishi Chemical Corporation) is used. It means what was measured using.

第1酸処理、および第2酸処理に使用する酸としては、硝酸、硫酸、ホウ酸、炭酸、亜硝酸、ケイ酸、ホウケイ酸、リン酸、亜リン酸、次亜リン酸、亜硫酸、過硫酸、硫化水素水、フッ化水素酸、ホウフッ化水素酸、塩酸、亜塩素酸、次亜塩素酸、過塩素酸などの無機酸;ギ酸、酢酸、プロピオン酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アラキジン酸、アクリル酸、クロトン酸、オレイン酸、リノール酸、リノレン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、フマル酸、マレイン酸、乳酸、リンゴ酸、酒石酸、クエン酸等の有機酸等を挙げることができる。
酸処理の方法は、酸水溶液への浸漬、酸水溶液の噴霧等を用いることができる。
ここで、浸漬による酸処理の場合、酸水溶液を撹拌してもよい。
このように第1酸処理を施すことにより、酸処理後の抵抗層のシート抵抗値が無電解めっき直後のシート抵抗に比べて上昇する。そして、第2酸処理を施すことで、所望のシート抵抗値への調整が可能となる。
例えば、第1酸処理工程は、塩酸溶液で行い、第2酸処理工程は、抵抗値の微調整を行うために行うもので、第1の酸処理よりもめっき膜への影響の小さい酸で行うことが望ましい。たとえば、過硫酸アンモニウム溶液が好適である。
Acids used for the first acid treatment and the second acid treatment include nitric acid, sulfuric acid, boric acid, carbonic acid, nitrous acid, silicic acid, borosilicic acid, phosphoric acid, phosphorous acid, hypophosphorous acid, sulfurous acid, persulfate. Inorganic acids such as sulfuric acid, hydrogen sulfide water, hydrofluoric acid, borohydrofluoric acid, hydrochloric acid, chlorous acid, hypochlorous acid, perchloric acid; formic acid, acetic acid, propionic acid, lauric acid, myristic acid, palmitic acid , Stearic acid, arachidic acid, acrylic acid, crotonic acid, oleic acid, linoleic acid, linolenic acid, oxalic acid, malonic acid, succinic acid, glutaric acid, adipic acid, pimelic acid, suberic acid, azelaic acid, sebacic acid, fumaric acid Examples thereof include organic acids such as acid, maleic acid, lactic acid, malic acid, tartaric acid and citric acid.
As the acid treatment method, immersion in an acid aqueous solution, spraying of an acid aqueous solution, or the like can be used.
Here, in the case of acid treatment by immersion, the acid aqueous solution may be stirred.
By performing the first acid treatment in this manner, the sheet resistance value of the resistance layer after the acid treatment is increased as compared with the sheet resistance immediately after the electroless plating. And it can adjust to a desired sheet resistance value by performing the 2nd acid treatment.
For example, the first acid treatment step is performed with a hydrochloric acid solution, and the second acid treatment step is performed for fine adjustment of the resistance value. The acid treatment has a smaller influence on the plating film than the first acid treatment. It is desirable to do. For example, an ammonium persulfate solution is suitable.

また、本発明の抵抗素子は、無電解ニッケル・リンめっき液を構成する錯化剤の種類により、加熱処理を施すことによってシート抵抗値を更に高くするという効果もある。例えば錯化剤としてジエチレンジアミンを用いた場合、酸処理後に加熱処理を施すことによってシート抵抗値が驚異的に高くなる。一方、錯化剤としてL-グルタミン酸塩を用いた場合には、加熱処理を施してもシート抵抗値は安定している。従って、本発明の抵抗素子は、無電解ニッケル・リンめっき液に用いる錯化剤を適宜選択することにより、加熱処理後に具備するシート抵抗値を任意に設定することができる。上記の加熱処理は、例えば、100〜850℃の範囲内で行うことができる。 The resistance element of the present invention also has an effect of further increasing the sheet resistance value by performing heat treatment depending on the type of complexing agent constituting the electroless nickel / phosphorous plating solution. For example, when diethylenediamine is used as the complexing agent, the sheet resistance value is remarkably increased by performing the heat treatment after the acid treatment. On the other hand, when L-glutamate is used as the complexing agent, the sheet resistance value is stable even after heat treatment. Therefore, the resistance element of the present invention can arbitrarily set the sheet resistance value provided after the heat treatment by appropriately selecting the complexing agent used in the electroless nickel / phosphorous plating solution. Said heat processing can be performed within the range of 100-850 degreeC, for example.

次に、本発明の抵抗素子をプリント配線板に内蔵する方法について説明する。本発明の抵抗素子をプリント配線板に内蔵するには、所定の抵抗素子形成領域に形成された抵抗層と、この抵抗層に接する2つの導体層を形成する。2つの導体層は互いに分離されており、抵抗素子の素子電極として用いることができる。導体層の材料としては、金、銀、銅、ニッケル、アルミニウムなど、導電性の良好な金属材料が好ましい。 Next, a method for incorporating the resistance element of the present invention in a printed wiring board will be described. In order to incorporate the resistance element of the present invention in a printed wiring board, a resistance layer formed in a predetermined resistance element formation region and two conductor layers in contact with the resistance layer are formed. The two conductor layers are separated from each other and can be used as an element electrode of a resistance element. As a material for the conductor layer, a metal material having good conductivity such as gold, silver, copper, nickel, and aluminum is preferable.

以下、基板上に抵抗素子を形成する方法を例示して説明する。ここで、 抵抗素子が完成した状態において抵抗層が形成される領域を抵抗素子形成領域、素子電極となる導体層が形成される領域を素子電極形成領域、および2つの導体層を分離するために抵抗層が露出される領域を素子電極分離領域として以下の説明を行う。 Hereinafter, a method for forming a resistance element on a substrate will be described as an example. Here, in a state where the resistance element is completed, a region where the resistance layer is formed is defined as a resistance element formation region, a region where a conductor layer to be an element electrode is formed is defined as an element electrode formation region, and two conductor layers are separated. The following description will be made assuming that the region where the resistance layer is exposed is an element electrode isolation region.

抵抗素子をプリント配線板に内蔵するための第1の方法は、下記の(A−1)〜(C−1)の工程を具備する(図1参照)。
(A−1)は、基板1の全面に抵抗層2をめっきによって形成する工程である(図1(a)参照)。
(B−1)は、前記基板1上に導体層3を形成した後に、前記抵抗層2および導体層3’からなる配線パターン4を形成する工程である(図1(b)〜図1(d)参照)。
(C−1)は、前記導体層3’の所定の部分をエッチングし、該導体層3’の下の抵抗層2を露出させる工程である(図1(e)〜図1(f)参照)。
A first method for incorporating the resistance element in the printed wiring board includes the following steps (A-1) to (C-1) (see FIG. 1).
(A-1) is a step of forming the resistance layer 2 on the entire surface of the substrate 1 by plating (see FIG. 1A).
(B-1) is a step of forming the wiring pattern 4 including the resistance layer 2 and the conductor layer 3 ′ after forming the conductor layer 3 on the substrate 1 (FIG. 1B to FIG. d)).
(C-1) is a step of etching a predetermined portion of the conductor layer 3 ′ to expose the resistance layer 2 under the conductor layer 3 ′ (see FIGS. 1E to 1F). ).

ここで、工程(A−1)は、上述の無電解ニッケル・リンめっき液を用いて抵抗層2となるニッケル・リン薄膜を形成する抵抗皮膜形成工程(a)として行われる。
酸処理工程(b)、(c)は、酸処理に用いる酸が導体層3に影響を及ぼさないものであれば、抵抗層2が露出された状態であればいずれの段階でも行うことができる。
例えば、工程(A−1)と工程(B−1)の間に行ってもよいし、工程(B−1)と工程(C−1)の間に行ってもよいし、工程(C−1)の後に行ってもよい。
酸処理工程(b)、(c)を、工程(A−1)と工程(B−1)との間に行う場合は、この段階では導体層3が未形成状態であるので、導体層3の材料に関係なく、酸処理に用いる酸を自由に選択できるので、好ましい。
また、上記酸処理工程を、図1(a)に示す段階と図1(b)に示す段階との間に行う場合は、抵抗層2の全面が露出しているため、均一に処理を施すことができ、かつ導体層3への影響を考慮しなくても良いので最も好ましい。
また、酸処理工程は、製造工程中でトリミングを行う場合は、抵抗値が安定した状態で調整できるので、トリミング工程の前が好ましい。
加熱処理工程(d)を行う場合は、酸処理工程(c)の後であればいつの段階で行ってもよく、工程(A−1)と工程(B−1)の間に行ってもよいし、工程(B−1)と工程(C−1)の間に行ってもよいし、工程(C−1)の後に行ってもよい。トリミングを行う場合、トリミング時に発生する熱の影響を抑えるために、加熱処理工程(d)をトリミング工程より前に行うことが好ましい。
Here, the step (A-1) is performed as a resistance film forming step (a) for forming a nickel / phosphorus thin film to be the resistance layer 2 using the above-described electroless nickel / phosphorous plating solution.
The acid treatment steps (b) and (c) can be performed at any stage as long as the resistance layer 2 is exposed as long as the acid used for the acid treatment does not affect the conductor layer 3. .
For example, it may be performed between step (A-1) and step (B-1), may be performed between step (B-1) and step (C-1), or may be performed between step (C- It may be performed after 1).
When the acid treatment steps (b) and (c) are performed between the step (A-1) and the step (B-1), the conductor layer 3 is not formed at this stage. Regardless of the material, it is preferable because the acid used for the acid treatment can be freely selected.
Further, when the acid treatment step is performed between the stage shown in FIG. 1A and the stage shown in FIG. 1B, the entire surface of the resistance layer 2 is exposed, so that the treatment is performed uniformly. And it is most preferable because the influence on the conductor layer 3 need not be taken into consideration.
Further, when trimming is performed during the manufacturing process, the acid treatment process is preferably performed before the trimming process because the resistance value can be adjusted in a stable state.
When the heat treatment step (d) is performed, it may be performed at any stage after the acid treatment step (c), or may be performed between the step (A-1) and the step (B-1). And you may carry out between a process (B-1) and a process (C-1), and may carry out after a process (C-1). When trimming is performed, it is preferable to perform the heat treatment step (d) before the trimming step in order to suppress the influence of heat generated during trimming.

工程(B−1)では、抵抗素子形成領域5に、抵抗層2と導体層3’が積層されてなる配線パターン4を形成する。抵抗素子形成領域5は、所望の抵抗値が得られるように、長方形やミアンダ構造などの適宜形状に設定する。工程(B−1)の終了後、抵抗素子形成領域5以外では、抵抗層2と導体層3が除去されて基板1が露出された状態となる(図1(d)参照)。
工程(B−1)は、例えば以下の手順(1)〜(3)を順に行うことによって実施することができる。
手順(1)は、抵抗層2の上の全面に導体層3を形成する(図1(b)参照)。
手順(2)は、導体層3上の抵抗素子形成領域40にレジスト10を形成する(図1(c)参照)。
手順(3)は、レジストを形成していない部分の導体層3および抵抗層2を一括エッチングによって除去した後、レジスト10を除去する(図1(d)参照)。
In the step (B-1), the wiring pattern 4 in which the resistance layer 2 and the conductor layer 3 ′ are laminated is formed in the resistance element formation region 5. The resistance element forming region 5 is set in an appropriate shape such as a rectangle or a meander structure so that a desired resistance value can be obtained. After the completion of the step (B-1), the resistance layer 2 and the conductor layer 3 are removed and the substrate 1 is exposed outside the resistance element formation region 5 (see FIG. 1D).
Step (B-1) can be performed, for example, by sequentially performing the following procedures (1) to (3).
In step (1), the conductor layer 3 is formed on the entire surface of the resistance layer 2 (see FIG. 1B).
In step (2), a resist 10 is formed in the resistance element formation region 40 on the conductor layer 3 (see FIG. 1C).
In step (3), after removing the conductor layer 3 and the resistance layer 2 in a portion where the resist is not formed by collective etching, the resist 10 is removed (see FIG. 1D).

工程(C−1)では、導体層3の所定の部分をエッチングし、該導体層3の下の抵抗層3を露出させる。つまり、素子電極形成領域の導体層3を残して素子電極となすとともに、素子電極分離領域50の導体層3を除去する。
この工程(C−1)は、例えば以下の手順(1)〜(2)を順に行うことによって実施することができる。
手順(1)は、配線パターン4および基板1の上にレジスト12を形成した後、パターニングにより素子電極分離領域50のレジスト12を除去して、レジストを設けない部分を形成する(図1(e)参照)。
手順(2)は、レジストを設けてない部分の導体層3をエッチングしたのち、レジスト12を除去する(図1(f)参照)。
ここで、導体層3をエッチングする場合には、抵抗層2をエッチングしにくいエッチング液を用いることが望ましい。
上記工程(A−1)、(B−1)および(C−1)の工程を実施することにより、素子電極となる導体層3および抵抗層2を具備する抵抗素子60が基板1上に形成される。
In the step (C-1), a predetermined portion of the conductor layer 3 is etched to expose the resistance layer 3 below the conductor layer 3. That is, while leaving the conductor layer 3 in the element electrode formation region to form the element electrode, the conductor layer 3 in the element electrode isolation region 50 is removed.
This step (C-1) can be performed, for example, by sequentially performing the following procedures (1) to (2).
In step (1), after the resist 12 is formed on the wiring pattern 4 and the substrate 1, the resist 12 in the element electrode isolation region 50 is removed by patterning to form a portion where no resist is provided (FIG. 1 (e)). )reference).
In the step (2), the portion of the conductor layer 3 where no resist is provided is etched, and then the resist 12 is removed (see FIG. 1F).
Here, when the conductor layer 3 is etched, it is desirable to use an etchant that hardly etches the resistance layer 2.
By carrying out the steps (A-1), (B-1) and (C-1), a resistance element 60 including the conductor layer 3 and the resistance layer 2 to be element electrodes is formed on the substrate 1. Is done.

抵抗素子をプリント配線板に内蔵するための第2の方法は、下記の(A−2)〜(B−2)の工程を含む方法である(図2〜図5参照)。
(A−2)工程は、基板1上にパターニングされた抵抗層2を形成する工程である。
(B−2)工程は、前記基板1上に導体層3を形成する工程である。
A second method for incorporating the resistance element in the printed wiring board is a method including the following steps (A-2) to (B-2) (see FIGS. 2 to 5).
The step (A-2) is a step of forming the patterned resistance layer 2 on the substrate 1.
Step (B-2) is a step of forming the conductor layer 3 on the substrate 1.

ここで工程(A−2)では、基板1上に設定した抵抗素子形成領域50の上に抵抗層2が形成されるようにする。前記抵抗素子形成領域50は、所望の抵抗値が得られるように、長方形やミアンダ構造などの適宜形状に設定する。そして、前記抵抗素子形成領域50以外では、基板1が露出された状態とする。
工程(A−2)で、抵抗層2を形成するときには、上述の無電解ニッケル・リンめっき液を用いて抵抗層となるニッケル・リン薄膜を形成する抵抗皮膜形成工程(a)として行われる。
そして、パターニングされた抵抗層2の形成は、基板1の全面に抵抗層2をめっき形成した後、エッチングなどによって不要部を除去する方法でもよいし、あるいは、基板1上の必要部分にのみ抵抗層2をめっき形成する方法でもよい。
Here, in the step (A-2), the resistance layer 2 is formed on the resistance element formation region 50 set on the substrate 1. The resistance element forming region 50 is set to an appropriate shape such as a rectangle or a meander structure so that a desired resistance value can be obtained. The substrate 1 is exposed outside the resistance element formation region 50.
When the resistance layer 2 is formed in the step (A-2), it is performed as a resistance film forming step (a) in which a nickel / phosphorus thin film to be a resistance layer is formed using the above-described electroless nickel / phosphorous plating solution.
The patterned resistance layer 2 may be formed by a method in which the resistance layer 2 is formed on the entire surface of the substrate 1 and then unnecessary portions are removed by etching or the like, or only a necessary portion on the substrate 1 is resisted. A method of forming the layer 2 by plating may be used.

酸処理工程(b)、(c)は、酸処理に用いる酸が導体層3に影響を及ぼさないものであれば、いずれの段階でも行うことができる。
基板上の全面に抵抗層2をめっき形成してからエッチングなどによって不要部を除去する方法の場合は、全面に抵抗層2がめっきされた状態で酸処理を施すと均一に処理ができて好ましい。
また、必要部分にのみ抵抗層2をめっき形成する方法の場合は、導体層3を形成する前の方が、導体層3の材料に関係なく酸処理に用いる酸を自由に選択でき、好ましい。
加熱処理工程(d)を行う場合は、酸処理工程(c)の後であればいつの段階で行ってもよく、工程(B−2)の前に行ってもよいし、工程(B−2)の後に行ってもよい。
トリミングを行う場合、トリミング時に発生する熱の影響を抑えるために、加熱処理工程(d)をトリミング工程より前に行うことが好ましい。
The acid treatment steps (b) and (c) can be performed at any stage as long as the acid used for the acid treatment does not affect the conductor layer 3.
In the case of the method in which the unnecessary portion is removed by etching or the like after the resistance layer 2 is formed by plating on the entire surface of the substrate, it is preferable to perform the acid treatment in a state where the resistance layer 2 is plated on the entire surface so that the processing can be uniformly performed .
Moreover, in the case of the method of forming the resistance layer 2 only on a necessary portion, the method before forming the conductor layer 3 is preferable because the acid used for the acid treatment can be freely selected regardless of the material of the conductor layer 3.
When the heat treatment step (d) is performed, it may be performed at any stage after the acid treatment step (c), may be performed before the step (B-2), or may be performed in the step (B-2). ) May be followed.
When trimming is performed, it is preferable to perform the heat treatment step (d) before the trimming step in order to suppress the influence of heat generated during trimming.

基板1の全面にめっきによる抵抗層2を形成し、次に、エッチングなどによって不要部を除去する方法としては、例えば以下の手順(1a)〜(4a)を順に行うことによって実施することができる(図2参照)。
手順(1a)は、基板1の上の全面に抵抗層2を形成する(図2(a)参照)。
手順(2a)は、前記抵抗層2上の抵抗素子形成領域50にレジスト10を形成する(図2(b)参照)。
手順(3a)は、前記レジストを設けられていない部分の抵抗層2をエッチングによって除去する(図2(c)参照)。
手順(4a)は、前記レジスト10を除去する(図2(d)参照)
As a method of forming the resistance layer 2 by plating on the entire surface of the substrate 1 and then removing unnecessary portions by etching or the like, for example, the following procedures (1a) to (4a) can be sequentially performed. (See FIG. 2).
In step (1a), the resistance layer 2 is formed on the entire surface of the substrate 1 (see FIG. 2A).
In step (2a), a resist 10 is formed in the resistance element formation region 50 on the resistance layer 2 (see FIG. 2B).
In step (3a), the portion of the resistance layer 2 where the resist is not provided is removed by etching (see FIG. 2C).
In step (4a), the resist 10 is removed (see FIG. 2D).

基板上の必要部分にのみめっきにより抵抗層を形成する第1の方法としては、例えば以下の手順(1b)〜(4b)を順に行うことによって実施することができる(図3参照)。
手順(1b)は、基板1の全面にpd触媒処理(図示せず)を施す(図3(a)参照)。
手順(2b)は、抵抗素子形成領域50を除く前記基板1の全面にレジスト11を形成する(図3(b)参照)。
手順(3b)は、前記基板1のレジストが設けられていない部分(すなわち抵抗素子形成領域50にめっきにより抵抗層2’を形成する(図3(c)参照)。
手順(4b)は、前記レジスト11を除去して、前記抵抗素子形成領域50以外の部分に基板1を露出させる(図3(d)参照)。
As a first method of forming a resistance layer only on a necessary portion on the substrate by plating, for example, the following procedures (1b) to (4b) can be sequentially performed (see FIG. 3).
In step (1b), a pd catalyst treatment (not shown) is performed on the entire surface of the substrate 1 (see FIG. 3A).
In step (2b), a resist 11 is formed on the entire surface of the substrate 1 excluding the resistance element formation region 50 (see FIG. 3B).
In step (3b), the resist layer 2 ′ is formed by plating on the portion of the substrate 1 where the resist is not provided (that is, in the resistance element forming region 50 (see FIG. 3C)).
In step (4b), the resist 11 is removed, and the substrate 1 is exposed to a portion other than the resistance element formation region 50 (see FIG. 3D).

基板上の必要部分にのみめっきにより抵抗層をめっき形成する第2の方法としては、以下の手順(1c) 〜(3c)を順に行う方法がある(図示略)。
この方法は、pd触媒が除去された部分にはめっきが析出しない効果を利用したものである。
手順(1c)は、基板全面にpd触媒処理を施した後、抵抗素子形成領域にレジストを形成する。
手順(2c)は、前記基板のレジストが形成されていない部分のpd触媒を、pd除去液によって除去した後、レジストを除去する。この処理により、抵抗素子形成領域にのみpd触媒が残された状態となる。
手順(3c)は、前記基板上に抵抗層をめっきする。この際、基板上のpd触媒除去部分には抵抗層が析出しないので、pd触媒が残された部分である抵抗素子形成領域にのみめっきにより」抵抗層が形成される。
As a second method of plating the resistance layer only on a necessary portion on the substrate by plating, there is a method of sequentially performing the following procedures (1c) to (3c) (not shown).
This method utilizes the effect that plating does not precipitate in the portion where the pd catalyst has been removed.
In step (1c), a pd catalyst treatment is performed on the entire surface of the substrate, and then a resist is formed in the resistance element formation region.
In step (2c), the portion of the substrate on which the resist is not formed is removed with the pd removing solution, and then the resist is removed. By this processing, the pd catalyst is left only in the resistance element formation region.
In step (3c), a resistance layer is plated on the substrate. At this time, since the resistance layer is not deposited on the portion where the pd catalyst is removed on the substrate, the resistance layer is formed only by plating on the resistance element forming region where the pd catalyst is left.

前記工程(B−2)は、前記工程(A−2)においてパターニング形成された抵抗層2に接するように設定された素子電極形成領域に、2つの導体層3を形成する工程である。この2つの導体層3を分離するため、抵抗素子形成領域50と重なるように素子電極分離領域50を設定する。
前記工程(B−2)は、例えば以下の手順(1d)〜(5d)を順に行うことによって実施することができる(図4参照)。
手順(1d)は、パターニングされた抵抗層2’および露出された基板1の上の全面にpd触媒処理(図示せず)を施す(図4(a)参照)。
手順(2d)は、前記抵抗層2’上、素子電極分離領域50にレジスト11を形成する。このとき、前記基板1が露出された部分および抵抗層2上であって、導体層3(素子電極)が形成される部分には、レジストを形成しない(図4(b)参照)。
手順(3d)は、前記基板1上のレジストを形成されていない部分に導体層3をめっきした後、前記レジスト11を除去する(図4(c)参照)。
手順(4d)は、前記素子電極形成領域上の導体層3および素子電極分離領域50上の抵抗層2の上にレジスト12を形成する(図4(d)参照)。
手順(5d)は、前記レジスト12が形成されていない部分の導体層3をエッチングなどにより除去したのち、前記レジスト12を除去する(図4(e)参照)。
The step (B-2) is a step of forming the two conductor layers 3 in the element electrode formation region set so as to be in contact with the resistance layer 2 formed by patterning in the step (A-2). In order to separate the two conductor layers 3, the element electrode separation region 50 is set so as to overlap the resistance element formation region 50.
The said process (B-2) can be implemented by performing the following procedures (1d)-(5d) in order, for example (refer FIG. 4).
In the step (1d), a pd catalyst treatment (not shown) is performed on the entire surface of the patterned resistance layer 2 ′ and the exposed substrate 1 (see FIG. 4A).
In step (2d), a resist 11 is formed on the resistance layer 2 ′ in the element electrode isolation region 50. At this time, no resist is formed on the portion where the substrate 1 is exposed and on the resistance layer 2 where the conductor layer 3 (element electrode) is formed (see FIG. 4B).
In step (3d), the conductive layer 3 is plated on a portion of the substrate 1 where the resist is not formed, and then the resist 11 is removed (see FIG. 4C).
In step (4d), a resist 12 is formed on the conductor layer 3 on the device electrode formation region and the resistance layer 2 on the device electrode isolation region 50 (see FIG. 4D).
In step (5d), the conductive layer 3 where the resist 12 is not formed is removed by etching or the like, and then the resist 12 is removed (see FIG. 4E).

以上により、抵抗素子形成領域50に設けられた抵抗層2’と、素子電極形成領域に設けられた導体層3’(素子電極)とからなる抵抗素子が基板1上に形成される。
なお、図4に示す方法では、導体層3’の形成後にレジスト12を除去しているが、前記方法だけでなくレジスト12を残し、手順(4d)において、導体層3’およびレジスト11(めっきレジスト)の上にレジスト12(エッチングレジスト)を形成することもできる。この場合、手順(3d)の工程を省略することができる。
As described above, a resistance element including the resistance layer 2 ′ provided in the resistance element formation region 50 and the conductor layer 3 ′ (element electrode) provided in the element electrode formation region is formed on the substrate 1.
In the method shown in FIG. 4, the resist 12 is removed after the formation of the conductor layer 3 ′. However, not only the method but also the resist 12 is left, and in the step (4d), the conductor layer 3 ′ and the resist 11 (plating) are removed. A resist 12 (etching resist) can be formed on the resist). In this case, the step (3d) can be omitted.

工程(B−2)を行う第2の方法としては、以下の手順(1e)〜(5e)を順に行う方法がある(図5参照)。
手順(1e)は、パターニングされた抵抗層2’および露出された基板1の上の全面にシード層25を形成する。このシード層25は、導電性材料であればよく、無電解めっきで形成される銅、銀、ニッケルなどが用いられる(図5(a)参照)。
手順(2e)は、素子電極形成領域70を除き、前記シード層25の上にレジスト11を形成する(図5(b)参照)。
手順(3e)は、前記レジスト11を形成していない部分に導体層3’をめっき形成する(図5(c)参照)。
手順(4e)は、前記レジスト11を除去する。これにより、素子電極形成領域70にのみ導体層3’を形成することができる(図5(d)参照)。
手順(5e)は、前記導体層3’の下の保護された前記シード層25を除き、余分なシード層25をエッチングで除去する(図5(e)参照)。
前記シード層25は導電性材料からなるので、導体層3’と一体化して素子電極となる。また、素子電極分離領域50において抵抗層2’上の余分なシード層25が除去されるので、シード層25による導体層3’間の短絡は起こらない。
上記手順により、抵抗素子形成領域50に設けられた抵抗層2’と、素子電極形成領域70に設けられた導体層3’(素子電極)とからなる抵抗素子60が基板1上に形成される。
As a 2nd method of performing a process (B-2), there exists the method of performing the following procedures (1e)-(5e) in order (refer FIG. 5).
In step (1e), a seed layer 25 is formed on the entire surface of the patterned resistance layer 2 ′ and the exposed substrate 1. The seed layer 25 may be any conductive material, and copper, silver, nickel, etc. formed by electroless plating are used (see FIG. 5A).
In step (2e), the resist 11 is formed on the seed layer 25 except for the element electrode formation region 70 (see FIG. 5B).
In step (3e), a conductor layer 3 ′ is formed by plating on the portion where the resist 11 is not formed (see FIG. 5C).
In step (4e), the resist 11 is removed. Thereby, the conductor layer 3 ′ can be formed only in the element electrode formation region 70 (see FIG. 5D).
In the step (5e), except for the protected seed layer 25 under the conductor layer 3 ′, the excess seed layer 25 is removed by etching (see FIG. 5E).
Since the seed layer 25 is made of a conductive material, it is integrated with the conductor layer 3 'to form an element electrode. Further, since the excess seed layer 25 on the resistance layer 2 ′ is removed in the element electrode isolation region 50, a short circuit between the conductor layers 3 ′ due to the seed layer 25 does not occur.
By the above procedure, a resistance element 60 composed of a resistance layer 2 ′ provided in the resistance element formation region 50 and a conductor layer 3 ′ (element electrode) provided in the element electrode formation region 70 is formed on the substrate 1. .

以上の抵抗素子の製造方法によれば、加熱環境下に置かれた場合であっても高い電気抵抗特性を発現し、かつ小さなサイズで高精度に形成できる抵抗素子を得ることができる。
なお、図5に示す方法では、手順(5e)におけるシード層25の除去の際に、シード層25は除去されるが抵抗層2’は侵されない条件で処理(エッチング)をしなくてはならない。
図5に示す方法は、図4に示す方法よりも工程は少なくて済むが、シード層25を除去するための条件設定が難しいので、導体層3’のエッチングの際に、抵抗層2’をレジスト12で覆って保護する図4に示す方法が好ましい。
ただし、図5に示す方法は、図4に示す方法よりも微細な配線の形成に対応することができる。
According to the above-described method for manufacturing a resistance element, it is possible to obtain a resistance element that exhibits high electrical resistance characteristics even when placed in a heating environment and can be formed with a small size and high accuracy.
In the method shown in FIG. 5, when removing the seed layer 25 in the step (5e), the seed layer 25 must be removed but the resistance layer 2 ′ must be processed (etched). .
The method shown in FIG. 5 requires fewer steps than the method shown in FIG. 4, but it is difficult to set conditions for removing the seed layer 25, so that the resistance layer 2 ′ is removed when the conductor layer 3 ′ is etched. The method shown in FIG.
However, the method shown in FIG. 5 can cope with the formation of finer wiring than the method shown in FIG.

さらにもう一つの抵抗素子の形成方法として、以下の手順(1f)〜(6f)を順に行う方法がある(図6参照)。
手順(1f)は、基板1上に形成された導体層3(銅箔)の素子電極形成領域70にのみレジストパターン10を形成する工程である(図6(b)参照)。
手順(2f)は、前記レジストパターン10を用いて、前記レジストパターン10が形成されていない部をエッチングによって除去する工程である(図6(c)参照)。
手順(3f)は、前記レジストパターン10を除去して、導電層3’(素子電極層)を露出させる工程である(図6(d)参照)。
手順(4f)は、前記導体層3’(素子電極層)を含む基板全面に抵抗体となるニッケルめっき層2を形成する工程である(図6(e)参照)。
手順(5f)は、前記抵抗素子形成領域50にレジストパターン12を形成する工程である(図6(f)参照)。
手順(6f)は、前記抵抗素子形成領域50以外の部分のニッケルめっき層をエッチングによって除去する工程である(図6(h)参照)。
このニッケルめっき層2のエッチングには、導体層3’(素子電極層)をエッチングしにくい液を選択する必要がある。これにより、エッチング後にレジストパターンを除去し、抵抗素子60を形成することができる。
As another method of forming the resistance element, there is a method of sequentially performing the following procedures (1f) to (6f) (see FIG. 6).
Step (1f) is a step of forming the resist pattern 10 only in the element electrode formation region 70 of the conductor layer 3 (copper foil) formed on the substrate 1 (see FIG. 6B).
Step (2f) is a step of using the resist pattern 10 to remove a portion where the resist pattern 10 is not formed by etching (see FIG. 6C).
Step (3f) is a step of removing the resist pattern 10 and exposing the conductive layer 3 ′ (element electrode layer) (see FIG. 6D).
Step (4f) is a step of forming a nickel plating layer 2 serving as a resistor on the entire surface of the substrate including the conductor layer 3 ′ (element electrode layer) (see FIG. 6E).
Step (5f) is a step of forming a resist pattern 12 in the resistance element formation region 50 (see FIG. 6 (f)).
The procedure (6f) is a step of removing the nickel plating layer in a portion other than the resistance element formation region 50 by etching (see FIG. 6H).
For the etching of the nickel plating layer 2, it is necessary to select a liquid that hardly etches the conductor layer 3 ′ (element electrode layer). Thereby, the resist pattern can be removed after etching, and the resistance element 60 can be formed.

以下、本発明の実施例および比較例を説明する。
下記の実施例および比較例において、抵抗層のシート抵抗値は、4端針法(三菱化学株式会社製 Loresta MPMCP-T350)により測定したものである。
(実施例1)
下記の組成の無電解ニッケル・リンめっき液を調製した。
・硫酸ニッケル六水和物 26g/L
・ジエチレントリアミン(錯化剤) 0.27mol/L
・次亜リン酸ナトリウム一水和物 30g/L
・硝酸鉛 1mg/L
・イオン交換水 残量
Examples of the present invention and comparative examples will be described below.
In the following examples and comparative examples, the sheet resistance value of the resistance layer is measured by a four-end needle method (Loresta MPMCP-T350 manufactured by Mitsubishi Chemical Corporation).
Example 1
An electroless nickel / phosphorous plating solution having the following composition was prepared.
・ Nickel sulfate hexahydrate 26g / L
・ Diethylenetriamine (complexing agent) 0.27mol / L
・ Sodium hypophosphite monohydrate 30g / L
・ Lead nitrate 1mg / L
・ Ion exchange water remaining

上記のめっき液を用いて、浴温度80℃、pH6.0の条件で、ビスマレイミドトリアジン樹脂(以下BT樹脂)からなる厚さ0.4mmの基板1上に、厚さ0.5μmのニッケル・リン薄膜からなる抵抗層2を全面に形成した(工程(A−1)および図1(a)参照)。
無電解めっきにより得られた抵抗層2の直後のシート抵抗値は、200Ω/□であった。
Using the above-described plating solution, on a 0.4 mm-thick substrate 1 made of bismaleimide triazine resin (hereinafter referred to as BT resin) under the conditions of a bath temperature of 80 ° C. and a pH of 6.0, nickel / A resistance layer 2 made of a phosphorous thin film was formed on the entire surface (see step (A-1) and FIG. 1A).
The sheet resistance value immediately after the resistance layer 2 obtained by electroless plating was 200Ω / □.

試薬1級硫酸を用いて濃度10体積%の硫酸水溶液を調製した。そして前記抵抗層2を全面に有するBT樹脂基板1を、前記硫酸水溶液に室温で10分間浸漬し、第1酸処理を行った。
前記第1酸処理後の抵抗層2のシート抵抗値は、440Ω/□であった。
次に、第2の酸処理として、20%塩酸からなる塩酸溶液に10分間浸漬し、抵抗値の高抵抗化を行った。この第2酸処理後のシート抵抗値は、884Ω/□のであった。
A sulfuric acid aqueous solution having a concentration of 10% by volume was prepared using reagent grade 1 sulfuric acid. And the BT resin substrate 1 which has the said resistance layer 2 on the whole surface was immersed in the said sulfuric acid aqueous solution for 10 minutes at room temperature, and the 1st acid treatment was performed.
The sheet resistance value of the resistance layer 2 after the first acid treatment was 440Ω / □.
Next, as a second acid treatment, the substrate was immersed in a hydrochloric acid solution composed of 20% hydrochloric acid for 10 minutes to increase the resistance value. The sheet resistance value after this second acid treatment was 884Ω / □.

前記酸処理後、さらに抵抗層2を200℃、30分間の加熱処理を施した。加熱処理後の抵抗層2のシート抵抗値は、815Ω/□であった。
次に、前記酸処理および前記加熱処理を施した抵抗層2上に、無電解銅プロセス(シプレイ・ファーイースト CU POSIT)を用い、0.3μmの厚さのめっきを施し、さらに電解銅めっきにより、10μmの厚さのめっきを施し、導体層3を形成した(工程(B−1)の手順(1)および図1(b)参照)。
After the acid treatment, the resistance layer 2 was further subjected to a heat treatment at 200 ° C. for 30 minutes. The sheet resistance value of the resistance layer 2 after the heat treatment was 815Ω / □.
Next, an electroless copper process (Shipley Far East CU POSIT) is used on the resistance layer 2 that has been subjected to the acid treatment and the heat treatment, and then is plated with a thickness of 0.3 μm. Plating with a thickness of 10 μm was applied to form a conductor layer 3 (see procedure (1) in step (B-1) and FIG. 1B).

次に、前記導体層3の上にネガ型ドライフィルムレジスト10(日立化成工業株式会社製、RY-3315)をラミネートした。そして、ネガパターン(図示略)を通して前記レジスト10を紫外線により選択的に露光した。ここで、前記ネガパターンは、抵抗素子形成領域50のレジスト10が露光されるようにデザインした。また、前記レジスト10の非露光部は、現像液(1%炭酸ナトリウム水溶液)を用いて温度30℃で除去した(工程(B−1)の手順(2)および図1(c)参照)。 Next, a negative dry film resist 10 (manufactured by Hitachi Chemical Co., Ltd., RY-3315) was laminated on the conductor layer 3. Then, the resist 10 was selectively exposed with ultraviolet rays through a negative pattern (not shown). Here, the negative pattern was designed so that the resist 10 in the resistance element forming region 50 was exposed. The unexposed portion of the resist 10 was removed at a temperature of 30 ° C. using a developer (1% aqueous sodium carbonate solution) (see step (B-1) in step (2) and FIG. 1C).

前記レジスト10が形成されていない部分に露出した導体層3を、塩化鉄(III)溶液を用いて65℃でエッチング除去した後に、露出した抵抗層2を、硫酸銅―硫酸溶液(硫酸銅250g/L、硫酸5ml/L)を用いて、90℃の条件でエッチング除去した。
次に、剥離液(5%水酸化ナトリウム水溶液)を用いて、前記レジスト10を除去した。これにより、導体層3および抵抗層2’からなる配線パターン4を抵抗素子形成領域60に形成した(工程(B−1)の手順(3)および図1(d)参照)。
The conductive layer 3 exposed in the portion where the resist 10 is not formed is removed by etching at 65 ° C. using an iron (III) chloride solution, and then the exposed resistance layer 2 is converted into a copper sulfate-sulfuric acid solution (250 g of copper sulfate). / L, sulfuric acid 5 ml / L) was removed by etching at 90 ° C.
Next, the resist 10 was removed using a stripping solution (5% aqueous sodium hydroxide solution). Thereby, the wiring pattern 4 composed of the conductor layer 3 and the resistance layer 2 ′ was formed in the resistance element formation region 60 (see the procedure (3) in the step (B-1) and FIG. 1D).

導体層3および露出した基板1の上にネガ型ドライフィルムレジスト12(日立化成工業株式会社製、RY-3315)をラミネートした。次に、ネガパターン(図示略)を通してレジスト12に紫外線により選択的に露光した。
ネガパターンは、素子電極分離領域50を除く領域でレジスト12が露光されるようにデザインした。レジスト12の非露光部は、現像液(1%炭酸ナトリウム水溶液)を用いて温度30℃で除去した(工程(C−1)の手順(1)および図1(e)参照)。
A negative dry film resist 12 (manufactured by Hitachi Chemical Co., Ltd., RY-3315) was laminated on the conductor layer 3 and the exposed substrate 1. Next, the resist 12 was selectively exposed with ultraviolet rays through a negative pattern (not shown).
The negative pattern was designed so that the resist 12 was exposed in a region excluding the device electrode isolation region 50. The non-exposed portion of the resist 12 was removed at a temperature of 30 ° C. using a developer (1% aqueous sodium carbonate solution) (see step (C-1) procedure (1) and FIG. 1 (e)).

アルカリ性エッチング液(メルテックス株式会社製「Aプロセス」)を用いてレジスト12を形成していない部分50(すなわち素子電極分離領域50)の導体層3aをエッチング除去した。
次に、剥離液(5%水酸化ナトリウム水溶液)を用いてレジスト12を除去した(工程(C−1)の手順(2)および図1(f)参照)。
以上により、抵抗層2’とこの抵抗層2’に接して形成された2つの導体層5(素子電極)を有する抵抗素子60を基板1上に製造した。
得られた抵抗素子60は、加熱環境下に置かれた場合であっても高い電気抵抗特性を発現し、熱安定性の優れるものであった。
The conductive layer 3a in the portion 50 where the resist 12 was not formed (that is, the element electrode isolation region 50) was removed by etching using an alkaline etching solution (“A process” manufactured by Meltex Co., Ltd.).
Next, the resist 12 was removed using a stripping solution (5% aqueous sodium hydroxide solution) (see step (C-1) in step (2) and FIG. 1 (f)).
Thus, the resistance element 60 having the resistance layer 2 ′ and the two conductor layers 5 (element electrodes) formed in contact with the resistance layer 2 ′ was manufactured on the substrate 1.
The obtained resistance element 60 exhibited high electrical resistance characteristics even when placed in a heating environment, and was excellent in thermal stability.

(実施例2)
下記の組成の無電解ニッケル・リンめっき液を調製した。
・硫酸ニッケル六水和物 26g/L
・α-アラニン(錯化剤) 35.6g/L
・次亜リン酸ナトリウム一水和物 30g/L
・硝酸鉛 1mg/L
・イオン交換水 残量
(Example 2)
An electroless nickel / phosphorous plating solution having the following composition was prepared.
・ Nickel sulfate hexahydrate 26g / L
・ Α-Alanine (complexing agent) 35.6g / L
・ Sodium hypophosphite monohydrate 30g / L
・ Lead nitrate 1mg / L
・ Ion exchange water remaining

上記のめっき液を用いて浴温度65℃、pH6.0の条件でビスマレイミドトリアジン樹脂(BT樹脂)からなる厚さ0.4mmの基板1上に、厚さ0.5μmのニッケル・リン薄膜からなる抵抗層2を全面に形成した(工程(A−12の手順(1a)および図2(a)参照)。
得られた抵抗層2の無電解めっき直後のシート抵抗値を測定したところ、100Ω/□であった。
From the nickel / phosphorus thin film having a thickness of 0.5 μm on the substrate 1 having a thickness of 0.4 mm made of bismaleimide triazine resin (BT resin) using the above plating solution under the conditions of a bath temperature of 65 ° C. and a pH of 6.0. A resistance layer 2 was formed on the entire surface (step (see procedure (1a) of A-12 and FIG. 2 (a)).
When the sheet resistance value immediately after electroless plating of the obtained resistance layer 2 was measured, it was 100Ω / □.

試薬1級塩酸を用いて濃度20体積%の塩酸水溶液を調製した。前記抵抗層2が全面に形成されたBT樹脂基板1を前記塩酸水溶液に室温で3分間浸漬し、酸処理を行った。
酸処理後の抵抗層2のシート抵抗値を測定したところ、1000Ω/□であった。
第1の酸処理後に第2の酸処理として、過硫酸アンモニウム5g/Lの溶液に5分間浸漬し、第2の酸処理を行った。シート抵抗を測定すると、シート抵抗はさらに上昇し、1200Ω/□を示した。
酸処理後、めっき膜を安定化させるために、抵抗層2に200℃、300分間の加熱処理を施した。熱処理後の抵抗層2のシート抵抗値を測定したところ、1140Ω/□であった。
A hydrochloric acid aqueous solution having a concentration of 20% by volume was prepared using reagent grade 1 hydrochloric acid. The BT resin substrate 1 having the resistance layer 2 formed on the entire surface was immersed in the aqueous hydrochloric acid solution at room temperature for 3 minutes for acid treatment.
When the sheet resistance value of the resistance layer 2 after the acid treatment was measured, it was 1000Ω / □.
As the second acid treatment after the first acid treatment, the second acid treatment was performed by immersing in a solution of 5 g / L ammonium persulfate for 5 minutes. When the sheet resistance was measured, the sheet resistance further increased and showed 1200Ω / □.
After the acid treatment, the resistance layer 2 was subjected to heat treatment at 200 ° C. for 300 minutes in order to stabilize the plating film. When the sheet resistance value of the resistance layer 2 after the heat treatment was measured, it was 1140Ω / □.

酸処理および加熱処理を施した抵抗層2の上に、ネガ型ドライフィルムレジスト(日立化成工業株式会社製、RY-3315)をラミネートした。
次いで、ネガパターン(図示略)を通して紫外線を照射し、前記レジストを選択的に露光した。ネガパターンは所望の抵抗素子形成領域50を除くレジストが露光されるようにデザインした。露光後、現像液(1%炭酸ナトリウム水溶液)を用いて温度30℃、60秒ディップにてレジストの非露光部を除去した。露光部にレジストパターン10が残り、抵抗素子形成領域50を覆うレジストパターン10が得られた。(工程(A−2)の手順(2a)および図2(b)参照)。
On the resistance layer 2 subjected to the acid treatment and the heat treatment, a negative dry film resist (manufactured by Hitachi Chemical Co., Ltd., RY-3315) was laminated.
Subsequently, the resist was selectively exposed by irradiating ultraviolet rays through a negative pattern (not shown). The negative pattern was designed so that the resist except the desired resistance element formation region 50 was exposed. After the exposure, the unexposed portion of the resist was removed using a developer (1% aqueous sodium carbonate solution) at a temperature of 30 ° C. for 60 seconds. Resist pattern 10 remained in the exposed portion, and resist pattern 10 covering resistance element formation region 50 was obtained. (See step (A-2), procedure (2a) and FIG. 2 (b)).

部分の抵抗層2を硫酸銅―硫レジストパターン10非形成酸溶液(硫酸銅250g/L、硫酸5ml/L)を用いて90℃でエッチング除去し、抵抗素子形成領域50の外側に基板1を露出させた。(工程(A−2)の手順(3a)および図2(c)、図2(c)参照)。
次に、剥離液(5%水酸化ナトリウム水溶液)を用いてレジストパターン10を除去した。
以上により、基板1上の抵抗素子形成領域50にパターニングされた抵抗層2’を形成した。(工程(A−2)の手順(4a)および図2(d)参照)。
Part of the resistance layer 2 is etched away at 90 ° C. using a copper sulfate-sulfur resist pattern 10 non-forming acid solution (copper sulfate 250 g / L, sulfuric acid 5 ml / L), and the substrate 1 is placed outside the resistance element formation region 50. Exposed. (See step (A-2), procedure (3a), FIG. 2 (c), and FIG. 2 (c)).
Next, the resist pattern 10 was removed using a stripping solution (5% aqueous sodium hydroxide solution).
Thus, the patterned resistance layer 2 ′ was formed in the resistance element formation region 50 on the substrate 1. (See step (A-2), procedure (4a) and FIG. 2 (d)).

パターニングされた抵抗層2’を有する基板1の全面にPd触媒(図示略)を付与した(工程(B−2))の手順(1d)および図4(a)参照)。
この上に、ネガ型ドライフィルムレジスト(日立化成工業株式会社製、RY-3315)をラミネートした。次いで、ネガパターン(図示略)を通して紫外線を照射し、前記レジストを選択的に露光した。
ネガパターンは、前記パターニングされた抵抗層2aの上のレジストが露光されるようにデザインした。露光後、現像液(1%炭酸ナトリウム水溶液)を用いて温度30℃、60秒ディップにてレジストの非露光部を除去した。露光部にレジストが残り、素子電極分離領域50を覆うレジストパターン11を得た(工程(B−2)の手順(2d)および図4(b)参照)。
A Pd catalyst (not shown) was applied to the entire surface of the substrate 1 having the patterned resistance layer 2 '(see step (1d) of step (B-2)) and FIG. 4 (a)).
A negative dry film resist (manufactured by Hitachi Chemical Co., Ltd., RY-3315) was laminated thereon. Subsequently, the resist was selectively exposed by irradiating ultraviolet rays through a negative pattern (not shown).
The negative pattern was designed so that the resist on the patterned resistance layer 2a was exposed. After the exposure, the unexposed portion of the resist was removed using a developer (1% aqueous sodium carbonate solution) at a temperature of 30 ° C. for 60 seconds. Resist remained in the exposed portion, and a resist pattern 11 covering the device electrode isolation region 50 was obtained (see step (B-2) in step (2d) and FIG. 4B).

レジストパターン11を形成していない部分に無電解銅めっき液(メルテックス株式会社製、CU-390)を用いて0.3μmの厚さにめっきし、さらに電解銅めっきで10μmの厚さにめっきして、導体層3とした。剥離液(5%水酸化ナトリウム水溶液)を用いてレジストパターン11を除去した(工程(B−2))の手順(3d)および図4(c)参照)。    Plating to a thickness of 0.3 μm using electroless copper plating solution (Meltex Co., Ltd., CU-390) on the portion where the resist pattern 11 is not formed, and further plating to a thickness of 10 μm by electrolytic copper plating Thus, a conductor layer 3 was obtained. The resist pattern 11 was removed using a stripping solution (5% aqueous sodium hydroxide solution) (see step (3d) of step (B-2)) and FIG. 4C).

抵抗層2aおよび導体層3の上にネガ型ドライフィルムレジスト(日立化成工業株式会社製、RY-3315)をラミネートした。次いで、ネガパターン(図示略)を通して紫外線を照射し、前記レジストを選択的に露光した。抵抗層2aに接して導体層3が2箇所に分離されるように素子電極形成領域50を設定し、ネガパターンは、素子電極形成領域および素子電極分離領域50上のレジストが露光されるようにデザインした。
露光後、温度30℃にて現像液(1%炭酸ナトリウム水溶液)を用いてレジストの非露光部を除去した。これにより、素子電極分離領域50に露出された抵抗層2’ならびに素子電極形成領域の導体層3を保護するようにレジストパターン12を形成した。(工程(B−2)の手順(4d)参照)。
On the resistance layer 2a and the conductor layer 3, a negative dry film resist (manufactured by Hitachi Chemical Co., Ltd., RY-3315) was laminated. Subsequently, the resist was selectively exposed by irradiating ultraviolet rays through a negative pattern (not shown). The element electrode formation region 50 is set so that the conductor layer 3 is separated into two places in contact with the resistance layer 2a, and the negative pattern is exposed so that the resist on the element electrode formation region and the element electrode separation region 50 is exposed. Designed.
After the exposure, the non-exposed portion of the resist was removed using a developer (1% aqueous sodium carbonate solution) at a temperature of 30 ° C. Thus, the resist pattern 12 was formed so as to protect the resistance layer 2 ′ exposed in the element electrode isolation region 50 and the conductor layer 3 in the element electrode formation region. (Refer to the procedure (4d) of step (B-2)).

レジスト12を形成していない部分の導体層を、塩化鉄(III)溶液を用いて65℃でエッチング除去し、素子電極形成領域に残した導体層3’により素子電極を形成した。次に、剥離液(5%水酸化ナトリウム水溶液)を用いてレジスト12を除去した(工程(B−2)の手順(5d)および図4(e)参照)。
以上により、抵抗層2’とこの抵抗層2’に接して形成された2つの導体層3’(素子電極)を有する抵抗素子60を基板1上に製造した。
得られた抵抗素子は、加熱環境下に置かれた場合であっても高い電気抵抗特性を発現し、熱安定性の優れるものであった。
A portion of the conductor layer where the resist 12 was not formed was removed by etching at 65 ° C. using an iron (III) chloride solution, and an element electrode was formed from the conductor layer 3 ′ left in the element electrode formation region. Next, the resist 12 was removed using a stripping solution (5% aqueous sodium hydroxide solution) (see step (B-2), step (5d) and FIG. 4 (e)).
As described above, the resistance element 60 having the resistance layer 2 ′ and the two conductor layers 3 ′ (element electrodes) formed in contact with the resistance layer 2 ′ was manufactured on the substrate 1.
The obtained resistance element exhibited high electrical resistance characteristics even when placed in a heating environment, and was excellent in thermal stability.

(実施例3)
この実施例について図6を用いて、詳細に説明する。
図6(a)のように、配線基板にビスマレイミドトリアジン樹脂(BT樹脂)からなる厚さ0.4mmの基板1上に12μmの銅箔が積層された基板を使用し、まず抵抗体の電極部を形成するため、図6(b)のようにレジストパターン10を形成する。レジストパターン10の形成は、銅箔表面の全面にドライフィルムレジスト(日立化成工業株式会社製、RY-3315)をラミネートし、パターン形成部に紫外線を露光後、1%炭酸ナトリウム溶液で現像を行い形成した。
レジストパターン10を形成後に、導体層を、塩化鉄(III)溶液を用いて、65℃でエッチング除去し、抵抗電極部3’を形成した(図6(c)参照)。
エッチング後に剥離液(5%水酸化ナトリウム水溶液)を用いてレジスト10を除去した(図6(d))参照)。
(Example 3)
This embodiment will be described in detail with reference to FIG.
As shown in FIG. 6 (a), a wiring board made of bismaleimide triazine resin (BT resin) and having a thickness of 0.4 mm is laminated on a substrate 1 having a thickness of 12 μm. In order to form the portion, a resist pattern 10 is formed as shown in FIG. The resist pattern 10 is formed by laminating a dry film resist (manufactured by Hitachi Chemical Co., Ltd., RY-3315) on the entire surface of the copper foil, exposing the pattern forming portion to ultraviolet light, and developing with a 1% sodium carbonate solution. Formed.
After forming the resist pattern 10, the conductor layer was removed by etching at 65 ° C. using an iron (III) chloride solution to form a resistance electrode portion 3 ′ (see FIG. 6C).
After the etching, the resist 10 was removed using a stripping solution (5% aqueous sodium hydroxide solution) (see FIG. 6D).

下記の組成の無電解ニッケル・リンめっき液を調製した。
・硫酸ニッケル六水和物 26g/L
・α-アラニン(錯化剤) 35.6g/L
・次亜リン酸ナトリウム一水和物 30g/L
・硝酸鉛 1mg/L
・イオン交換水 残量
上記のめっき液を用いて浴温度65℃、pH6.0の条件で電極3’を含む基板全面にニッケルめっき膜を0.5μmの厚さに形成した(図6(e)参照)。
得られた抵抗層2の無電解めっき直後のシート抵抗値を測定したところ、100Ω/□であった。
次に、試薬1級塩酸を用いて、濃度20体積%の塩酸水溶液を調製した。そして、前記抵抗層22が全面に形成されたBT樹脂基板1を、前記塩酸水溶液に、室温で3分間浸漬し、酸処理を行った。
前記酸処理後の抵抗層2のシート抵抗値を測定したところ、1000Ω/□であった。
An electroless nickel / phosphorous plating solution having the following composition was prepared.
・ Nickel sulfate hexahydrate 26g / L
・ Α-Alanine (complexing agent) 35.6g / L
・ Sodium hypophosphite monohydrate 30g / L
・ Lead nitrate 1mg / L
-Ion exchange water Remaining amount Using the above plating solution, a nickel plating film having a thickness of 0.5 μm was formed on the entire surface of the substrate including the electrode 3 ′ under the conditions of a bath temperature of 65 ° C. and a pH of 6.0 (FIG. 6E )reference).
When the sheet resistance value immediately after the electroless plating of the obtained resistance layer 2 was measured, it was 100Ω / □.
Next, an aqueous hydrochloric acid solution having a concentration of 20% by volume was prepared using reagent grade hydrochloric acid. Then, the BT resin substrate 1 on which the resistance layer 22 was formed on the entire surface was immersed in the hydrochloric acid aqueous solution at room temperature for 3 minutes to perform acid treatment.
When the sheet resistance value of the resistance layer 2 after the acid treatment was measured, it was 1000Ω / □.

次に、第1の酸処理後に、第2の酸処理として、過硫酸アンモニウム5g/Lの溶液に5分間浸漬し、第2の酸処理を行った。
前記抵抗層2のシート抵抗を測定すると、シート抵抗はさらに上昇し、1200Ω/□を示した。
そして、 酸処理後、めっき膜を安定化させるために、抵抗層2に200℃、30分間の加熱処理を施した。加熱処理後の抵抗層2のシート抵抗値を測定したところ、1140Ω/□であった。
熱処理後に抵抗体領域50のめっき膜をパターニングするために、基板全面にドライフィルムレジスト(日立化成工業株式会社製、RY-3315)をラミネートし、前記ドライフィルムレジストを、上記と同様に露光現像し、抵抗体形成領域50にレジストパターン12を形成した(図6(f)参照)。
なお、レジストパターン形成部以外のニッケル膜は、硫酸銅―硫酸溶液(硫酸銅250g/L、硫酸5ml/L)を用いて、90℃でエッチング除去した(図6(g)参照)。
エッチング後に、剥離液(5%水酸化ナトリウム水溶液)を用いてレジスト12を除去した(図6(h)参照)。
以上の工程で、抵抗層2’と、この抵抗層2’に接して形成された2つの導体層3’(素子電極)を有する抵抗素子60を基板1上に製造した。
得られた抵抗素子は、加熱環境下に置かれた場合であっても高い電気抵抗特性を発現し、熱安定性の優れるものであった。
Next, after the first acid treatment, the second acid treatment was performed by immersing in a solution of 5 g / L of ammonium persulfate for 5 minutes as the second acid treatment.
When the sheet resistance of the resistance layer 2 was measured, the sheet resistance further increased and showed 1200Ω / □.
After the acid treatment, the resistance layer 2 was subjected to a heat treatment at 200 ° C. for 30 minutes in order to stabilize the plating film. When the sheet resistance value of the resistance layer 2 after the heat treatment was measured, it was 1140Ω / □.
In order to pattern the plating film in the resistor region 50 after the heat treatment, a dry film resist (manufactured by Hitachi Chemical Co., Ltd., RY-3315) is laminated on the entire surface of the substrate, and the dry film resist is exposed and developed in the same manner as described above. Then, a resist pattern 12 was formed in the resistor forming region 50 (see FIG. 6F).
The nickel film other than the resist pattern forming portion was removed by etching at 90 ° C. using a copper sulfate-sulfuric acid solution (copper sulfate 250 g / L, sulfuric acid 5 ml / L) (see FIG. 6G).
After the etching, the resist 12 was removed using a stripping solution (5% aqueous sodium hydroxide solution) (see FIG. 6H).
The resistance element 60 having the resistance layer 2 ′ and the two conductor layers 3 ′ (element electrodes) formed in contact with the resistance layer 2 ′ was manufactured on the substrate 1 by the above process.
The obtained resistance element exhibited high electrical resistance characteristics even when placed in a heating environment, and was excellent in thermal stability.

(比較例1)
実施例2における第2酸処理を行わない以外は、実施例2と同様な条件で抵抗素子を形成した。
抵抗層の抵抗層2のシート抵抗値を測定したところ、1000Ω/□であった。
しかし、所望の抵抗層のシート抵抗値である1200Ω/□より小さい値で、そのまま抵抗素子として使用することは困難であった。
(Comparative Example 1)
A resistance element was formed under the same conditions as in Example 2 except that the second acid treatment in Example 2 was not performed.
When the sheet resistance value of the resistance layer 2 of the resistance layer was measured, it was 1000Ω / □.
However, it is difficult to use it as it is as a resistance element at a value smaller than 1200 Ω / □ which is the sheet resistance value of the desired resistance layer.

本発明は、プリント基板の抵抗素子、特に、プリント配線板に内蔵される抵抗素子として利用することができる。   The present invention can be used as a resistance element of a printed circuit board, particularly as a resistance element built in a printed wiring board.

本発明の抵抗素子の製造方法の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing method of the resistive element of this invention. 本発明の抵抗素子の製造方法の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing method of the resistive element of this invention. 本発明の抵抗素子の製造方法の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing method of the resistive element of this invention. 本発明の抵抗素子の製造方法の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing method of the resistive element of this invention. 本発明の抵抗素子の製造方法の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing method of the resistive element of this invention. 本発明の抵抗素子の製造方法の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing method of the resistive element of this invention.

符号の説明Explanation of symbols

1・・・基板
2、2’・・・抵抗層
3、3’・・・導体層
4・・・配線パターン
60・・・抵抗素子
DESCRIPTION OF SYMBOLS 1 ... Board | substrate 2, 2 '... Resistance layer 3, 3' ... Conductor layer 4 ... Wiring pattern 60 ... Resistance element

Claims (9)

素子電極および抵抗層を具備する抵抗素子の、前記抵抗層が、
ニッケル塩、還元剤および錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗皮膜を成膜する抵抗皮膜形成工程と、
前記形成された抵抗皮膜に第1の酸処理を施す第1酸処理工程と、
次に、前記抵抗皮膜に第2の酸処理を施す第2酸処理工程と、
を具備することを特徴とする抵抗素子の製造方法。
The resistive layer of the resistive element comprising the element electrode and the resistive layer,
A resistance film forming step of forming a resistance film on a substrate by an electroless plating method using an electroless nickel / phosphorous plating solution containing a nickel salt, a reducing agent and a complexing agent;
A first acid treatment step of subjecting the formed resistance film to a first acid treatment;
Next, a second acid treatment step for subjecting the resistance film to a second acid treatment;
A method of manufacturing a resistance element, comprising:
前記第2酸処理工程の後に、さらに加熱処理を施す加熱処理工程を行うことを特徴とする請求項1記載の抵抗素子の製造方法。   The method of manufacturing a resistance element according to claim 1, further comprising a heat treatment step of performing a heat treatment after the second acid treatment step. 基板の全面に抵抗皮膜をめっきによって形成する抵抗皮膜形成工程と、前記形成された抵抗皮膜上に導体層を形成する導体層形成工程と、前記抵抗皮膜および導体層をパターン化する配線パターン形成工程と、前記導体層の所定の部分をエッチング処理し、該導体層の下の抵抗皮膜を露出させ、抵抗層を形成する抵抗素子の製造方法において、
前記抵抗層が、
ニッケル塩、還元剤および錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗皮膜を成膜する抵抗皮膜形成工程と、
前記形成された抵抗皮膜に第1の酸処理を施す第1酸処理工程と、
次に、前記抵抗皮膜に第2の酸処理を施す第2酸処理工程と、
を具備することを特徴とする抵抗素子の製造方法。
A resistance film forming process for forming a resistance film on the entire surface of the substrate by plating, a conductor layer forming process for forming a conductor layer on the formed resistance film, and a wiring pattern forming process for patterning the resistance film and the conductor layer And etching a predetermined portion of the conductor layer, exposing the resistance film under the conductor layer, and forming a resistance layer,
The resistive layer is
A resistance film forming step of forming a resistance film on a substrate by an electroless plating method using an electroless nickel / phosphorous plating solution containing a nickel salt, a reducing agent and a complexing agent;
A first acid treatment step of subjecting the formed resistance film to a first acid treatment;
Next, a second acid treatment step for subjecting the resistance film to a second acid treatment;
A method of manufacturing a resistance element, comprising:
前記第2酸処理工程の後に、さらに加熱処理を施す加熱処理工程を行うことを特徴とする請求項3記載の抵抗素子の製造方法。   The method of manufacturing a resistance element according to claim 3, further comprising a heat treatment step of performing a heat treatment after the second acid treatment step. 前記基板上に形成される抵抗皮膜が、パターン化されていることを特徴とする請求項3または4記載の抵抗素子の製造方法。    5. The resistance element manufacturing method according to claim 3, wherein the resistance film formed on the substrate is patterned. 予めパターン化された配線電極層が形成された基板上に、
ニッケル塩、還元剤および錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗皮膜を成膜する抵抗皮膜形成工程と、
前記形成された抵抗皮膜に第1の酸処理を施す第1酸処理工程と、
次に、前記抵抗皮膜に第2の酸処理を施す第2酸処理工程と、
を具備することを特徴とする抵抗素子の製造方法。
On a substrate on which a pre-patterned wiring electrode layer is formed,
A resistance film forming step of forming a resistance film on a substrate by an electroless plating method using an electroless nickel / phosphorous plating solution containing a nickel salt, a reducing agent and a complexing agent;
A first acid treatment step of subjecting the formed resistance film to a first acid treatment;
Next, a second acid treatment step for subjecting the resistance film to a second acid treatment;
A method of manufacturing a resistance element, comprising:
前記第2酸処理工程の後に、さらに加熱処理を施す加熱処理工程を行うことを特徴とする請求項8記載の抵抗素子の製造方法。   The method of manufacturing a resistance element according to claim 8, further comprising a heat treatment step of performing a heat treatment after the second acid treatment step. 請求項1〜7のいずれかの方法で形成された抵抗層を有することを特徴とする抵抗素子。   A resistance element comprising a resistance layer formed by the method according to claim 1. 基板上に、請求項8記載の抵抗素子を実装したことを特徴とする配線基板。 A wiring board comprising the resistance element according to claim 8 mounted on a board.
JP2005248878A 2005-08-30 2005-08-30 Resistive element and its manufacturing method Pending JP2007067035A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005248878A JP2007067035A (en) 2005-08-30 2005-08-30 Resistive element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005248878A JP2007067035A (en) 2005-08-30 2005-08-30 Resistive element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007067035A true JP2007067035A (en) 2007-03-15

Family

ID=37928902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005248878A Pending JP2007067035A (en) 2005-08-30 2005-08-30 Resistive element and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007067035A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199540A (en) * 2009-02-02 2010-09-09 Fujitsu Ltd Circuit board, method of manufacturing same, and resistance element
CN109243744A (en) * 2018-09-20 2019-01-18 贝迪斯电子有限公司 A kind of preparation method of zero ohms column resistance
CN113990592A (en) * 2020-07-27 2022-01-28 禾伸堂企业股份有限公司 High-power resistor and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199540A (en) * 2009-02-02 2010-09-09 Fujitsu Ltd Circuit board, method of manufacturing same, and resistance element
US8642894B2 (en) 2009-02-02 2014-02-04 Fujitsu Limited Circuit board, method of manufacturing the same, and resistance element
CN109243744A (en) * 2018-09-20 2019-01-18 贝迪斯电子有限公司 A kind of preparation method of zero ohms column resistance
CN113990592A (en) * 2020-07-27 2022-01-28 禾伸堂企业股份有限公司 High-power resistor and manufacturing method thereof
JP2022023781A (en) * 2020-07-27 2022-02-08 禾伸堂企業股▲ふん▼有限公司 High power resistor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7279108B2 (en) Method for the manufacture of printed circuit boards with plated resistors
US8784953B2 (en) Method of forming a conductive image on a non-conductive surface
JP2007180089A (en) Manufacturing method of resin molded component with circuit conductor pattern
TW201025529A (en) Substrate structure and manufacturing method thereof
JP2007067035A (en) Resistive element and its manufacturing method
JP2006120942A (en) Resistance element and manufacturing method therefor
KR101555014B1 (en) Printed circuit board for forming fine wiring and method for manufacturing the same
TWI710292B (en) Circuit board and method for making the same
KR101817930B1 (en) Thick layer tin plating method by continuous repeat displacement method
TW201334646A (en) The printed circuit board and the method for manufacturing the same
CN110537393B (en) Conductive substrate and method for manufacturing conductive substrate
JP4792761B2 (en) Method for forming resistance element
JP2004332036A (en) Electroless plating method
JP4687084B2 (en) Method for manufacturing printed wiring board with built-in passive element
JP2005240127A (en) Resistance element and printing circuit board
JP4507780B2 (en) Manufacturing method of printed wiring board with built-in resistor
KR100992490B1 (en) Forming method of embedded resistor
JP2007100134A (en) Inorganic thin film pattern forming method
JP2009278017A (en) Printed wiring board and method of manufacturing the same
KR101599422B1 (en) A method of forming a metal patterns
JP2004273498A (en) Printed wiring board and its manufacturing method
JP4626282B2 (en) Manufacturing method of resistance element built-in substrate
JPS5867096A (en) Method of wiring to ceramic board
CN116669321A (en) Gold-plated auxiliary lead, gold-plated plate manufacturing method, plate substrate and gold-plated plate
JP2006086268A (en) Method of manufacturing printed wiring board incorporating resistor element