JPS5867096A - Method of wiring to ceramic board - Google Patents

Method of wiring to ceramic board

Info

Publication number
JPS5867096A
JPS5867096A JP16577181A JP16577181A JPS5867096A JP S5867096 A JPS5867096 A JP S5867096A JP 16577181 A JP16577181 A JP 16577181A JP 16577181 A JP16577181 A JP 16577181A JP S5867096 A JPS5867096 A JP S5867096A
Authority
JP
Japan
Prior art keywords
copper
ceramic
resist
wiring
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16577181A
Other languages
Japanese (ja)
Inventor
岡 齊
渡部 隆好
敏男 小林
矩之 田口
磯貝 時男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16577181A priority Critical patent/JPS5867096A/en
Publication of JPS5867096A publication Critical patent/JPS5867096A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、化ラミック基板の表面に配線する方法に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for wiring on the surface of a chemical laminated substrate.

セラぐツク基板を配線化する従来技術に&家、薄膜法、
厚膜法、直接結合法などがある。
Conventional technology for wiring ceramic substrates, thin film method,
There are thick film methods, direct bonding methods, etc.

薄膜法は化ラミック基板に金属を蒸着した後、エツチン
グで配線化するものである。この方式には次のような欠
点があった。
In the thin film method, metal is vapor-deposited on a lamic substrate and then wired by etching. This method had the following drawbacks.

(1)量産性が悪い; (閤)  セラミックと蒸着金属の接合強度が低い。(1) Poor mass production; (Kan) The bonding strength between the ceramic and the vapor-deposited metal is low.

したがって、コストと性能の両面から、基板がミリサイ
ズの半導体への適用に限られ、センナサイズのセラミッ
ク基板への適用はなかった。
Therefore, from both cost and performance considerations, the application has been limited to millimeter-sized semiconductor substrates, and has not been applied to senna-sized ceramic substrates.

厚膜法は貴金属の粒子からなるペーストを印刷、焼成に
よってセラミック基板を配線化するものである。この方
法には次の欠点があった。
The thick film method is a method of wiring a ceramic substrate by printing and firing a paste made of noble metal particles. This method had the following drawbacks.

(1)  印刷法で配線化するので、導体幅として15
011n以上となり、細密化ができないi吹)4体厚さ
が薄く、導体としての電気伝導性に劣り、高電流の適用
ができない; (V)−導体が銀、パラジウムなどの貴金属で形成され
るのでコストが高い。
(1) Since the wiring is printed using the printing method, the conductor width is 15
(V) - The conductor is made of precious metals such as silver and palladium. Therefore, the cost is high.

直接結合法は特開熱52−37914号公襲に示されて
いるように、セラミック基板上に、表面を酸化銅とした
金属鋼を配置し、酸素を含む不活性気体中で加熱してセ
ラミックと金属銅を接合すに大きな接合強度が得られる
長所があるが、次の欠点があった。
In the direct bonding method, as shown in Japanese Patent Application Laid-Open No. 52-37914, metal steel with a copper oxide surface is placed on a ceramic substrate, and the ceramic is bonded by heating in an inert gas containing oxygen. Although it has the advantage of providing high bonding strength when bonding metal copper with metal, it has the following drawbacks.

(vl)第1図に示すように、セラミック11上K。(vl) As shown in FIG. 1, K on ceramic 11.

ハツチ部分12の金属銅を導体バタ′−ンとする罠は、
導体パターン状に打ち抜いた金属鋼をセラミツ・り上に
配置する必要があり、細密化ができなかった。さらに、
パターンに囲まれた、独立した状態のバター2を形成で
きなかった; &lOセラミック上に配置した金属鋼の全表面が化ラミ
ックと接合するものではなく、非接合部を生じて金属銅
の1ふくれ”を生じるので、歩留りの低いものでありた
The trap that uses the metallic copper of the hatch part 12 as a conductive baton is
It was necessary to place metal steel punched in the shape of a conductor pattern on ceramic board, making it impossible to achieve finer details. moreover,
It was not possible to form butter 2 in an independent state surrounded by patterns; &lO The entire surface of the metal steel placed on the ceramic was not bonded to the laminated ceramic, and a non-bonded area was created, resulting in one bulge of metal copper. ”, resulting in a low yield.

従来技術に共通する欠点として、セラミック基板の平面
、側面を同等に三次元的に配線化できなかった。
A common drawback of the prior art is that it is not possible to equally form three-dimensional wiring on the plane and side surfaces of the ceramic substrate.

本発明の目的は、上記した従来技術の欠点をなくし、量
を性良く、歩留り高く、接合強度大に、電気伝導性良く
、かつ細密な導電パターンの形成、セラミック基板の平
面と側面を同時に配線化できる、セラミック基板へ配線
するセラきツク基板への配線方法を提供するにある。
The purpose of the present invention is to eliminate the above-mentioned drawbacks of the prior art, achieve good quantity, high yield, high bonding strength, good electrical conductivity, form fine conductive patterns, and simultaneously wire the flat and side surfaces of a ceramic substrate. An object of the present invention is to provide a method for wiring a ceramic substrate to a ceramic substrate, which allows wiring to be performed on a ceramic substrate.

本発明のセラミック基板への配線方法は、セラミック基
板表面に銅と全率固溶体を形成する貴金属よりなる第1
層を設け、さらに、その上に酸化第1銅、酸化第2銅を
主成分とする化学酸化銅めっきよりなる第2層を設け;
必要としない部分をレジストで選択的に榎い;必要とす
る部分を選択的にめっきし;レジストを除去し;該レジ
スト下にあった部分は除去されるが、レジストに覆われ
ていなかっためっきされた部分は除去されない程度にエ
ツチングしてセラミック配線板とし菖さらにそのセラミ
ック配線板を酸素を含む不活性気体中で加熱して、該第
2層を金属鋼とすることよりなるものである。上記にお
いて、第1層を、2価パラジウムと塩酸を必須成分とし
て含んでなる処理液に浸漬することによって形成される
金属パラジウムよりなるものとすることは好ましいこと
であり、また前記の第2層を、2側端イオン、2側端イ
オンの錯化剤としての酒石酸または酒石酸のアルカリ金
属塩、2側端イオンの還元剤としてのホルムアルデヒド
、1側端イオンと正四面体錯体を形成する錯化剤を必須
成分として含んでなる化学酸化鋼めっき液に浸漬するこ
とによりて化学酸化銅めりきを形成されるものとするこ
とは好ましいことである。このような本発明のセラさツ
ク基板への配線方法によれば、量産性良く、歩留り高く
、接合強度を大に、電気伝導性良く、かつ細密なパター
ンの形成な可能とし、セラミック基板の平面と側面を同
時に配線化できるものである。
The wiring method for a ceramic substrate of the present invention includes a first wire made of a noble metal that forms a solid solution with copper on the surface of a ceramic substrate.
providing a layer, and further providing a second layer made of chemical copper oxide plating containing cuprous oxide and cupric oxide as main components;
Selectively remove areas that are not needed with resist; selectively plate areas that are needed; remove resist; areas that were under the resist are removed, but plating that is not covered by resist is removed; The removed portions are etched to the extent that they are not removed to form a ceramic wiring board, and the ceramic wiring board is then heated in an inert gas containing oxygen to form the second layer into metal steel. In the above, it is preferable that the first layer is made of metallic palladium formed by immersing it in a treatment solution containing divalent palladium and hydrochloric acid as essential components, and the second layer , the 2-side end ion, tartaric acid or an alkali metal salt of tartaric acid as a complexing agent for the 2-side end ion, formaldehyde as a reducing agent for the 2-side end ion, and a complex forming a regular tetrahedral complex with the 1-side end ion. It is preferable that the chemically oxidized copper plating is formed by immersing the steel in a chemically oxidized steel plating solution containing the chemically oxidized steel plating solution as an essential component. According to the wiring method for ceramic substrates of the present invention, it is possible to achieve high mass production, high yield, high bonding strength, good electrical conductivity, and formation of fine patterns. It is possible to wire the sides and sides at the same time.

本発明を第2図の74−、−上の図解縦断面図を参照し
て、さらに具体的に説明すれば、以下の通。
The present invention will be described in more detail below with reference to the illustrated vertical cross-sectional view at 74-, - in FIG.

りである。It is.

互に示すセラミック基板1の表面に、丸に示すように、
銅と全本固溶体な形成する貴金楓の第1層2を設ける。
On the surface of the ceramic substrate 1 shown in each figure, as shown in circles,
A first layer 2 of precious gold maple is provided which is entirely in solid solution with copper.

その上に、bに示すように、酸化第11IIs、酸化第
2銅を主成分とする化学酸化鋼めっきの第2層3を設け
て基体として用意する。
Thereon, as shown in b, a second layer 3 of chemical oxidized steel plating containing 11IIs oxide and cupric oxide as main components is provided as a base.

基体につき、dに示すように、導体パターンとしない部
分を選択的にし9ジヌト4で覆う。ここで、レジスト4
を選択的に覆う方法としては、例えば、フェノール系樹
脂あるいはpジン変性マレイン酸系樹脂にフィラーおよ
び溶剤などを加えて印刷可能としたベーストを非導体パ
ターン状に印刷、硬化したものが使用できる。あるいは
、露光によって硬化または非硬化するフォトレジストを
用いてもよい。どのような方法を用いるかは、どの程度
の細密導体パターンを必要とするかによる。前者は安価
であるが、導体パターンとして150岬以上であり、後
者は高価であるが150I1m以下の導体パターンを形
成できる。すなわち、レジスト材料の必須特性は後述す
るめりき工程に耐えうる材料であバばよい。
As shown in d, the parts of the substrate that are not to be used as conductive patterns are selectively covered with 9 dinuto 4. Here, resist 4
As a method for selectively covering the substrate, for example, a printable base made by adding a filler, a solvent, etc. to a phenolic resin or p-zine-modified maleic acid resin can be used, which is printed in a non-conductive pattern and cured. Alternatively, a photoresist that is hardened or unhardened by exposure to light may be used. The method to be used depends on how dense a conductor pattern is required. The former is inexpensive but has a conductor pattern of 150 capes or more, while the latter is expensive but can form a conductor pattern of 150I1m or less. In other words, the essential properties of the resist material are as long as it can withstand the metallization process described below.

次に、!に示すように、レジストで覆われていない導体
パターンに電気を通じて電気めりき5を行い、導電パタ
ーンのみを厚くするとともに、導電パターンを、より良
い電気伝導体となす。このめっき5は、一般には電気鋼
めっきが良い。しかし、半田、ニッケル、金、銀などの
めりきを行りてもよい。ユーザーが必要とする特性を満
足するならば、コストの問題である。
next,! As shown in FIG. 2, electroplating 5 is performed by applying electricity to the conductive pattern that is not covered with resist, thereby making only the conductive pattern thicker and making the conductive pattern a better electrical conductor. Generally, this plating 5 is preferably electrical steel plating. However, solder, nickel, gold, silver, etc. may also be used. If the characteristics required by users are to be satisfied, it is a matter of cost.

電気めっきの厚さは導体とする電気伝導性を満足すれば
よい。一般の半導体を搭載するものは、数VAのため、
厚さ1000mもあれば十分である。
The thickness of the electroplating may satisfy the electrical conductivity required for a conductor. Those equipped with general semiconductors are only a few VA,
A thickness of 1000 m is sufficient.

10000VA級のパワー素子を搭載するものであれば
、1(h−500gnの電気めっきをすればよい。
If it is equipped with a 10,000VA class power element, electroplating of 1 (h-500gn) is sufficient.

次に、fに示すように゛、前記したレジスト4を剥離す
る。この場合は、用いたレジストの特性に対して、手段
方法を選べばよい。例えば、印刷されたレジスト、であ
れば高アルカリ水溶液を用いることもできるし、フォト
レジストであればイソプiピルアルコールなど有機溶剤
が用いられる。
Next, as shown in f, the resist 4 described above is peeled off. In this case, the method may be selected depending on the characteristics of the resist used. For example, a highly alkaline aqueous solution can be used for a printed resist, and an organic solvent such as isopropyl alcohol can be used for a photoresist.

次に、見に示すように、非導体パターン部の除去を行う
。前記のレジスト4下にあった非導体パターン部は、電
気めっきされておらず、すなわち数廁程度の酸化鋼であ
るのに対し、導体パターン部は電気めっきされて、それ
だけでより厚い金属銅となっている。このような構成に
なっているセラミックー銅基板を全面エツチングすれば
、薄い非導体パターン部が優先的にエツチング除去され
ることは説明する必要もない。
Next, as shown in Figure 2, the non-conductor pattern portion is removed. The non-conductor pattern part under the resist 4 is not electroplated, that is, it is made of oxidized steel with a thickness of several millimeters, whereas the conductor pattern part is electroplated and is made of thicker metallic copper. It has become. There is no need to explain that if the entire surface of a ceramic copper substrate having such a structure is etched, the thin non-conductor pattern portion will be preferentially etched away.

用いるエツチング液は非導パターン部を形成する酸化銅
を溶解する特性を持っていれば十分で、過酸化水素、塩
化第2銅、塩化第2鉄、亜塩素酸、過マンガン酸、クロ
ム酸系エツチング液など、従来技術のエツチング液を用
いることができる。
It is sufficient that the etching liquid used has the property of dissolving the copper oxide that forms the non-conductive pattern, and it is sufficient to use hydrogen peroxide, cupric chloride, ferric chloride, chlorous acid, permanganate, and chromic acid. Any conventional etching solution can be used, such as etching solution.

次に、上記のように配線化された基板を酸素を含む不活
性気体中で加熱し、互に示すように、前記や化学酸化銅
めりきの第2層3を電気伝導性金属鋼3′に加熱還元す
るとともに、セラミックと金属鋼3′を強固に接合して
セラ、ミツクー銅基板とする。このセラミックー銅基板
は、不活性気体中で加熱されると、まず銅と全率固溶体
を形成する貴金属の第1層が鋼中に拡散し、実質上、セ
ラミックと第2層の酸化銅が接することになり、酸化銅
が金属鋼へと加熱還元されるとともに、酸化鋼が関係す
るセラミックとの共有結合によって強固にセラミック全
表面と金属銅が接合するものである。
Next, the substrate wired as described above is heated in an inert gas containing oxygen, and as shown in FIG. At the same time, the ceramic and the metal steel 3' are firmly bonded to form a ceramic copper substrate. When this ceramic-copper substrate is heated in an inert gas, the first layer of noble metal, which forms an all-solid solution with the copper, diffuses into the steel, and the ceramic and the second layer of copper oxide essentially come into contact. As a result, the copper oxide is heated and reduced to metallic steel, and the entire surface of the ceramic is firmly bonded to the metallic copper due to the covalent bond between the oxidized steel and the related ceramic.

以下に、本発明を実施例につき、さらに詳細に説明する
The present invention will be explained in more detail below with reference to Examples.

実施例 1 本実施例においては、セラミック基板に、純度96チの
B、0.よりなるものを用い、まず、下記のげ)のアル
カリ脱脂処理と、(ロ)の中和処理の前処理を施した後
、下記のel、に)・・・四の順序に本発明になる処理
を施し配線化した。
Example 1 In this example, a ceramic substrate was coated with B of purity 96, 0. First, the following pretreatment of alkaline degreasing treatment and (b) neutralization treatment is carried out using Processed and wired.

なお、下記の工程には、常法どおり、必要とすれば、水
洗、乾燥などの処理がはいることは言うまでもないこと
である。
It goes without saying that the following steps may include washing, drying, and other treatments as usual, if necessary.

(イ)アルカリ脱脂処理(前処理) アルカリ脱脂液組成: ″ 水酸化ナトリウム゛      ・・・100g水  
     、−・全体を1jとする量条件ニア0°C,
s分間洗浄 (ロ)中部処理(前処理) 中和液組成: 12規定塩酸        −150mj水    
  −・全体を1ノとする量条件:室温、1分間洗浄 e→ めっき核形成処理(gI層形成)めりき核形成液
組成: 米国シラプレー社 カメリスト404 条件:室温、5分間浸漬 に)化学めっき処理(第2層形成) 化学めりき液組成: Cu804@5H,0・50g ロッジ;ル塩        −150gNaQ)l 
     ・−pHを1&0とする量57−−ホルマリ
ン      −・10mjα、σ−ジピリジル   
 −・100mg水      ・−全体を1jすとる
量条件:40°C,15h (5ttn )(ホ) レ
ジストの形成処理 レジスト組成: 東京応化社 OM几85 条件: 上記の工程に)を完了後の基板を脱脂、酸洗後、レジス
トインクを塗布(3μm)露光:2分 (へ)電気めりき処理 電気めっき液組成: ピロリン酸鋼         ・・・90gピロリン
酸カリ       −・550g光沢剤      
     ・・・i5mAポリリン酸   −、pHを
8.6とする量水      −・全体を1jとする量
条件: S Amp / dm”、 ’So分(20,
can )(ト)  レジストの剥離処理 レジストの剥離剤組成: 東京応化社 ヌトリッパ−502 条件:90°C,2分 −エツチング処理 エツチング処理液組成: 塩化第2鉄         ・・・40g12規定塩
酸         ・・・50mj水      ・
・・全体を1jとする量条件=50°C91分 (す)加熱処理 20ppmの酸素を含む窒素中、 800°C150分の後、1050°Cl2O分上記の
工程によって、導体のパターン幅として50μm以上細
密誓ターンを形成できた。パターンには、銅の1ふくれ
”もなく、十分の接合強度(5ookII/j )があ
り、従来技術では不可能であった高い接合強度の細密パ
ターンを形成できた。なお、上記工程中、e→工程にお
けるめりき核形成液は、Pd −8n−Cj系の水溶液
で、液中、金属パラジウムがコ四イドとして分散してお
り、セラミック基板を浸漬すると、セラミック基板表面
にli、qして第1層を形成するものである。
(a) Alkaline degreasing treatment (pretreatment) Alkaline degreasing liquid composition: ``Sodium hydroxide''...100g water
,-・quantity condition near 0°C, where the whole is 1j,
Cleaning for s minutes (b) Middle treatment (pretreatment) Neutralizing liquid composition: 12N hydrochloric acid -150mj water
-・Quantity considering the whole as 1 No. Conditions: Room temperature, 1 minute cleaning e→ Plating nucleation treatment (gI layer formation) Plating nucleation liquid composition: Camelist 404, Silapray, USA Conditions: Room temperature, 5 minutes immersion) Chemical Plating treatment (second layer formation) Chemical plating solution composition: Cu804@5H, 0.50g Lodge; Ru salt -150g NaQ)l
・-Amount to make pH 1&0 57--Formalin--10 mjα, σ-dipyridyl
-・100mg water・-Amount to take 1J total Conditions: 40°C, 15h (5ttn) (e) Resist formation treatment Resist composition: Tokyo Ohkasha OM 85 Conditions: Substrate after completing the above steps) After degreasing and pickling, apply resist ink (3 μm) Exposure: 2 minutes Electroplating Electroplating solution composition: Pyrophosphate steel...90g Potassium pyrophosphate -550g Brightener
... i5mA polyphosphoric acid -, amount to make the pH 8.6 Water - amount to make the whole 1j Conditions: S Amp / dm", 'So minute (20,
can ) (g) Resist stripping treatment Resist stripping agent composition: Tokyo Ohkasha Nutripper-502 Conditions: 90°C, 2 minutes - Etching treatment Etching treatment liquid composition: Ferric chloride...40g 12N hydrochloric acid... 50mj water ・
...Quantity conditions = 50°C for 91 minutes (s) Heat treatment at 800°C in nitrogen containing 20 ppm oxygen, 150 minutes at 800°C, 1050°Cl2O minutes The above process makes the conductor pattern width 50 μm or more I was able to form a detailed oath turn. The pattern had sufficient bonding strength (5ookII/j) without any copper bulges, making it possible to form a fine pattern with high bonding strength that was impossible with conventional technology. →The plating nucleation solution in the process is a Pd-8n-Cj-based aqueous solution, in which metal palladium is dispersed as cotetraids, and when the ceramic substrate is immersed, li and q are formed on the surface of the ceramic substrate. This forms the first layer.

なお、本実施例におけるに)工程の化学めりき析出物は
、X@回折により、酸化第1銅、酸化第2銅を主成分と
するものであることが確認された。
In this example, it was confirmed by X@ diffraction that the chemically plated precipitates in step (2) were mainly composed of cuprous oxide and cupric oxide.

実施例 2 化学めっき処理を下記のように行った以外は、実施例1
の場合と全く同一の処理工程に従りた。
Example 2 Example 1 except that the chemical plating treatment was performed as follows.
Exactly the same processing steps as in the case were followed.

に)化学めりき処理(第2層形成) 化学めりき液組成: CuSO4・  5H@O−30g ロッシェル塩        ・・・150gNaOH
’ ・pHを1卸とする量 37チーホルマリン      ・−jomIO−7エ
ナントロリン    ・!iomg条件:40°C,1
,5h (5μm )本実施例における工程に)による
化学めっきは、実施例1の場合と同様、めっき析出物は
、X線回折により、酸化第1銅、酸化第2銅を主成分と
するもので、黒色皮膜であった。
2) Chemical plating treatment (second layer formation) Chemical plating liquid composition: CuSO4.5H@O-30g Rochelle salt...150g NaOH
' ・Amount with pH as 1 volume 37 formalin ・-jomIO-7 enanthroline ・! iomg conditions: 40°C, 1
, 5h (5 μm) in the process in this example), as in Example 1, the plating precipitates were determined by X-ray diffraction to be mainly composed of cuprous oxide and cupric oxide. It was a black film.

本実施例においても、実施例1の場合と同様に、接合強
度高く、細密パターンを形成できた。
In this example, as in Example 1, the bonding strength was high and a fine pattern could be formed.

なお、Cu の正四面体錯体を形成する錯化剤として、
上記に記載したα、α′−ジピリジル、0−フェナント
ロリン以外のクプロイン、ネオクブロイン、バックプロ
インなど、含窒素複素環式化合物な用いたところ、いず
れも、上記と全く同様の結果を示した。
In addition, as a complexing agent to form a regular tetrahedral complex of Cu,
When nitrogen-containing heterocyclic compounds other than α, α'-dipyridyl and 0-phenanthroline described above, such as cuproine, neocubroine, and bucproine, were used, the same results as above were obtained.

実施例 3 セラミック基板として、タングステン導体が配線された
湿式上ラミック基板(グリーンシート)を用いた。
Example 3 A wet lamic substrate (green sheet) on which a tungsten conductor was wired was used as a ceramic substrate.

実施例1と同様の工程によって、 100Jln’lの
細密導体パターンを形成でき、セラミック表面のタング
ステン導体と接続した回路の接合強度の高い、細密パタ
ーンを形成できた。
By the same process as in Example 1, a fine conductor pattern of 100 Jln'l could be formed, and a fine pattern with high bonding strength of the circuit connected to the tungsten conductor on the ceramic surface could be formed.

! 実、施例1における、(ハ)のめつき核形成処理工程を
下記のものとした以外は、すべて実施例1のとおりとし
た。
! In fact, everything was the same as in Example 1 except that the plating nucleation treatment step (c) in Example 1 was changed to the following.

(ハ)めりき核形成処理(第1層形成)めりき核形成液
組成: AuCノ、                    
      ・−11gエタノール ・・・全体を20
0mノとする量条件:室温3分浸漬後、乾燥 上記のような組成のめつき核形成液を用いても、実施例
1と同様の結果を得た。
(c) Melting nucleation treatment (first layer formation) Melting nucleation liquid composition: AuC;
・-11g ethanol ...20 in total
Conditions for adjusting the amount to 0 m: After immersion at room temperature for 3 minutes, drying Even when the plating nucleation liquid having the above composition was used, the same results as in Example 1 were obtained.

さらに、檜々検討の結果、銅と全率固溶体を形成するP
d、 Au、 Ptなどが本発明のめつき核形成に有効
であることが判った。
Furthermore, as a result of the study, it was found that P, which forms a complete solid solution with copper,
d, Au, Pt, etc. were found to be effective for forming plating nuclei in the present invention.

以上本発明を具体的に説明したが、適用するセラミック
基板としては、AjtOlを主成分とするものであれば
良い。
Although the present invention has been described in detail above, the ceramic substrate to which it is applied may be any ceramic substrate containing AjtOl as a main component.

以上のように、本発明によりは、従来技術では不可能で
あった、セラミック基板への平面と側面の三次元的配線
を、導体が1ふくれ”ることかないので、量産性良く、
歩留り高く、電気伝導性の良い細密な導体パターンとし
て形成できるものである。
As described above, according to the present invention, three-dimensional wiring on the plane and side surfaces of a ceramic substrate, which was impossible with the conventional technology, can be easily mass-produced because the conductor does not bulge even once.
It has a high yield and can be formed into a fine conductor pattern with good electrical conductivity.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来技術において、導体形成のため銅箔な導
体の形状に打ち抜いた構成を示す平面図である。 第2図1〜互は、本発明のセラミック基板の配線化工程
を順次的に示す図解断面図である。 1・−セラミック基板  2・・・貴金属6・・・化学
酸化銅めりき 3′・・・金属鋼4・・・レジスト  
   5・・・電気めっき第1の
FIG. 1 is a plan view showing a conventional technique in which a copper foil is punched into the shape of a conductor to form a conductor. 2A to 2C are illustrative cross-sectional views sequentially showing the wiring process of the ceramic substrate of the present invention. 1.-Ceramic substrate 2..Precious metal 6..Chemical oxidized copper plating 3'..Metal steel 4..Resist
5...Electroplating first

Claims (1)

【特許請求の範囲】 (1)セラミック基板表面に銅と全率固溶体を形成する
貴金属よりなる第1層を設け、さらにその上に酸化第1
銅、酸化第2銅を主成分として含む化学酸化鋼めっきよ
りなる第2層を設けて基体とする第一工程寥該基体の必
要としない部分を選択的にレジストで覆う第2工程;核
選択的にレジストで覆った基体を、必要とする部分のみ
選択的にめりきする第3工程;該レジストを除去する第
4工程;該レジスト下にありた部分は除去されるが、第
3工程でめっきされた部分は除去されることなくエツチ
ングしてセラミック配線板を得る第5工程;該セラミッ
ク配線板を酸素を含む不活性気体中で加熱して、該化学
酸化鋼めっきよりなる第2層を金属銅となす第6エ程;
を含んでなることを特徴とするセラミック基板への配線
方法。 (2)骸責金鵬よりなる第1層は、2価バラジウふと塩
酸を必須成分として含んでなる処理液に浸漬することに
よって形成される金属ノ<ラジウムよりなるものである
特許請求の範囲第1項記載のセラミック基板への配線方
法。 (5)該化学酸化銅めりきよりなる第2層は、2価銅イ
オン、2価銅イオンの錯化剤としての酒石酸または酒石
酸のアルカリ金属塩、2価銅イオンの還元剤としてのホ
ルムアルデヒド−1価銅イオンと正四面体錯一体を形成
する錯化剤を必須成分として含んでなる化学酸化銅めり
き液に浸漬することによりてめりき形成される化i酸化
銅めっきである特許請求の範囲第1項または第2項記載
のセラミック基板への配線方法。
[Claims] (1) A first layer made of a noble metal forming a solid solution with copper is provided on the surface of the ceramic substrate, and an oxidized first layer is further provided on the surface of the ceramic substrate.
The first step is to provide a second layer of chemically oxidized steel plating containing copper and cupric oxide as a main component to form a base. The second step is to selectively cover unnecessary parts of the base with a resist; nucleus selection. A third step of selectively peeling off only the required portions of the substrate covered with a resist; a fourth step of removing the resist; the portions under the resist are removed; A fifth step of etching the plated portion without removing it to obtain a ceramic wiring board; heating the ceramic wiring board in an inert gas containing oxygen to form a second layer made of the chemically oxidized steel plating. 6th process with metal copper;
A method for wiring a ceramic substrate, comprising: (2) The first layer made of radium is formed by immersion in a treatment solution containing divalent baladium and hydrochloric acid as essential components.Claim 1 Wiring method to ceramic board described in section. (5) The second layer made of chemical copper oxide plating includes divalent copper ions, tartaric acid or an alkali metal salt of tartaric acid as a complexing agent for divalent copper ions, and formaldehyde as a reducing agent for divalent copper ions. The patent claim is a copper oxide plating formed by immersion in a chemical copper oxide plating solution containing as an essential component a complexing agent that forms a tetrahedral complex with monovalent copper ions. A method for wiring a ceramic substrate according to scope 1 or 2.
JP16577181A 1981-10-19 1981-10-19 Method of wiring to ceramic board Pending JPS5867096A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16577181A JPS5867096A (en) 1981-10-19 1981-10-19 Method of wiring to ceramic board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16577181A JPS5867096A (en) 1981-10-19 1981-10-19 Method of wiring to ceramic board

Publications (1)

Publication Number Publication Date
JPS5867096A true JPS5867096A (en) 1983-04-21

Family

ID=15818719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16577181A Pending JPS5867096A (en) 1981-10-19 1981-10-19 Method of wiring to ceramic board

Country Status (1)

Country Link
JP (1) JPS5867096A (en)

Similar Documents

Publication Publication Date Title
US4024631A (en) Printed circuit board plating process
TWI221757B (en) Process for the manufacture of printed circuit boards with plated resistors
US6370768B1 (en) Circuit board, a method for manufacturing same, and a method of electroless plating
JP2006278774A (en) Double-sided wiring board, method for manufacturing the same and base substrate thereof
JPH0575246A (en) Printed-circuit forming method
US5302492A (en) Method of manufacturing printing circuit boards
US20060255009A1 (en) Plating method for circuitized substrates
JP2014533775A (en) Metal structure embedded in ceramic substrate
JP2007165634A (en) Manufacturing method of wiring board
KR20140035701A (en) Method fo forming au thin-film and printed circuit board
GB1568941A (en) Method of providing printed circuits
JP2008053682A (en) Method for manufacturing polyimide wiring board
JPH10135608A (en) Manufacture of printed wiring board provided with plated resistor
EP0402811B1 (en) Method of manufacturing printed circuit boards
JPS5867096A (en) Method of wiring to ceramic board
JPH06260759A (en) Manufacture of printed circuit board
JP2007067035A (en) Resistive element and its manufacturing method
JP4705972B2 (en) Printed wiring board and manufacturing method thereof
JPH06260757A (en) Manufacture of printed circuit board
JPH0261160B2 (en)
JP3475962B2 (en) Manufacturing method of printed circuit board
JPH06152126A (en) Manufacture of wiring board
JPS5867095A (en) Method of producing ceramic circuit board
JP2003273170A (en) Manufacturing method for both-side wiring tape carrier and tape carrier using the same
JP4730071B2 (en) Circuit board manufacturing method