JP2006120942A - Resistance element and manufacturing method therefor - Google Patents

Resistance element and manufacturing method therefor Download PDF

Info

Publication number
JP2006120942A
JP2006120942A JP2004308539A JP2004308539A JP2006120942A JP 2006120942 A JP2006120942 A JP 2006120942A JP 2004308539 A JP2004308539 A JP 2004308539A JP 2004308539 A JP2004308539 A JP 2004308539A JP 2006120942 A JP2006120942 A JP 2006120942A
Authority
JP
Japan
Prior art keywords
resistance
resistance layer
layer
acid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004308539A
Other languages
Japanese (ja)
Inventor
Yuka Mizuno
由香 水野
Tatsuhiro Okano
達広 岡野
Takayuki Fukada
隆之 深田
Hidehiro Nakao
英弘 中尾
Kazuhiro Sekiyama
和弘 関山
Sosen Oshikiri
宗千 押切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meltex Inc
Toppan Inc
Original Assignee
Meltex Inc
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meltex Inc, Toppan Printing Co Ltd filed Critical Meltex Inc
Priority to JP2004308539A priority Critical patent/JP2006120942A/en
Publication of JP2006120942A publication Critical patent/JP2006120942A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of a resistance element which exhibits a high resistance characteristic even though being positioned under a heating environment and can be formed small in size and preciously, and to provide the resistance element. <P>SOLUTION: The method for manufacturing the resistance element, which has an element electrode and a resistance layer, includes (a) an electroless plating process which forms the resistance layer on a substrate by an electroless plating method using an electroless plating nickel/phosphorous liquid containing a complexing agent, which is of a nickel salt, a reducing agent, and an amino-group-contained compound(where, the amino-group is -NH<SB>2</SB>and/or >NH); (b) an acid treatment process which performs an acid treatment on the resistance layer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、抵抗素子の製造方法および抵抗素子に関する。   The present invention relates to a resistance element manufacturing method and a resistance element.

近年、携帯電話やデジタルカメラなどの機器の小型化と軽量化が進むにつれて、プリント配線板に実装する素子においては、素子の小型化や素子同士の間隔の削減といった従来の実装技術では対応が難しくなり、これら素子を内蔵したプリント配線板への期待が高まっている。素子を内蔵した基板が厚くならないようにするため、薄い部品や膜素子で十分に特性を満たすことができる方法の開発などが急がれている。
プリント配線板に抵抗素子を形成する方法としては、銅箔上に金属薄膜で抵抗層を形成する方法、基板上に抵抗層を無電解めっきで形成する方法、抵抗性の厚膜ポリマーを印刷する方法などがある。抵抗値、精度、形状、価格などから用途に応じて形成方法を選択していく必要がある。厚膜ポリマーを印刷する方法では、高抵抗なものを形成できるが、微細な寸法になると形成が困難である。金属材料を用いた薄膜タイプは、厚膜タイプに比べ、抵抗値範囲が低抵抗に制約されるが、小さなサイズで高精度に形成できる。
銅箔上に金属薄膜で抵抗素子を形成する方法には、米国Ohmega Technologies社のOhmega−Plyがある。これは、銅箔上に電解ニッケル・リンめっきにより薄膜抵抗層を形成したものを基板上に積層形成し、それぞれを抵抗素子電極および抵抗皮膜として抵抗素子となすものである(例えば、特許文献1参照)。
基板上にめっきで抵抗素子を形成する方法には、米国Macdermid社のM−Passがある。これは、基板上に配線の一部が分離している配線パターンを形成した後に、この一部分離している配線間に無電解ニッケル・リンめっきによって抵抗層を形成して抵抗素子となすものである(例えば、特許文献2参照)。
米国特許第4808967号明細書 特開平10−190183号公報
In recent years, as devices such as mobile phones and digital cameras have become smaller and lighter, it is difficult for conventional devices to be mounted on printed wiring boards using conventional mounting technologies such as reducing the size of devices and reducing the distance between devices. Therefore, there is an increasing expectation for a printed wiring board incorporating these elements. In order to prevent the substrate containing the element from becoming thick, there is an urgent need to develop a method capable of sufficiently satisfying characteristics with a thin component or a film element.
As a method of forming a resistance element on a printed wiring board, a method of forming a resistance layer with a metal thin film on a copper foil, a method of forming a resistance layer on a substrate by electroless plating, or printing a resistive thick film polymer There are methods. It is necessary to select a forming method according to the application from the resistance value, accuracy, shape, price, and the like. In the method of printing a thick film polymer, it is possible to form a high-resistance material, but it is difficult to form a fine size. The thin film type using a metal material is restricted to a low resistance range as compared with the thick film type, but can be formed with a small size and high accuracy.
As a method for forming a resistance element with a metal thin film on a copper foil, there is Ohmega-Ply of Ohmega Technologies, USA. In this method, a thin film resistance layer formed by electrolytic nickel / phosphorous plating on a copper foil is laminated on a substrate, and each is formed into a resistance element by using a resistance element electrode and a resistance film (for example, Patent Document 1). reference).
As a method for forming a resistance element on a substrate by plating, there is M-Pass of Macermid, USA. In this method, after forming a wiring pattern in which a part of the wiring is separated on the substrate, a resistance layer is formed by electroless nickel / phosphorous plating between the partially separated wirings to form a resistance element. (For example, refer to Patent Document 2).
US Pat. No. 4,808,967 JP-A-10-190183

しかし、従来の無電解めっきによって形成されたニッケル・リン薄膜からなる抵抗素子では、加熱環境下に置かれた場合であっても高い電気抵抗特性(シート抵抗値等)を維持することが難しかった。このため、加熱環境下に置かれる種々の用途においても安定した電気抵抗特性を発現し、かつ小さなサイズで高精度に形成できる抵抗素子の開発が望まれている。   However, it is difficult to maintain high electrical resistance characteristics (sheet resistance value, etc.) even when placed in a heating environment in a resistance element made of a nickel / phosphorus thin film formed by conventional electroless plating. . For this reason, it is desired to develop a resistance element that exhibits stable electrical resistance characteristics even in various applications placed in a heating environment and can be formed with high accuracy in a small size.

本発明は、上記事情に鑑みてなされたものであり、加熱環境下に置かれた場合であっても高い電気抵抗特性を発現し、かつ小さなサイズで高精度に形成できる抵抗素子が得られる製造方法および抵抗素子を提供することを課題とする。   The present invention has been made in view of the above circumstances, and can provide a resistance element that exhibits high electrical resistance characteristics even when placed in a heating environment and that can be formed with high accuracy in a small size. It is an object to provide a method and a resistance element.

前記課題を解決するため、請求項1に係る発明は、素子電極および抵抗層を具備する抵抗素子の製造方法において、
(a)ニッケル塩、還元剤およびアミノ基含有化合物(ただしアミノ基は、−NHおよび/または>NH)である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗層を成膜する無電解めっき工程、
(b)前記抵抗層に酸処理を施す酸処理工程、
を具備することを特徴とする抵抗素子の製造方法である。
In order to solve the above problems, an invention according to claim 1 is a method of manufacturing a resistance element including an element electrode and a resistance layer.
(A) Electroless plating method using an electroless nickel / phosphorous plating solution containing a complexing agent which is a nickel salt, a reducing agent and an amino group-containing compound (wherein the amino group is —NH 2 and / or> NH) An electroless plating process for forming a resistance layer on the substrate by
(B) an acid treatment step of subjecting the resistance layer to an acid treatment;
A method of manufacturing a resistance element.

請求項2に係る発明は、前記酸処理工程(b)の後に、(c)前記抵抗層に加熱処理を施す加熱処理工程を行うことを特徴とする請求項1に記載の抵抗素子の製造方法である。   The invention according to claim 2 is characterized in that after the acid treatment step (b), (c) a heat treatment step of heat-treating the resistance layer is performed. It is.

請求項3に係る発明は、前記加熱処理(c)は、100〜850℃の範囲内で行うことを特徴とする請求項2に記載の抵抗素子の製造方法である。   The invention according to claim 3 is the method of manufacturing a resistance element according to claim 2, wherein the heat treatment (c) is performed within a range of 100 to 850 ° C.

請求項4に係る発明は、前記抵抗層の200℃におけるシート抵抗値が20Ω/□以上であることを特徴とする請求項1乃至3のいずれかに記載の抵抗素子の製造方法である。   The invention according to claim 4 is the method of manufacturing a resistance element according to any one of claims 1 to 3, wherein the resistance layer has a sheet resistance value at 200 ° C. of 20Ω / □ or more.

請求項5に係る発明は、素子電極および抵抗層を具備する抵抗素子の製造方法において、
(A−1)基板の全面に抵抗層をめっきによって形成する工程、
(B−1)前記基板上に導体層を形成した後に前記抵抗層および導体層からなる配線パターンを形成する工程、
(C−1)前記導体層の所定の部分をエッチングし、該導体層の下の抵抗層を露出させる工程、
を具備し、前記抵抗層の形成工程が、
(a)ニッケル塩、還元剤およびアミノ基含有化合物(ただしアミノ基は、−NHおよび/または>NH)である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗層を成膜する無電解めっき工程、
(b)前記抵抗層に酸処理を施す酸処理工程、
を具備することを特徴とする抵抗素子の製造方法である。
The invention according to claim 5 is a method of manufacturing a resistance element including an element electrode and a resistance layer.
(A-1) forming a resistance layer on the entire surface of the substrate by plating;
(B-1) forming a wiring pattern comprising the resistance layer and the conductor layer after forming a conductor layer on the substrate;
(C-1) etching a predetermined portion of the conductor layer to expose a resistance layer under the conductor layer;
Comprising the step of forming the resistance layer,
(A) Electroless plating method using an electroless nickel / phosphorous plating solution containing a complexing agent which is a nickel salt, a reducing agent and an amino group-containing compound (wherein the amino group is —NH 2 and / or> NH) An electroless plating process for forming a resistance layer on the substrate by
(B) an acid treatment step of subjecting the resistance layer to an acid treatment;
A method of manufacturing a resistance element.

請求項6に係る発明は、前記酸処理工程(b)の後に、(c)前記抵抗層に加熱処理を施す加熱処理工程を行うことを特徴とする請求項5に記載の抵抗素子の製造方法である。   The invention according to claim 6 is characterized in that, after the acid treatment step (b), (c) a heat treatment step of heat-treating the resistance layer is performed. It is.

請求項7に係る発明は、素子電極および抵抗層を具備する抵抗素子の製造方法において、
(A−2)基板上にパターニングされた抵抗層を形成する工程、
(B−2)前記基板上に導体層を形成する工程、
を具備し、前記抵抗層の形成工程が、
(a)ニッケル塩、還元剤およびアミノ基含有化合物(ただしアミノ基は、−NHおよび/または>NH)である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗層を成膜する無電解めっき工程、
(b)前記抵抗層に酸処理を施す酸処理工程、
を具備することを特徴とする抵抗素子の製造方法である。
The invention according to claim 7 is a method of manufacturing a resistance element including an element electrode and a resistance layer.
(A-2) forming a patterned resistance layer on the substrate;
(B-2) forming a conductor layer on the substrate;
Comprising the step of forming the resistance layer,
(A) Electroless plating method using an electroless nickel / phosphorous plating solution containing a complexing agent which is a nickel salt, a reducing agent and an amino group-containing compound (wherein the amino group is —NH 2 and / or> NH) An electroless plating process for forming a resistance layer on the substrate by
(B) an acid treatment step of subjecting the resistance layer to an acid treatment;
A method of manufacturing a resistance element.

請求項8に係る発明は、前記酸処理工程(b)の後に、(c)前記抵抗層に加熱処理を施す加熱処理工程を行うことを特徴とする請求項7に記載の抵抗素子の製造方法である。   The invention according to claim 8 is characterized in that, after the acid treatment step (b), (c) a heat treatment step of heat-treating the resistance layer is performed. It is.

請求項9に係る発明は、素子電極および抵抗層を具備する抵抗素子の製造方法において、
(a)ニッケル塩、還元剤およびアミノ基含有化合物(ただしアミノ基は、−NHおよび/または>NH)である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗層を成膜する無電解めっき工程、
(b)前記抵抗層に酸処理を施す酸処理工程、
を具備する工程によって形成されたことを特徴とする抵抗素子である。
The invention according to claim 9 is a method of manufacturing a resistance element including an element electrode and a resistance layer.
(A) Electroless plating method using an electroless nickel / phosphorous plating solution containing a complexing agent which is a nickel salt, a reducing agent and an amino group-containing compound (wherein the amino group is —NH 2 and / or> NH) An electroless plating process for forming a resistance layer on the substrate by
(B) an acid treatment step of subjecting the resistance layer to an acid treatment;
It is a resistance element formed by the process which comprises.

本発明によれば、ニッケル塩、還元剤およびアミノ基含有化合物(ただしアミノ基は、−NHおよび/または>NH)である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により形成され、酸処理を施されたニッケル・リン薄膜を抵抗層とする抵抗素子であるので、クロムの共析を伴わないにもかかわらず、従来の無電解めっき法により形成されたニッケル・リン薄膜よりもはるかに高い電気抵抗特性を有するとともに、熱による電気抵抗特性の低下を防止することができる。
さらに、前記抵抗層に加熱処理を施すことによって、抵抗層の電気抵抗特性の熱安定性が向上し、加熱環境下に置かれる種々の用途においても安定した電気抵抗特性を発現することができる。
According to the present invention, an electroless nickel / phosphorous plating solution containing a complexing agent that is a nickel salt, a reducing agent, and an amino group-containing compound (wherein the amino group is —NH 2 and / or> NH) is used. Because it is a resistive element with a resistance layer made of an acid-treated nickel-phosphorus thin film formed by electroplating, it was formed by conventional electroless plating, even without chromium eutectoid It has much higher electric resistance characteristics than nickel-phosphorus thin films, and can prevent deterioration of electric resistance characteristics due to heat.
Furthermore, by subjecting the resistance layer to heat treatment, the thermal stability of the electrical resistance characteristics of the resistance layer is improved, and stable electrical resistance characteristics can be expressed even in various applications placed in a heating environment.

本発明の抵抗素子の製造方法は、ニッケル塩、還元剤およびアミノ基含有化合物である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗層を成膜(a)したのち、酸処理(b)および必要に応じて加熱処理(c)を施すものであり、200℃において20Ω/□以上のシート抵抗値を具備する抵抗素子を製造することができる。   The resistance element manufacturing method of the present invention comprises forming a resistance layer on a substrate by an electroless plating method using an electroless nickel / phosphorous plating solution containing a nickel salt, a reducing agent, and a complexing agent which is an amino group-containing compound. After film (a), acid treatment (b) and heat treatment (c) as necessary are performed, and a resistance element having a sheet resistance value of 20 Ω / □ or more at 200 ° C. can be produced. .

本発明の抵抗素子を形成する基板としては、特に限定されず、各種の合成樹脂からなる板や可撓性シート、ガラス板、セラミックス板、表面に絶縁層を有する金属製基板の中から、用途などに応じて適宜選択して用いることができる。あらかじめ内層に配線回路や他の受動素子が形成されているものであってもよい。   The substrate for forming the resistance element of the present invention is not particularly limited, and can be used from various synthetic resin plates, flexible sheets, glass plates, ceramic plates, and metal substrates having an insulating layer on the surface. It can be appropriately selected and used according to the above. A wiring circuit or other passive element may be formed in advance in the inner layer.

前記無電解ニッケル・リンめっき液を構成するアミノ基含有化合物である錯化剤としては、例えば、α−アラニン、β−アラニン、ジエチレントリアミン、L−グルタミン酸塩、グリシン、トリエチレンテトラミン、テトラエチレンペンタミン、モノエタノールアミン、ジエタノールアミンなどのアミノ基(−NH、>NH)を含有するアミノ酸、アミンなどを挙げることができる。とりわけ、α−アラニン、β−アラニン、ジエチレントリアミン、L−グルタミン酸塩およびグリシンからなる群から選ばれるアミノ基含有化合物を錯化剤として用いることが好ましい。
このような錯化剤のめっき液中における濃度は、0.1〜2.0mol/L程度、好ましくは、0.5〜1.5mol/L程度とすることができる。錯化剤の濃度が0.1mol/L未満であると、浴安定性が低下し、また、2.0mol/Lを超えると析出速度が遅くなり好ましくない。また、めっき液中の錯化剤とニッケルの濃度(mol/L)の比は、1:1〜20:1の範囲が好ましい。錯化剤の割合が上記の範囲よりも少ないと、形成されるニッケル・リン薄膜のシート抵抗が不十分となり、好ましくない。
Examples of the complexing agent that is an amino group-containing compound constituting the electroless nickel / phosphorous plating solution include α-alanine, β-alanine, diethylenetriamine, L-glutamate, glycine, triethylenetetramine, and tetraethylenepentamine. And amino acids containing an amino group (—NH 2 ,> NH) such as monoethanolamine and diethanolamine, and amines. In particular, an amino group-containing compound selected from the group consisting of α-alanine, β-alanine, diethylenetriamine, L-glutamate and glycine is preferably used as the complexing agent.
The concentration of such a complexing agent in the plating solution can be about 0.1 to 2.0 mol / L, preferably about 0.5 to 1.5 mol / L. When the concentration of the complexing agent is less than 0.1 mol / L, the bath stability is lowered, and when it exceeds 2.0 mol / L, the deposition rate is undesirably slowed. The ratio of the complexing agent and nickel concentration (mol / L) in the plating solution is preferably in the range of 1: 1 to 20: 1. When the ratio of the complexing agent is less than the above range, the sheet resistance of the formed nickel / phosphorus thin film becomes insufficient, which is not preferable.

本発明で使用するニッケル・リンめっき液を構成するニッケル塩は、硫酸ニッケル、塩化ニッケル、次亜リン酸ニッケル、炭酸ニッケル等を使用することができる。めっき液中のニッケル塩の濃度は0.01〜1.0mol/L程度、好ましくは0.05〜0.2mol/L程度とすることができる。ニッケル塩の濃度が0.01mol/L未満であると析出速度が遅くなり、また1.0mol/Lを超えると浴安定性が低下して好ましくない。   Nickel sulfate, nickel chloride, nickel hypophosphite, nickel carbonate, etc. can be used as the nickel salt constituting the nickel / phosphorous plating solution used in the present invention. The concentration of the nickel salt in the plating solution can be about 0.01 to 1.0 mol / L, preferably about 0.05 to 0.2 mol / L. When the concentration of the nickel salt is less than 0.01 mol / L, the deposition rate is slow, and when it exceeds 1.0 mol / L, the bath stability is undesirably lowered.

本発明で使用するニッケル・リンめっき液を構成する還元剤は、次亜リン酸ナトリウム、ジメチルボランアミン、ヒドラジン等を使用することができる。めっき液中の還元剤の濃度は0.05〜1.0mol/L程度、好ましくは0.1〜0.3mol/L程度とすることができる。還元剤の濃度が0.05mol/L未満であると析出速度が遅くなり、また1.0mol/Lを超えると浴安定性が低下して好ましくない。   As the reducing agent constituting the nickel / phosphorous plating solution used in the present invention, sodium hypophosphite, dimethylboraneamine, hydrazine and the like can be used. The concentration of the reducing agent in the plating solution can be about 0.05 to 1.0 mol / L, preferably about 0.1 to 0.3 mol / L. When the concentration of the reducing agent is less than 0.05 mol / L, the deposition rate is slow, and when it exceeds 1.0 mol / L, the bath stability is undesirably lowered.

上記の無電解ニッケル・リンめっき液を用いた無電解めっき法によるニッケル・リン薄膜の形成は、例えば、浴温度60〜90℃、浴pH4〜7の条件で行うことができる。浴温度が60℃未満であると析出温度が遅くなり、90℃を超えると浴安定性が低下して好ましくない。また、浴pHが上記の範囲から外れると、成膜速度とシート抵抗が不十分なものとなり好ましくない。
上記の無電解ニッケル・リンめっき液を用いて無電解めっき法により成膜されたニッケル・リン薄膜は、クロムの共析を伴わないにもかかわらず、従来の無電解めっき法により形成されたニッケル・リン薄膜よりもはるかに高い電気抵抗特性を有するものとなる。
Formation of the nickel / phosphorus thin film by the electroless plating method using the above electroless nickel / phosphorous plating solution can be performed, for example, under conditions of a bath temperature of 60 to 90 ° C. and a bath pH of 4 to 7. If the bath temperature is less than 60 ° C, the deposition temperature is slow, and if it exceeds 90 ° C, the bath stability is lowered, which is not preferable. On the other hand, if the bath pH is out of the above range, the film formation rate and the sheet resistance become insufficient, which is not preferable.
The nickel / phosphorous thin film formed by the electroless plating method using the above electroless nickel / phosphorous plating solution is nickel formed by the conventional electroless plating method even though it does not involve chromium eutectoid. -It has a much higher electric resistance characteristic than a phosphorus thin film.

本発明の抵抗素子は、上記の無電解ニッケル・リンめっき液を用いて成膜した抵抗層に酸処理および加熱処理を施すことにより、該抵抗層の電気抵抗特性を更に向上させるとともに、熱安定性を向上させ、熱による電気抵抗特性の低下を防止したものである。上記処理による電気抵抗特性の熱安定化の機構は不明であるが、酸処理により、酸処理後はもちろん、200℃において20Ω/□以上のシート抵抗値を具備する抵抗層が得られる。このため、本発明の抵抗素子は、加熱環境下に置かれる種々の用途に使用しても、安定した電気抵抗特性を発現することが可能である。
なお、本発明において、抵抗層の200℃におけるシート抵抗値とは、抵抗層を200℃雰囲気中に30分間放置した後、4端針法(三菱化学株式会社製 Loresta MPMCP−T350)を用いて測定したものを意味する。
The resistance element of the present invention further improves the electric resistance characteristics of the resistance layer by applying acid treatment and heat treatment to the resistance layer formed using the above electroless nickel / phosphorous plating solution, and is also thermally stable. This prevents the deterioration of electrical resistance characteristics due to heat. Although the mechanism of thermal stabilization of the electrical resistance characteristics by the above treatment is unknown, the resistance treatment having a sheet resistance value of 20Ω / □ or more at 200 ° C. can be obtained by acid treatment as well as after acid treatment. For this reason, the resistance element of the present invention can exhibit stable electric resistance characteristics even when used in various applications placed in a heating environment.
In the present invention, the sheet resistance value at 200 ° C. of the resistance layer means that the resistance layer is left in an atmosphere of 200 ° C. for 30 minutes, and then the four-end needle method (Loresta MPMCP-T350 manufactured by Mitsubishi Chemical Corporation) is used. Means measured.

酸処理に使用する酸としては、硝酸、硫酸、ホウ酸、炭酸、亜硝酸、ケイ酸、ホウケイ酸、リン酸、亜リン酸、次亜リン酸、亜硫酸、過硫酸、硫化水素水、フッ化水素酸、ホウフッ化水素酸、塩酸、亜塩素酸、次亜塩素酸、過塩素酸、臭化水素酸、次亜臭素酸、臭素酸、ヨウ化水素酸、次亜ヨウ素酸、ヨウ素酸などの無機酸;ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、ヘプチル酸、カプリル酸、ペラルゴン酸、カプリン酸、ウンデシル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アラキジン酸、アクリル酸、クロトン酸、オレイン酸、リノール酸、リノレン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、カプリン酸、アラキン酸、ワクセン酸、エルカ酸、リチノール酸、フマル酸、マレイン酸、乳酸、リンゴ酸、酒石酸、クエン酸等の有機酸等を挙げることができる。酸処理の方法は、酸水溶液への浸漬、酸水溶液の噴霧等を用いることができる。酸水溶液の濃度(例えば、硝酸根濃度、硫酸根濃度)は1〜900g/L、酸水溶液の温度は0〜100℃の範囲で設定することができる。また、浸漬による酸処理の場合、酸水溶液を撹拌してもよい。このように酸処理を施すことにより、酸処理後の抵抗層のシート抵抗値が無電解めっき直後のシート抵抗に比べて上昇する。酸処理工程は、硝酸溶液への基板の浸漬によって行うことが好ましい。   Acids used for acid treatment include nitric acid, sulfuric acid, boric acid, carbonic acid, nitrous acid, silicic acid, borosilicate, phosphoric acid, phosphorous acid, hypophosphorous acid, sulfurous acid, persulfuric acid, hydrogen sulfide water, and fluoride. Hydrochloric acid, borohydrofluoric acid, hydrochloric acid, chlorous acid, hypochlorous acid, perchloric acid, hydrobromic acid, hypobromite, bromic acid, hydroiodic acid, hypoiodous acid, iodic acid, etc. Inorganic acids: formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, heptyl acid, caprylic acid, pelargonic acid, capric acid, undecyl acid, lauric acid, myristic acid, palmitic acid, stearic acid, arachidic acid, acrylic acid , Crotonic acid, oleic acid, linoleic acid, linolenic acid, oxalic acid, malonic acid, succinic acid, glutaric acid, adipic acid, pimelic acid, suberic acid, azelaic acid, sebacic acid, capric acid, arachidic acid, wax Sen acid, erucic acid, Richinoru acid, fumaric acid, maleic acid, lactic acid, malic acid, tartaric acid, and organic acids such as citric acid. As the acid treatment method, immersion in an acid aqueous solution, spraying of an acid aqueous solution, or the like can be used. The concentration of the acid aqueous solution (for example, nitrate concentration, sulfate concentration) can be set in the range of 1 to 900 g / L, and the temperature of the acid aqueous solution can be set in the range of 0 to 100 ° C. In the case of acid treatment by immersion, the acid aqueous solution may be stirred. By performing the acid treatment in this way, the sheet resistance value of the resistance layer after the acid treatment is increased as compared with the sheet resistance immediately after the electroless plating. The acid treatment step is preferably performed by immersing the substrate in a nitric acid solution.

また、本発明の抵抗素子は、無電解ニッケル・リンめっき液を構成する錯化剤の種類により、加熱処理を施すことによってシート抵抗値を更に高くするという効果もある。例えば錯化剤としてジエチレンジアミンを用いた場合、酸処理後に加熱処理を施すことによってシート抵抗値が驚異的に高くなる。一方、錯化剤としてL−グルタミン酸塩を用いた場合には、加熱処理を施してもシート抵抗値は安定している。従って、本発明の抵抗素子は、無電解ニッケル・リンめっき液に用いる錯化剤を適宜選択することにより、加熱処理後に具備するシート抵抗値を任意に設定することができる。上記の加熱処理は、例えば、100〜850℃の範囲内で行うことができる。   The resistance element of the present invention also has an effect of further increasing the sheet resistance value by performing heat treatment depending on the type of complexing agent constituting the electroless nickel / phosphorous plating solution. For example, when diethylenediamine is used as the complexing agent, the sheet resistance value is remarkably increased by performing the heat treatment after the acid treatment. On the other hand, when L-glutamate is used as the complexing agent, the sheet resistance value is stable even when heat treatment is performed. Therefore, the resistance element of the present invention can arbitrarily set the sheet resistance value provided after the heat treatment by appropriately selecting the complexing agent used in the electroless nickel / phosphorous plating solution. Said heat processing can be performed within the range of 100-850 degreeC, for example.

次に、本発明の抵抗素子をプリント配線板に内蔵する方法について説明する。本発明の抵抗素子をプリント配線板に内蔵するには、所定の抵抗素子形成領域に形成された抵抗層と、この抵抗層に接する2つの導体層を形成する。2つの導体層は互いに分離されており、抵抗素子の素子電極として用いることができる。導体層の材料としては、金、銀、銅、ニッケル、アルミニウムなど、導電性の良好な金属材料が好ましい。   Next, a method for incorporating the resistance element of the present invention in a printed wiring board will be described. In order to incorporate the resistance element of the present invention in a printed wiring board, a resistance layer formed in a predetermined resistance element formation region and two conductor layers in contact with the resistance layer are formed. The two conductor layers are separated from each other and can be used as an element electrode of a resistance element. As a material for the conductor layer, a metal material having good conductivity such as gold, silver, copper, nickel, and aluminum is preferable.

以下、基板上に抵抗素子を形成する方法を例示して説明する。ここで、下記に示す領域を基板上に設定して説明の便宜を図るものとする。
抵抗素子が完成した状態において抵抗層が形成される領域・・・抵抗素子形成領域、
素子電極となる導体層が形成される領域・・・・・・・・・・・素子電極形成領域、
2つの導体層を分離するために抵抗層が露出される領域・・・・素子電極分離領域。
Hereinafter, a method for forming a resistance element on a substrate will be described as an example. Here, the following areas are set on the substrate for convenience of explanation.
Region where the resistance layer is formed in a state where the resistance element is completed: a resistance element forming region,
Area where conductor layer to be element electrode is formed ... Element electrode formation area,
A region where the resistance layer is exposed to separate the two conductor layers .... A device electrode separation region.

抵抗素子をプリント配線板に内蔵するための第1の方法は、下記の(A−1)〜(C−1)の工程を具備する(図1参照)。
(A−1)基板1の全面に抵抗層2をめっきによって形成する工程[図1(a)参照]。
(B−1)前記基板1上に導体層3を形成した後に、前記抵抗層2および導体層3からなる配線パターン4を形成する工程[図1(b)〜図1(d)参照]。
(C−1)前記導体層3の所定の部分をエッチングし、該導体層3の下の抵抗層2を露出させる工程[図1(e)〜図1(f)参照]。
A first method for incorporating the resistance element in the printed wiring board includes the following steps (A-1) to (C-1) (see FIG. 1).
(A-1) A step of forming the resistance layer 2 on the entire surface of the substrate 1 by plating [see FIG.
(B-1) A step of forming a wiring pattern 4 composed of the resistance layer 2 and the conductor layer 3 after forming the conductor layer 3 on the substrate 1 [see FIG. 1 (b) to FIG. 1 (d)].
(C-1) A step of etching a predetermined portion of the conductor layer 3 to expose the resistance layer 2 under the conductor layer 3 [see FIG. 1 (e) to FIG. 1 (f)].

ここで、工程(A−1)は、上述の無電解ニッケル・リンめっき液を用いて抵抗層2となるニッケル・リン薄膜を形成する無電解めっき工程(a)として行われる。
酸処理工程(b)は、酸処理に用いる酸が導体層3に影響のないものであれば、抵抗層2が露出された状態であればいずれの段階でも行うことができ、工程(A−1)と工程(B−1)の間に行ってもよいし、工程(B−1)と工程(C−1)の間に行ってもよいし、工程(C−1)の後に行ってもよい。酸処理工程(b)を工程(A−1)と工程(B−1)との間に行えば、この段階では導体層3が未形成であるので、導体層3の材料に関係なく酸処理に用いる酸を自由に選択でき、好ましい。図1(a)に示す段階と図1(b)に示す段階との間に行うと、抵抗層2の全面が露出しているため、均一に処理を施すことができ、かつ導体層3への影響を考慮しなくても良いので最も好ましい。
酸処理工程は、トリミングを行う場合は抵抗値が安定した状態で調整できるので、トリミング工程の前が好ましい。
加熱処理工程(c)を行う場合は、酸処理工程(b)の後であればいつの段階で行ってもよく、工程(A−1)と工程(B−1)の間に行ってもよいし、工程(B−1)と工程(C−1)の間に行ってもよいし、工程(C−1)の後に行ってもよい。トリミングを行う場合、トリミング時に発生する熱の影響を抑えるために、加熱処理工程(c)をトリミング工程より前に行うことが好ましい。
Here, the step (A-1) is performed as an electroless plating step (a) for forming a nickel / phosphorus thin film to be the resistance layer 2 using the above-described electroless nickel / phosphorous plating solution.
The acid treatment step (b) can be performed at any stage as long as the resistance layer 2 is exposed as long as the acid used for the acid treatment does not affect the conductor layer 3. 1) may be performed between step (B-1), may be performed between step (B-1) and step (C-1), or may be performed after step (C-1). Also good. If the acid treatment step (b) is performed between the step (A-1) and the step (B-1), the conductor layer 3 is not formed at this stage, so the acid treatment is performed regardless of the material of the conductor layer 3. The acid to be used can be freely selected and is preferred. If it is performed between the stage shown in FIG. 1A and the stage shown in FIG. 1B, the entire surface of the resistance layer 2 is exposed, so that the treatment can be performed uniformly and the conductive layer 3 can be formed. It is most preferable because it is not necessary to consider the influence of
The acid treatment step is preferably performed before the trimming step because trimming can be performed with a stable resistance value.
When the heat treatment step (c) is performed, it may be performed at any stage after the acid treatment step (b), or may be performed between the step (A-1) and the step (B-1). And you may carry out between a process (B-1) and a process (C-1), and may carry out after a process (C-1). When trimming is performed, it is preferable to perform the heat treatment step (c) before the trimming step in order to suppress the influence of heat generated during trimming.

工程(B−1)では、抵抗素子形成領域5に、抵抗層2と導体層3が積層されてなる配線パターン4を形成する。抵抗素子形成領域5は、所望の抵抗値が得られるように、長方形やミアンダ構造などの適宜形状に設定する。工程(B−1)の完了後、抵抗素子形成領域5以外では、抵抗層2と導体層3が除去されて基板1が露出された状態となる[図1(d)参照]。
工程(B−1)は、例えば以下の手順(1)〜(3)を順に行うことによって実施することができる。
(1)抵抗層2の上の全面に導体層3を形成する[図1(b)参照]。
(2)導体層3上、抵抗素子形成領域5にレジスト11を形成する[図1(c),図1(c′)参照]。
(3)レジスト11非形成部分12の導体層3および抵抗層2を一括エッチングによって除去した後、用済みのレジスト11を除去する[図1(d),図1(d′)参照]。
In the step (B-1), the wiring pattern 4 in which the resistance layer 2 and the conductor layer 3 are laminated is formed in the resistance element formation region 5. The resistance element forming region 5 is set in an appropriate shape such as a rectangle or a meander structure so that a desired resistance value can be obtained. After the step (B-1) is completed, the resistance layer 2 and the conductor layer 3 are removed and the substrate 1 is exposed outside the resistance element formation region 5 [see FIG. 1 (d)].
Step (B-1) can be performed, for example, by sequentially performing the following procedures (1) to (3).
(1) The conductor layer 3 is formed on the entire surface of the resistance layer 2 [see FIG. 1 (b)].
(2) A resist 11 is formed on the conductor layer 3 in the resistance element formation region 5 [see FIG. 1 (c), FIG. 1 (c ')].
(3) After removing the conductor layer 3 and the resistance layer 2 in the portion 12 where the resist 11 is not formed by batch etching, the used resist 11 is removed [see FIG. 1 (d), FIG. 1 (d ')].

工程(C−1)では、導体層3の所定の部分をエッチングし、該導体層3の下の抵抗層2を露出させる。つまり、素子電極形成領域6の導体層3を残して素子電極となすとともに、素子電極分離領域7の導体層3を除去する。
工程(C−1)は、例えば以下の手順(1)〜(2)を順に行うことによって実施することができる。
(1)配線パターン4および基板1の上にレジスト13を形成した後、パターニングにより素子電極分離領域7のレジスト13を除去してレジスト13非形成部分14とする[図1(e),図1(e′)参照]。
(2)レジスト13非形成部分14の導体層3をエッチングしたのち、用済みのレジスト13を除去する[図1(f),図1(f′)参照]。導体層3をエッチングする場合には、抵抗層2をエッチングしにくいエッチング液を用いることが望ましい。
以上、工程(A−1)、(B−1)、(C−1)を行うことにより、素子電極となる導体層3および抵抗層2を具備する抵抗素子8が基板1上に形成される。
In the step (C-1), a predetermined portion of the conductor layer 3 is etched to expose the resistance layer 2 under the conductor layer 3. That is, the conductor layer 3 in the element electrode formation region 6 is left to form an element electrode, and the conductor layer 3 in the element electrode isolation region 7 is removed.
Step (C-1) can be performed, for example, by sequentially performing the following procedures (1) to (2).
(1) After forming the resist 13 on the wiring pattern 4 and the substrate 1, the resist 13 in the element electrode isolation region 7 is removed by patterning to form a resist 13 non-formed portion 14 [FIG. 1 (e), FIG. (See e ')].
(2) After etching the conductor layer 3 in the portion 14 where the resist 13 is not formed, the used resist 13 is removed [see FIG. 1 (f), FIG. 1 (f ')]. When etching the conductor layer 3, it is desirable to use an etchant that hardly etches the resistance layer 2.
As described above, by performing the steps (A-1), (B-1), and (C-1), the resistance element 8 including the conductor layer 3 and the resistance layer 2 to be element electrodes is formed on the substrate 1. .

抵抗素子をプリント配線板に内蔵するための第2の方法は、下記の(A−2)〜(B−2)の工程を具備する(図2〜図5参照)。
(A−2)基板21上にパターニングされた抵抗層22を形成する工程。
(B−2)前記基板21上に導体層23を形成する工程。
The second method for incorporating the resistance element in the printed wiring board includes the following steps (A-2) to (B-2) (see FIGS. 2 to 5).
(A-2) A step of forming a patterned resistance layer 22 on the substrate 21.
(B-2) A step of forming a conductor layer 23 on the substrate 21.

ここで工程(A−2)では、基板21上に設定した抵抗素子形成領域25の上に抵抗層22が形成されるようにする。抵抗素子形成領域25は、所望の抵抗値が得られるように、長方形やミアンダ構造などの適宜形状に設定する。抵抗素子形成領域25以外では基板21が露出された状態とする。
工程(A−2)で抵抗層22を形成するときには、上述の無電解ニッケル・リンめっき液を用いて抵抗層となるニッケル・リン薄膜を形成する無電解めっき工程(a)として行われる。パターニングされた抵抗層22の形成は、基板21の全面に抵抗層22をめっき形成してからエッチングなどによって不要部を除去する方法でもよいし、基板21上の必要部分にのみ抵抗層22をめっき形成する方法でもよい。
Here, in the step (A-2), the resistance layer 22 is formed on the resistance element formation region 25 set on the substrate 21. The resistance element forming region 25 is set in an appropriate shape such as a rectangle or a meander structure so that a desired resistance value can be obtained. The substrate 21 is exposed outside the resistance element formation region 25.
When the resistance layer 22 is formed in the step (A-2), it is performed as an electroless plating step (a) in which a nickel / phosphorus thin film to be a resistance layer is formed using the above-described electroless nickel / phosphorous plating solution. The patterned resistance layer 22 may be formed by plating the resistance layer 22 on the entire surface of the substrate 21 and then removing unnecessary portions by etching or the like, or plating the resistance layer 22 only on necessary portions on the substrate 21. A forming method may be used.

酸処理工程(b)は、酸処理に用いる酸が導体層23に影響のないものであれば、抵抗層22が形成された後のいつの段階で行ってもよい。基板21上の全面に抵抗層22をめっき形成してからエッチングなどによって不要部を除去する方法の場合は、全面に抵抗層22がめっきされた状態で酸処理を施すと均一に処理ができて好ましい。必要部分にのみ抵抗層22をめっき形成する方法の場合は、導体層23を形成する前の方が、導体層23の材料に関係なく酸処理に用いる酸を自由に選択でき、好ましい。
加熱処理工程(c)を行う場合は、酸処理工程(b)の後であればいつの段階で行ってもよく、工程(B−2)の前に行ってもよいし、工程(B−2)の後に行ってもよい。トリミングを行う場合、トリミング時に発生する熱の影響を抑えるために、加熱処理工程(c)をトリミング工程より前に行うことが好ましい。
The acid treatment step (b) may be performed at any stage after the resistance layer 22 is formed as long as the acid used for the acid treatment does not affect the conductor layer 23. In the case of a method in which the unnecessary layer is removed by etching after the resistance layer 22 is formed on the entire surface of the substrate 21, if the acid treatment is performed in a state where the resistance layer 22 is plated on the entire surface, the processing can be performed uniformly. preferable. In the case of the method in which the resistance layer 22 is formed only on the necessary portion, it is preferable that the acid used for the acid treatment can be freely selected regardless of the material of the conductor layer 23 before the conductor layer 23 is formed.
When the heat treatment step (c) is performed, it may be performed at any stage as long as it is after the acid treatment step (b), may be performed before the step (B-2), or may be performed in the step (B-2). ) May be followed. When trimming is performed, it is preferable to perform the heat treatment step (c) before the trimming step in order to suppress the influence of heat generated during trimming.

基板21の全面に抵抗層22をめっき形成してからエッチングなどによって不要部を除去する方法としては、例えば以下の手順(1a)〜(4a)を順に行うことによって実施することができる(図2参照)。
(1a)基板21の上の全面に抵抗層22を形成する[図2(a)参照]。
(2a)抵抗層22上、抵抗素子形成領域25にレジスト31を形成する[図2(b),図2(b′)参照]。
(3a)レジスト31非形成部分32の抵抗層22をエッチングによって除去する[図2(c),図2(c′)参照]。
(4a)用済みのレジスト31を除去する[図2(d),図2(d′)参照]。
As a method of removing unnecessary portions by etching after forming the resistance layer 22 on the entire surface of the substrate 21, for example, the following steps (1a) to (4a) can be performed in order (FIG. 2). reference).
(1a) A resistance layer 22 is formed on the entire surface of the substrate 21 [see FIG. 2 (a)].
(2a) A resist 31 is formed on the resistance layer 22 in the resistance element formation region 25 [see FIG. 2 (b) and FIG. 2 (b ')].
(3a) The resistance layer 22 of the portion 32 where the resist 31 is not formed is removed by etching [see FIGS. 2 (c) and 2 (c ')].
(4a) The used resist 31 is removed [see FIG. 2 (d) and FIG. 2 (d ')].

基板上の必要部分にのみ抵抗層をめっき形成する第1の方法としては、例えば以下の手順(1b)〜(4b)を順に行うことによって実施することができる(図3参照)。
(1b)基板21の全面にPd触媒処理(図示せず)を施す[図3(a)参照]。
(2b)抵抗素子形成領域25を除く基板21の全面にレジスト33を形成する[図3(b),図3(b′)参照]。
(3b)基板21のレジスト33非形成部分34(すなわち抵抗素子形成領域25)に抵抗層22をめっきにより形成する[図3(c),図3(c′)参照]。
(4b)用済みのレジスト33を除去して、抵抗素子形成領域25以外の部分に基板21を露出させる[図3(d),図3(d′)参照]。
As a first method of plating the resistance layer only on a necessary portion on the substrate, for example, the following procedures (1b) to (4b) can be sequentially performed (see FIG. 3).
(1b) Pd catalyst treatment (not shown) is performed on the entire surface of the substrate 21 [see FIG. 3 (a)].
(2b) A resist 33 is formed on the entire surface of the substrate 21 excluding the resistance element formation region 25 [see FIGS. 3B and 3B '].
(3b) The resistance layer 22 is formed by plating on the resist 33 non-formation portion 34 (that is, the resistance element formation region 25) of the substrate 21 [see FIGS. 3 (c) and 3 (c ')].
(4b) The used resist 33 is removed, and the substrate 21 is exposed to a portion other than the resistance element formation region 25 [see FIGS. 3D and 3D ′].

基板上の必要部分にのみ抵抗層をめっき形成する第2の方法としては、以下の手順(1c)〜(3c)を順に行う方法がある(図示略)。この方法は、Pd触媒が除去された部分にはめっきが析出しない効果を利用したものである。
(1c)基板全面にPd触媒処理を施した後、抵抗素子形成領域にレジストを形成する。
(2c)基板のレジスト非形成部分のPd触媒をPd除去液によって除去した後、用済みのレジストを除去する。この処理により、抵抗素子形成領域にのみPd触媒が残された状態となる。
(3c)基板上に抵抗層をめっきする。この際、基板上のPd触媒除去部分には抵抗層が析出しないので、Pd触媒が残された部分である抵抗素子形成領域にのみ抵抗層がめっき形成される。
As a second method of plating the resistance layer only on a necessary portion on the substrate, there is a method of sequentially performing the following procedures (1c) to (3c) (not shown). This method utilizes the effect that plating is not deposited on the portion where the Pd catalyst has been removed.
(1c) After performing Pd catalyst treatment on the entire surface of the substrate, a resist is formed in the resistance element formation region.
(2c) After removing the Pd catalyst on the non-resist forming portion of the substrate with the Pd removing solution, the used resist is removed. By this treatment, the Pd catalyst is left only in the resistance element formation region.
(3c) A resistance layer is plated on the substrate. At this time, since the resistance layer is not deposited on the Pd catalyst removal portion on the substrate, the resistance layer is plated only in the resistance element forming region where the Pd catalyst is left.

工程(B−2)は、工程(A−2)においてパターニング形成された抵抗層22に接するように設定された素子電極形成領域26に、2つの導体層23を形成する工程である。2つの導体層23を分離するため、抵抗素子形成領域25と重なるように素子電極分離領域27を設定する。
工程(B−2)は、例えば以下の手順(1d)〜(5d)を順に行うことによって実施することができる(図4参照)。
(1d)パターニングされた抵抗層22および露出された基板21の上の全面にPd触媒処理(図示せず)を施す[図4(a)参照]。
(2d)抵抗層22上、素子電極分離領域27にレジスト41を形成する。このとき、基板21が露出された部分および抵抗層22上であって導体層23(素子電極)が形成される部分をレジスト41非形成部分42とする[図4(b),図4(b′)参照]。
(3d)基板21上のレジスト41非形成部分42に導体層23をめっきした後、用済みのレジスト41を除去する[図4(c),図4(c′)参照]。
(4d)素子電極形成領域26上の導体層23および素子電極分離領域27上の抵抗層22の上にレジスト43を形成する[図4(d),図4(d′)参照]。
(5d)レジスト43非形成部分44の導体層23をエッチングなどにより除去したのち、用済みのレジスト43を除去する[図4(e),図4(e′)参照]。
以上により、抵抗素子形成領域25に設けられた抵抗層22と、素子電極形成領域26に設けられた導体層23(素子電極)とからなる抵抗素子28が基板21上に形成される。
なお、図4に示す方法では、導体層23の形成後にレジスト41を除去しているが、その代わりに、このレジスト41を残し、手順(4d)では導体層23およびレジスト41(めっきレジスト)の上にレジスト43(エッチングレジスト)を形成することもできる。この場合、手順(3d)の工程を省略することができる。
The step (B-2) is a step of forming the two conductor layers 23 in the element electrode formation region 26 set so as to be in contact with the resistance layer 22 formed by patterning in the step (A-2). In order to separate the two conductor layers 23, the element electrode separation region 27 is set so as to overlap the resistance element formation region 25.
Step (B-2) can be performed, for example, by sequentially performing the following procedures (1d) to (5d) (see FIG. 4).
(1d) Pd catalyst treatment (not shown) is performed on the entire surface of the patterned resistance layer 22 and the exposed substrate 21 [see FIG. 4A].
(2d) A resist 41 is formed on the resistance layer 22 in the element electrode isolation region 27. At this time, the portion where the substrate 21 is exposed and the portion on the resistance layer 22 where the conductor layer 23 (element electrode) is formed are defined as the resist 41 non-formed portion 42 [FIG. 4B, FIG. ')reference].
(3d) After plating the conductor layer 23 on the portion 41 where the resist 41 is not formed on the substrate 21, the used resist 41 is removed [see FIG. 4 (c), FIG. 4 (c ′)].
(4d) A resist 43 is formed on the conductor layer 23 on the element electrode formation region 26 and the resistance layer 22 on the element electrode isolation region 27 [see FIG. 4 (d), FIG. 4 (d ′)].
(5d) After removing the conductor layer 23 in the resist 44 non-formed portion 44 by etching or the like, the used resist 43 is removed [see FIGS. 4 (e) and 4 (e ')].
As described above, the resistance element 28 including the resistance layer 22 provided in the resistance element formation region 25 and the conductor layer 23 (element electrode) provided in the element electrode formation region 26 is formed on the substrate 21.
In the method shown in FIG. 4, the resist 41 is removed after the formation of the conductor layer 23. Instead, this resist 41 is left, and in the step (4d), the conductor layer 23 and the resist 41 (plating resist) are removed. A resist 43 (etching resist) can be formed thereon. In this case, the step (3d) can be omitted.

工程(B−2)を行う第2の方法としては、以下の手順(1e)〜(5e)を順に行う方法がある(図5参照)。
(1e)パターニングされた抵抗層22および露出された基板21の上の全面にシード層24を形成する。このシード層24は、導電性材料であればよく、無電解めっきで形成される銅、銀、ニッケルなどが好ましい[図5(a)参照]。
(2e)素子電極形成領域26を除き、シード層24の上にレジスト51を形成する[図5(b),図5(b′)参照]。
(3e)レジスト51非形成部分52に導体層23をめっき形成する[図5(c),図5(c′)参照]。
(4e)用済みのレジスト51を除去する。これにより、素子電極形成領域26にのみ導体層23を形成することができる[図5(d),図5(d′)参照]。
(5e)導体層23の下に保護されたシード層24を除き、余分なシード層24をエッチングで除去する[図5(e),図5(e′)参照]。シード層24は導電性材料からなるので、導体層23と一体化して素子電極となる。また、素子電極分離領域27において抵抗層22上の余分なシード層24が除去されるので、シード層24による導体層23間の短絡は起こらない。
以上により、抵抗素子形成領域25に設けられた抵抗層22と、素子電極形成領域26に設けられた導体層23(素子電極)とからなる抵抗素子28が基板21上に形成される。
As a 2nd method of performing a process (B-2), there exists the method of performing the following procedures (1e)-(5e) in order (refer FIG. 5).
(1e) A seed layer 24 is formed on the entire surface of the patterned resistance layer 22 and the exposed substrate 21. The seed layer 24 may be any conductive material, and is preferably copper, silver, nickel, or the like formed by electroless plating [see FIG. 5A].
(2e) A resist 51 is formed on the seed layer 24 except for the element electrode formation region 26 [see FIGS. 5B and 5B '].
(3e) The conductor layer 23 is formed by plating on the portion 52 where the resist 51 is not formed [see FIGS. 5 (c) and 5 (c ')].
(4e) The used resist 51 is removed. Thereby, the conductor layer 23 can be formed only in the element electrode formation region 26 [see FIG. 5 (d), FIG. 5 (d ')].
(5e) Excluding the seed layer 24 protected under the conductor layer 23, the excess seed layer 24 is removed by etching [see FIGS. 5 (e) and 5 (e ')]. Since the seed layer 24 is made of a conductive material, it is integrated with the conductor layer 23 to form an element electrode. In addition, since the excess seed layer 24 on the resistance layer 22 is removed in the element electrode isolation region 27, a short circuit between the conductor layers 23 due to the seed layer 24 does not occur.
As described above, the resistance element 28 including the resistance layer 22 provided in the resistance element formation region 25 and the conductor layer 23 (element electrode) provided in the element electrode formation region 26 is formed on the substrate 21.

以上説明したような抵抗素子の製造方法によれば、加熱環境下に置かれた場合であっても高い電気抵抗特性を発現し、かつ小さなサイズで高精度に形成できる抵抗素子を得ることができる。
なお、図5に示す方法では、手順(5e)におけるシード層24の除去の際に、シード層24は除去されるが抵抗層22は侵されない条件で処理(エッチング)をしなくてはならない。図5に示す方法は、図4に示す方法よりも工程は少なくて済むが、シード層24を除去するための条件設定が難しいので、導体層23のエッチングの際に抵抗層22をレジスト43で覆って保護する図4に示す方法の方が好ましい。なお、図5に示す方法では、図4に示す方法よりも微細な配線の形成に対応することができる。
According to the method for manufacturing a resistance element as described above, it is possible to obtain a resistance element that exhibits high electrical resistance characteristics even when placed in a heating environment, and can be formed with high accuracy in a small size. .
In the method shown in FIG. 5, when removing the seed layer 24 in the step (5e), the seed layer 24 must be removed but the resistance layer 22 should not be affected (etching). The method shown in FIG. 5 requires fewer steps than the method shown in FIG. 4, but it is difficult to set conditions for removing the seed layer 24, so that the resistance layer 22 is replaced with a resist 43 when the conductor layer 23 is etched. The method shown in FIG. 4 for covering and protecting is preferred. Note that the method shown in FIG. 5 can cope with the formation of finer wiring than the method shown in FIG.

以下、本発明の実施例および比較例を説明する。
下記の実施例および比較例において、抵抗層のシート抵抗値は、4端針法(三菱化学株式会社製 Loresta MPMCP−T350)により測定したものである。
Examples of the present invention and comparative examples will be described below.
In the following Examples and Comparative Examples, the sheet resistance value of the resistance layer is measured by a four-end needle method (Loresta MPMCP-T350 manufactured by Mitsubishi Chemical Corporation).

[実施例1]
下記の組成の無電解ニッケル・リンめっき液を調製した。
・硫酸ニッケル六水和物 26g/L
・ジエチレントリアミン(錯化剤) 0.27mol/L
・次亜リン酸ナトリウム一水和物 30g/L
・硝酸鉛 1mg/L
・イオン交換水 残量
[Example 1]
An electroless nickel / phosphorous plating solution having the following composition was prepared.
・ Nickel sulfate hexahydrate 26g / L
・ Diethylenetriamine (complexing agent) 0.27 mol / L
・ Sodium hypophosphite monohydrate 30g / L
・ Lead nitrate 1mg / L
・ Ion exchange water remaining

上記のめっき液を用いて浴温度80℃、pH6.0の条件でビスマレイミドトリアジン樹脂(BT樹脂)からなる厚さ0.4mmの基板1上に厚さ0.5μmのニッケル・リン薄膜からなる抵抗層2を全面に形成した[工程(A−1)および図1(a)参照]。
得られた抵抗層2の無電解めっき直後のシート抵抗値を測定したところ、200Ω/□であった。
A nickel / phosphorous thin film having a thickness of 0.5 μm is formed on a substrate 1 having a thickness of 0.4 mm made of a bismaleimide triazine resin (BT resin) under the conditions of a bath temperature of 80 ° C. and a pH of 6.0 using the above plating solution. The resistance layer 2 was formed on the entire surface [see step (A-1) and FIG. 1 (a)].
When the sheet resistance value immediately after the electroless plating of the obtained resistance layer 2 was measured, it was 200Ω / □.

試薬1級硝酸を用いて濃度5体積%の硝酸水溶液を調製した。前記抵抗層2を全面に有するBT樹脂基板1を前記硝酸水溶液に室温で10分間浸漬し、酸処理を行った。
酸処理後の抵抗層2のシート抵抗値を測定したところ、50467Ω/□であった。
An aqueous nitric acid solution having a concentration of 5% by volume was prepared using reagent grade nitric acid. The BT resin substrate 1 having the resistance layer 2 on the entire surface was immersed in the nitric acid aqueous solution at room temperature for 10 minutes to perform acid treatment.
When the sheet resistance value of the resistance layer 2 after the acid treatment was measured, it was 50467Ω / □.

酸処理後、めっき膜を安定化させるために、抵抗層2に200℃、30分間の加熱処理を施した。加熱処理後の抵抗層2のシート抵抗値を測定したところ、170383Ω/□であった。
酸処理および加熱処理を施した抵抗層2上に、無電解銅プロセス(シプレイ・ファーイースト CU POSIT)で0.3μmほどめっきし、さらに電解銅めっきで10μmほどめっきし、導体層3を形成した[工程(B−1)の手順(1)および図1(b)参照]。
After the acid treatment, the resistance layer 2 was subjected to a heat treatment at 200 ° C. for 30 minutes in order to stabilize the plating film. The sheet resistance value of the resistance layer 2 after the heat treatment was measured and found to be 170383 Ω / □.
On the resistance layer 2 subjected to the acid treatment and the heat treatment, about 0.3 μm was plated by an electroless copper process (Shipley Far East CU POSIT), and further about 10 μm was plated by electrolytic copper plating to form a conductor layer 3. [Refer to procedure (1) of process (B-1) and Drawing 1 (b)].

導体層3の上にネガ型ドライフィルムレジスト11(日立化成工業株式会社製、RY−3215)をラミネートした。次に、ネガパターン(図示略)を通してレジスト11に露光を与え、紫外線により選択的に露光した。ネガパターンは、抵抗素子形成領域5のレジスト11が露光されるようにデザインした。レジスト11の非露光部は、現像液(1%炭酸ナトリウム水溶液)を用いて温度30℃で除去した[工程(B−1)の手順(2)および図1(c),図1(c′)参照]。   A negative dry film resist 11 (manufactured by Hitachi Chemical Co., Ltd., RY-3215) was laminated on the conductor layer 3. Next, the resist 11 was exposed through a negative pattern (not shown) and selectively exposed with ultraviolet rays. The negative pattern was designed so that the resist 11 in the resistance element formation region 5 was exposed. The non-exposed portion of the resist 11 was removed at a temperature of 30 ° C. using a developing solution (1% aqueous sodium carbonate solution) [Procedure (2) in step (B-1), FIG. 1 (c), FIG. )reference].

レジスト11非形成部分12に露出した導体層3を、塩化鉄(III)溶液を用いて65℃でエッチング除去した後に、露出した抵抗層2を硫酸銅―硫酸溶液(硫酸銅250g/L、硫酸5ml/L)を用いて90℃でエッチング除去した。次に、剥離液(5%水酸化ナトリウム水溶液)を用いて用済みのレジスト11を除去した。これにより、導体層3および抵抗層2からなる配線パターン4を抵抗素子形成領域5に形成した[工程(B−1)の手順(3)および図1(d),図1(d′)参照]。   The conductive layer 3 exposed in the portion 11 where the resist 11 is not formed is etched away at 65 ° C. using an iron (III) chloride solution, and then the exposed resistance layer 2 is removed from a copper sulfate-sulfuric acid solution (copper sulfate 250 g / L, sulfuric acid). 5 ml / L) and etched away at 90 ° C. Next, the used resist 11 was removed using a stripping solution (5% aqueous sodium hydroxide solution). As a result, a wiring pattern 4 composed of the conductor layer 3 and the resistance layer 2 was formed in the resistance element formation region 5 [see step (B-1) in step (3), FIG. 1 (d), and FIG. 1 (d ′). ].

導体層3および露出した基板1の上にネガ型ドライフィルムレジスト13(日立化成工業株式会社製、RY−3215)をラミネートした。次に、ネガパターン(図示略)を通してレジスト13に露光を与え、紫外線により選択的に露光した。ネガパターンは、素子電極分離領域7を除く領域でレジスト13が露光されるようにデザインした。レジスト13の非露光部は、現像液(1%炭酸ナトリウム水溶液)を用いて温度30℃で除去した[工程(C−1)の手順(1)および図1(e),図1(e′)参照]。   A negative dry film resist 13 (manufactured by Hitachi Chemical Co., Ltd., RY-3215) was laminated on the conductor layer 3 and the exposed substrate 1. Next, the resist 13 was exposed through a negative pattern (not shown) and selectively exposed with ultraviolet rays. The negative pattern was designed such that the resist 13 was exposed in a region excluding the device electrode isolation region 7. The non-exposed portion of the resist 13 was removed at a temperature of 30 ° C. using a developer (1% aqueous sodium carbonate solution) [Procedure (1) in step (C-1) and FIGS. 1 (e) and 1 (e ′)]. )reference].

アルカリ性エッチング液(メルテックス株式会社製「Aプロセス」)を用いてレジスト13非形成部分14(すなわち素子電極分離領域7)の導体層3をエッチング除去した。次に、剥離液(5%水酸化ナトリウム水溶液)を用いて用済みのレジスト13を除去した[工程(C−1)の手順(2)および図1(f),図1(f′)参照]。
以上により、抵抗層2とこの抵抗層2に接して形成された2つの導体層3(素子電極)を有する抵抗素子8を基板1上に製造した。
得られた抵抗素子8は、加熱環境下に置かれた場合であっても高い電気抵抗特性を発現し、熱安定性の優れるものであった。
The conductive layer 3 in the resist 13 non-formed portion 14 (that is, the element electrode separation region 7) was removed by etching using an alkaline etching solution (“A process” manufactured by Meltex Co., Ltd.). Next, the used resist 13 was removed using a stripping solution (5% aqueous sodium hydroxide solution) [see step (C-1) in step (2), FIG. 1 (f), and FIG. 1 (f ′)]. ].
Thus, the resistance element 8 having the resistance layer 2 and the two conductor layers 3 (element electrodes) formed in contact with the resistance layer 2 was manufactured on the substrate 1.
The obtained resistance element 8 exhibited high electrical resistance characteristics even when placed in a heating environment, and was excellent in thermal stability.

[実施例2]
下記の組成の無電解ニッケル・リンめっき液を調製した。
・硫酸ニッケル六水和物 26g/L
・L−グルタミン酸ナトリウム(錯化剤) 0.4mol/L
・次亜リン酸ナトリウム一水和物 30g/L
・硝酸鉛 1mg/L
・イオン交換水 残量
[Example 2]
An electroless nickel / phosphorous plating solution having the following composition was prepared.
・ Nickel sulfate hexahydrate 26g / L
・ Sodium L-glutamate (complexing agent) 0.4 mol / L
・ Sodium hypophosphite monohydrate 30g / L
・ Lead nitrate 1mg / L
・ Ion exchange water remaining

上記のめっき液を用いて浴温度90℃、pH5.8の条件でビスマレイミドトリアジン樹脂(BT樹脂)からなる厚さ0.4mmの基板21上に厚さ1.0μmのニッケル・リン薄膜からなる抵抗層22を全面に形成した[工程(A−2)の手順(1a)および図2(a)参照]。
得られた抵抗層22の無電解めっき直後のシート抵抗値を測定したところ、31Ω/□であった。
A nickel / phosphorous thin film having a thickness of 1.0 μm is formed on a substrate 21 having a thickness of 0.4 mm made of a bismaleimide triazine resin (BT resin) using the above plating solution under conditions of a bath temperature of 90 ° C. and a pH of 5.8. The resistance layer 22 was formed on the entire surface [see step (A-2), step (1a) and FIG. 2 (a)].
When the sheet resistance value immediately after electroless plating of the obtained resistance layer 22 was measured, it was 31Ω / □.

試薬1級硝酸を用いて濃度5体積%の硝酸水溶液を調製した。前記抵抗層22が全面に形成されたBT樹脂基板21を前記硝酸水溶液に室温で10分間浸漬し、酸処理を行った。
酸処理後の抵抗層22のシート抵抗値を測定したところ、88640Ω/□であった。
酸処理後、めっき膜を安定化させるために、抵抗層22に200℃、30分間の加熱処理を施した。加熱処理後の抵抗層22のシート抵抗値を測定したところ、70300Ω/□であった。
An aqueous nitric acid solution having a concentration of 5% by volume was prepared using reagent grade nitric acid. The BT resin substrate 21 having the resistance layer 22 formed on the entire surface was immersed in the nitric acid aqueous solution at room temperature for 10 minutes to perform acid treatment.
When the sheet resistance value of the resistance layer 22 after the acid treatment was measured, it was 88640Ω / □.
After the acid treatment, in order to stabilize the plating film, the resistance layer 22 was subjected to a heat treatment at 200 ° C. for 30 minutes. It was 70300 ohm / square when the sheet resistance value of the resistance layer 22 after heat processing was measured.

酸処理および加熱処理を施した抵抗層22の上に、ネガ型ドライフィルムレジスト31(日立化成工業株式会社製、RY−3215)をラミネートした。次いで、ネガパターン(図示略)を通して紫外線を照射し、前記レジスト31を選択的に露光した。ネガパターンは所望の抵抗素子形成領域25を除くレジスト31が露光されるようにデザインした。露光後、現像液(1%炭酸ナトリウム水溶液)を用いて温度30℃、60秒ディップにてレジスト31の非露光部を除去した。露光部にレジスト31が残り、抵抗素子形成領域25を覆うパターン状のレジスト31を得た[工程(A−2)の手順(2a)および図2(b),図2(b′)参照]。   On the resistance layer 22 subjected to the acid treatment and the heat treatment, a negative dry film resist 31 (manufactured by Hitachi Chemical Co., Ltd., RY-3215) was laminated. Subsequently, the resist 31 was selectively exposed by irradiating ultraviolet rays through a negative pattern (not shown). The negative pattern was designed so that the resist 31 except the desired resistance element formation region 25 was exposed. After the exposure, the non-exposed portion of the resist 31 was removed using a developer (1% aqueous sodium carbonate solution) at a temperature of 30 ° C. for 60 seconds. The resist 31 remained in the exposed portion, and a patterned resist 31 covering the resistance element forming region 25 was obtained [see step (A-2), step (2a), FIG. 2 (b), FIG. 2 (b ')] .

レジスト31非形成部分32の抵抗層22を硫酸銅―硫酸溶液(硫酸銅250g/L、硫酸5ml/L)を用いて90℃でエッチング除去し、抵抗素子形成領域25の外側に基板21を露出させた[工程(A−2)の手順(3a)および図2(c),図2(c′)参照]。
次に、剥離液(5%水酸化ナトリウム水溶液)を用いて用済みのレジスト31を除去した。以上により、基板21上の抵抗素子形成領域25にパターニングされた抵抗層22を形成した[工程(A−2)の手順(4a)および図2(d),図2(d′)参照]。
The resistance layer 22 of the resist 31 non-formation portion 32 is removed by etching at 90 ° C. using a copper sulfate-sulfuric acid solution (copper sulfate 250 g / L, sulfuric acid 5 ml / L) to expose the substrate 21 outside the resistance element formation region 25. [See step (A-2), step (3a), FIG. 2 (c), FIG. 2 (c ′)].
Next, the used resist 31 was removed using a stripping solution (5% aqueous sodium hydroxide solution). Thus, the patterned resistance layer 22 was formed in the resistance element formation region 25 on the substrate 21 [see step (A-2), step (4a), FIG. 2 (d), and FIG. 2 (d ')].

パターニングされた抵抗層22を有する基板21の全面にPd触媒(図示略)を付与した[工程(B−2)の手順(1d)および図4(a)参照]。この上に、ネガ型ドライフィルムレジスト41(日立化成工業株式会社製、RY−3215)をラミネートした。次いで、ネガパターン(図示略)を通して紫外線を照射し、前記レジスト41を選択的に露光した。ネガパターンは、前記パターニングされた抵抗層22の上のレジスト41が露光されるようにデザインした。露光後、現像液(1%炭酸ナトリウム水溶液)を用いて温度30℃、60秒ディップにてレジスト41の非露光部を除去した。露光部にレジストが残り、素子電極分離領域27を覆うパターン状のレジスト41を得た[工程(B−2)の手順(2d)および図4(b)参照]。   A Pd catalyst (not shown) was applied to the entire surface of the substrate 21 having the patterned resistance layer 22 [see step (B-2) procedure (1d) and FIG. 4 (a)]. A negative dry film resist 41 (manufactured by Hitachi Chemical Co., Ltd., RY-3215) was laminated thereon. Subsequently, the resist 41 was selectively exposed by irradiating ultraviolet rays through a negative pattern (not shown). The negative pattern was designed such that the resist 41 on the patterned resistance layer 22 was exposed. After the exposure, the unexposed portion of the resist 41 was removed using a developer (1% aqueous sodium carbonate solution) at a temperature of 30 ° C. for 60 seconds. The resist remained in the exposed portion, and a patterned resist 41 covering the device electrode isolation region 27 was obtained [see step (2d) in step (B-2) and FIG. 4 (b)].

レジスト41非形成部分42に無電解銅めっき液(メルテックス株式会社製、CU−390)を用いて0.3μmほどめっきし、さらに電解銅めっきで10μmほどめっきして、導体層23とした。剥離液(5%水酸化ナトリウム水溶液)を用いて用済みのレジスト41を除去した[工程(B−2)の手順(3d)および図4(c)参照]。   About 0.3 μm was plated on the resist 42 non-formed part 42 using an electroless copper plating solution (manufactured by Meltex Co., Ltd., CU-390), and further plated by electrolytic copper plating to about 10 μm to form a conductor layer 23. The used resist 41 was removed using a stripping solution (5% aqueous sodium hydroxide solution) [see step (B-2), procedure (3d) and FIG. 4 (c)].

抵抗層22および導体層23の上にネガ型ドライフィルムレジスト43(日立化成工業株式会社製、RY−3215)をラミネートした。次いで、ネガパターン(図示略)を通して紫外線を照射し、前記レジスト43を選択的に露光した。抵抗層22に接して導体層23が2箇所に分離されるように素子電極形成領域26を設定し、ネガパターンは、素子電極形成領域26および素子電極分離領域27上のレジスト43が露光されるようにデザインした。露光後、温度30℃にて現像液(1%炭酸ナトリウム水溶液)を用いてレジスト43の非露光部を除去した。これにより、素子電極分離領域27に露出された抵抗層22ならびに素子電極形成領域26の導体層23を保護するようにレジスト43をパターニングした[工程(B−2)の手順(4d)および図4(d)参照]。   A negative dry film resist 43 (manufactured by Hitachi Chemical Co., Ltd., RY-3215) was laminated on the resistance layer 22 and the conductor layer 23. Subsequently, the resist 43 was selectively exposed by irradiating ultraviolet rays through a negative pattern (not shown). The element electrode formation region 26 is set so that the conductor layer 23 is separated into two portions in contact with the resistance layer 22, and the resist 43 on the element electrode formation region 26 and the element electrode separation region 27 is exposed in the negative pattern. Designed as follows. After the exposure, the non-exposed portion of the resist 43 was removed using a developer (1% aqueous sodium carbonate solution) at a temperature of 30 ° C. Thus, the resist 43 was patterned so as to protect the resistance layer 22 exposed in the element electrode isolation region 27 and the conductor layer 23 in the element electrode formation region 26 [Procedure (4d) in step (B-2) and FIG. (See (d)).

レジスト43非形成部分44の導体層23を塩化鉄(III)溶液を用いて65℃でエッチング除去し、素子電極形成領域26に残した導体層23により素子電極を形成した。次に、剥離液(5%水酸化ナトリウム水溶液)を用いて用済みのレジスト43を除去した[工程(B−2)の手順(5d)および図4(e)参照]。
以上により、抵抗層22とこの抵抗層22に接して形成された2つの導体層23(素子電極)を有する抵抗素子28を基板21上に製造した。
得られた抵抗素子は、加熱環境下に置かれた場合であっても高い電気抵抗特性を発現し、熱安定性の優れるものであった。
The conductor layer 23 of the resist 43 non-formed portion 44 was removed by etching at 65 ° C. using an iron (III) chloride solution, and an element electrode was formed by the conductor layer 23 left in the element electrode formation region 26. Next, the used resist 43 was removed using a stripping solution (5% aqueous sodium hydroxide) [see step (B-2) in step (5d) and FIG. 4 (e)].
Thus, the resistance element 28 having the resistance layer 22 and the two conductor layers 23 (element electrodes) formed in contact with the resistance layer 22 was manufactured on the substrate 21.
The obtained resistance element exhibited high electrical resistance characteristics even when placed in a heating environment, and was excellent in thermal stability.

[比較例1]
下記の組成の無電解ニッケル・リンめっき液を調製した。
・硫酸ニッケル六水和物 26g/L
・クエン酸ナトリウム(錯化剤) 0.2mol/L
・次亜リン酸ナトリウム一水和物 30g/L
・硝酸鉛 1mg/L
・イオン交換水 残量
[Comparative Example 1]
An electroless nickel / phosphorous plating solution having the following composition was prepared.
・ Nickel sulfate hexahydrate 26g / L
・ Sodium citrate (complexing agent) 0.2 mol / L
・ Sodium hypophosphite monohydrate 30g / L
・ Lead nitrate 1mg / L
・ Ion exchange water remaining

上記のめっき液を用いて浴温度85℃、pH6.0の条件でビスマレイミドトリアジン樹脂(BT樹脂)からなる厚さ0.4mmの基板上に厚さ1.0μmのニッケル・リン薄膜からなる抵抗層を全面に形成した。
得られた抵抗層の無電解めっき直後のシート抵抗値を測定したところ、4.5Ω/□であった。
Resistance comprising a nickel / phosphorus thin film having a thickness of 1.0 μm on a 0.4 mm thick substrate made of a bismaleimide triazine resin (BT resin) under the conditions of a bath temperature of 85 ° C. and a pH of 6.0 using the above plating solution. A layer was formed on the entire surface.
When the sheet resistance value immediately after electroless plating of the obtained resistance layer was measured, it was 4.5Ω / □.

試薬1級硝酸を用いて濃度5体積%の硝酸水溶液を調製した。前記抵抗層を全面に有するBT樹脂基板を前記硝酸水溶液に室温で10分間浸漬し、酸処理を行った。
酸処理後の抵抗層のシート抵抗値を測定したところ、4.2Ω/□であった。
An aqueous nitric acid solution having a concentration of 5% by volume was prepared using reagent grade nitric acid. The BT resin substrate having the resistance layer on the entire surface was immersed in the aqueous nitric acid solution at room temperature for 10 minutes for acid treatment.
When the sheet resistance value of the resistance layer after the acid treatment was measured, it was 4.2Ω / □.

酸処理後、抵抗層に200℃、30分間の加熱処理を施した。
加熱処理後の抵抗層のシート抵抗値を測定したところ、4.1Ω/□であった。
実施例1と同様にして、抵抗層および2つの導体層(素子電極)を有する抵抗素子を製造した。アミノ基含有化合物でない錯化剤を用いて製造した抵抗素子は、電気抵抗特性に劣るものであった。
After the acid treatment, the resistance layer was subjected to a heat treatment at 200 ° C. for 30 minutes.
When the sheet resistance value of the resistance layer after the heat treatment was measured, it was 4.1 Ω / □.
In the same manner as in Example 1, a resistance element having a resistance layer and two conductor layers (element electrodes) was manufactured. A resistance element manufactured using a complexing agent that is not an amino group-containing compound has poor electrical resistance characteristics.

本発明は、例えばプリント配線板に内蔵される抵抗素子として利用することができる。   The present invention can be used, for example, as a resistance element built in a printed wiring board.

本発明の抵抗素子の製造方法において、工程(A−1)、(B−1)、(C−1)を実施する方法の一例を説明する工程図である。In the manufacturing method of the resistance element of this invention, it is process drawing explaining an example of the method of implementing process (A-1), (B-1), (C-1). 本発明の抵抗素子の製造方法において、工程(A−2)を行う方法の一例を説明する工程図である。It is process drawing explaining an example of the method of performing a process (A-2) in the manufacturing method of the resistive element of this invention. 本発明の抵抗素子の製造方法において、工程(A−2)を行う方法の他の例を説明する工程図である。It is process drawing explaining the other example of the method of performing a process (A-2) in the manufacturing method of the resistive element of this invention. 本発明の抵抗素子の製造方法において、工程(B−2)を行う方法の一例を説明する工程図である。In the manufacturing method of the resistance element of this invention, it is process drawing explaining an example of the method of performing a process (B-2). 本発明の抵抗素子の製造方法において、工程(B−2)を行う方法の他の例を説明する工程図である。It is process drawing explaining the other example of the method of performing a process (B-2) in the manufacturing method of the resistive element of this invention.

符号の説明Explanation of symbols

1,21…基板、2,22…抵抗層、3,23…導体層、4…配線パターン、8,28…抵抗素子。 DESCRIPTION OF SYMBOLS 1,21 ... Board | substrate, 2,22 ... Resistance layer, 3,23 ... Conductor layer, 4 ... Wiring pattern, 8, 28 ... Resistance element.

Claims (9)

素子電極および抵抗層を具備する抵抗素子の製造方法において、
(a)ニッケル塩、還元剤およびアミノ基含有化合物(ただしアミノ基は、−NHおよび/または>NH)である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗層を成膜する無電解めっき工程、
(b)前記抵抗層に酸処理を施す酸処理工程、
を具備することを特徴とする抵抗素子の製造方法。
In a method for manufacturing a resistance element including an element electrode and a resistance layer,
(A) Electroless plating method using an electroless nickel / phosphorous plating solution containing a complexing agent which is a nickel salt, a reducing agent and an amino group-containing compound (wherein the amino group is —NH 2 and / or> NH) An electroless plating process for forming a resistance layer on the substrate by
(B) an acid treatment step of subjecting the resistance layer to an acid treatment;
A method of manufacturing a resistance element, comprising:
前記酸処理工程(b)の後に、(c)前記抵抗層に加熱処理を施す加熱処理工程を行うことを特徴とする請求項1に記載の抵抗素子の製造方法。   2. The method of manufacturing a resistance element according to claim 1, wherein after the acid treatment step (b), (c) a heat treatment step of performing a heat treatment on the resistance layer is performed. 前記加熱処理(c)は、100〜850℃の範囲内で行うことを特徴とする請求項2に記載の抵抗素子の製造方法。   The method of manufacturing a resistance element according to claim 2, wherein the heat treatment (c) is performed within a range of 100 to 850 ° C. 前記抵抗層の200℃におけるシート抵抗値が20Ω/□以上であることを特徴とする請求項1乃至3のいずれかに記載の抵抗素子の製造方法。   4. The method of manufacturing a resistance element according to claim 1, wherein the resistance layer has a sheet resistance value at 200 ° C. of 20 Ω / □ or more. 素子電極および抵抗層を具備する抵抗素子の製造方法において、
(A−1)基板の全面に抵抗層をめっきによって形成する工程、
(B−1)前記基板上に導体層を形成した後に前記抵抗層および導体層からなる配線パターンを形成する工程、
(C−1)前記導体層の所定の部分をエッチングし、該導体層の下の抵抗層を露出させる工程、
を具備し、前記抵抗層の形成工程が、
(a)ニッケル塩、還元剤およびアミノ基含有化合物(ただしアミノ基は、−NHおよび/または>NH)である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗層を成膜する無電解めっき工程、
(b)前記抵抗層に酸処理を施す酸処理工程、
を具備することを特徴とする抵抗素子の製造方法。
In a method for manufacturing a resistance element including an element electrode and a resistance layer,
(A-1) forming a resistance layer on the entire surface of the substrate by plating;
(B-1) forming a wiring pattern comprising the resistance layer and the conductor layer after forming a conductor layer on the substrate;
(C-1) etching a predetermined portion of the conductor layer to expose a resistance layer under the conductor layer;
Comprising the step of forming the resistance layer,
(A) Electroless plating method using an electroless nickel / phosphorous plating solution containing a complexing agent which is a nickel salt, a reducing agent and an amino group-containing compound (wherein the amino group is —NH 2 and / or> NH) An electroless plating process for forming a resistance layer on the substrate by
(B) an acid treatment step of subjecting the resistance layer to an acid treatment;
A method of manufacturing a resistance element, comprising:
前記酸処理工程(b)の後に、(c)前記抵抗層に加熱処理を施す加熱処理工程を行うことを特徴とする請求項5に記載の抵抗素子の製造方法。   6. The method of manufacturing a resistance element according to claim 5, wherein after the acid treatment step (b), (c) a heat treatment step of performing a heat treatment on the resistance layer is performed. 素子電極および抵抗層を具備する抵抗素子の製造方法において、
(A−2)基板上にパターニングされた抵抗層を形成する工程、
(B−2)前記基板上に導体層を形成する工程、
を具備し、前記抵抗層の形成工程が、
(a)ニッケル塩、還元剤およびアミノ基含有化合物(ただしアミノ基は、−NHおよび/または>NH)である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗層を成膜する無電解めっき工程、
(b)前記抵抗層に酸処理を施す酸処理工程、
を具備することを特徴とする抵抗素子の製造方法。
In a method for manufacturing a resistance element including an element electrode and a resistance layer,
(A-2) forming a patterned resistance layer on the substrate;
(B-2) forming a conductor layer on the substrate;
Comprising the step of forming the resistance layer,
(A) Electroless plating method using an electroless nickel / phosphorous plating solution containing a complexing agent which is a nickel salt, a reducing agent and an amino group-containing compound (wherein the amino group is —NH 2 and / or> NH) An electroless plating process for forming a resistance layer on the substrate by
(B) an acid treatment step of subjecting the resistance layer to an acid treatment;
A method of manufacturing a resistance element, comprising:
前記酸処理工程(b)の後に、(c)前記抵抗層に加熱処理を施す加熱処理工程を行うことを特徴とする請求項7に記載の抵抗素子の製造方法。   The method of manufacturing a resistance element according to claim 7, wherein after the acid treatment step (b), (c) a heat treatment step of performing a heat treatment on the resistance layer is performed. 素子電極および抵抗層を具備する抵抗素子の製造方法において、
(a)ニッケル塩、還元剤およびアミノ基含有化合物(ただしアミノ基は、−NHおよび/または>NH)である錯化剤を含有する無電解ニッケル・リンめっき液を用いて無電解めっき法により基板上に抵抗層を成膜する無電解めっき工程、
(b)前記抵抗層に酸処理を施す酸処理工程、
を具備する工程によって形成されたことを特徴とする抵抗素子。
In a method for manufacturing a resistance element including an element electrode and a resistance layer,
(A) Electroless plating method using an electroless nickel / phosphorous plating solution containing a complexing agent which is a nickel salt, a reducing agent and an amino group-containing compound (wherein the amino group is —NH 2 and / or> NH) An electroless plating process for forming a resistance layer on the substrate by
(B) an acid treatment step of subjecting the resistance layer to an acid treatment;
A resistance element formed by a process comprising:
JP2004308539A 2004-10-22 2004-10-22 Resistance element and manufacturing method therefor Pending JP2006120942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004308539A JP2006120942A (en) 2004-10-22 2004-10-22 Resistance element and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004308539A JP2006120942A (en) 2004-10-22 2004-10-22 Resistance element and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2006120942A true JP2006120942A (en) 2006-05-11

Family

ID=36538522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004308539A Pending JP2006120942A (en) 2004-10-22 2004-10-22 Resistance element and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2006120942A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243766A (en) * 2010-05-19 2011-12-01 National Institute Of Advanced Industrial & Technology Highly stable resistor and manufacturing method thereof
JP2022145501A (en) * 2021-03-19 2022-10-04 禾伸堂企業股▲ふん▼有限公司 High power resistor and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381904A (en) * 1986-09-26 1988-04-12 日立化成工業株式会社 Manufacture of resistance circuit board
JPH0633255A (en) * 1992-07-14 1994-02-08 Toyota Central Res & Dev Lab Inc Electroless plating bath
JPH09228061A (en) * 1996-02-23 1997-09-02 Univ Waseda Nickel-photsphorus thin film and electroless nickel-phosphorus plating liquid
JP2005248225A (en) * 2004-03-02 2005-09-15 Meltex Inc Thin high resistance nickel-phosphorus film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381904A (en) * 1986-09-26 1988-04-12 日立化成工業株式会社 Manufacture of resistance circuit board
JPH0633255A (en) * 1992-07-14 1994-02-08 Toyota Central Res & Dev Lab Inc Electroless plating bath
JPH09228061A (en) * 1996-02-23 1997-09-02 Univ Waseda Nickel-photsphorus thin film and electroless nickel-phosphorus plating liquid
JP2005248225A (en) * 2004-03-02 2005-09-15 Meltex Inc Thin high resistance nickel-phosphorus film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243766A (en) * 2010-05-19 2011-12-01 National Institute Of Advanced Industrial & Technology Highly stable resistor and manufacturing method thereof
JP2022145501A (en) * 2021-03-19 2022-10-04 禾伸堂企業股▲ふん▼有限公司 High power resistor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6709803B2 (en) Process for producing printed wiring board
JPH0748584B2 (en) Printed circuit and its manufacturing method
JP2004502304A (en) Manufacturing process of printed circuit board including resistor to be plated
TW201025529A (en) Substrate structure and manufacturing method thereof
KR20140035701A (en) Method fo forming au thin-film and printed circuit board
KR20110038457A (en) A metal layer structure comprising electroless ni plating layer and a fabricating method the same
US6585904B2 (en) Method for the manufacture of printed circuit boards with plated resistors
JP2007067035A (en) Resistive element and its manufacturing method
CN100424226C (en) Method for electroless metalisation of polymer substrate
JP2008053682A (en) Method for manufacturing polyimide wiring board
JP2006120942A (en) Resistance element and manufacturing method therefor
KR101555014B1 (en) Printed circuit board for forming fine wiring and method for manufacturing the same
JP5672106B2 (en) Wiring board and method of manufacturing wiring board
JP2007288011A (en) Method for manufacturing polyimide wiring substrate
TW201334646A (en) The printed circuit board and the method for manufacturing the same
CN110537393B (en) Conductive substrate and method for manufacturing conductive substrate
JP2004107734A (en) Electronic component and its plating process
JP2007100134A (en) Inorganic thin film pattern forming method
JP4507780B2 (en) Manufacturing method of printed wiring board with built-in resistor
JP2004332036A (en) Electroless plating method
JP4577156B2 (en) Electroless nickel plating bath and electroless plating method using the same
JP2009278017A (en) Printed wiring board and method of manufacturing the same
KR100992490B1 (en) Forming method of embedded resistor
JP4792761B2 (en) Method for forming resistance element
JP2005240127A (en) Resistance element and printing circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726