KR100992490B1 - Forming method of embedded resistor - Google Patents

Forming method of embedded resistor Download PDF

Info

Publication number
KR100992490B1
KR100992490B1 KR1020080050698A KR20080050698A KR100992490B1 KR 100992490 B1 KR100992490 B1 KR 100992490B1 KR 1020080050698 A KR1020080050698 A KR 1020080050698A KR 20080050698 A KR20080050698 A KR 20080050698A KR 100992490 B1 KR100992490 B1 KR 100992490B1
Authority
KR
South Korea
Prior art keywords
layer
gold
forming
resistor
embedded
Prior art date
Application number
KR1020080050698A
Other languages
Korean (ko)
Other versions
KR20090124461A (en
Inventor
김창수
김대훈
임철홍
정경상
Original Assignee
주식회사 코리아써키트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코리아써키트 filed Critical 주식회사 코리아써키트
Priority to KR1020080050698A priority Critical patent/KR100992490B1/en
Publication of KR20090124461A publication Critical patent/KR20090124461A/en
Application granted granted Critical
Publication of KR100992490B1 publication Critical patent/KR100992490B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Abstract

본 발명은 임베디드 레지스터 형성방법에 관한 것으로, 보다 구체적으로는 베이스기판 위에 절연필름, 레지스터 층 및 도금층이 순차적으로 적층되어 외층 회로가 형성된 인쇄회로기판의 임베디드 레지스터 형성방법에 있어서, a)외층 회로 위에 저항 패턴을 형성하고자 하는 부분에만 금도금 저항 층을 형성하는 단계; b)금도금 저항 층이 형성된 인쇄회로기판에 금도금하는 단계; c)금도금 저항 층을 박리하는 단계; d)알칼리성 에칭액으로 저항 패턴을 형성하고자 하는 부분을 에칭하는 단계; 및 e)레이저 트리밍을 이용하여 저항값을 보정하고, 오버코팅하는 단계를 포함한다.The present invention relates to a method for forming an embedded resistor. More specifically, in the method of forming an embedded resistor of a printed circuit board having an outer layer circuit formed by sequentially stacking an insulating film, a resistor layer, and a plating layer on a base substrate, a) on an outer layer circuit. Forming a gold plated resistive layer only on the portion where the resist pattern is to be formed; b) gold plating the printed circuit board on which the gold plating resistance layer is formed; c) peeling off the gold plated resistive layer; d) etching the part to form a resistance pattern with an alkaline etching solution; And e) correcting the resistance value using laser trimming and overcoating.

본 발명에 의하면, 정확한 저항값이 형성된 임베디드 레지스터를 구비하는 인쇄회로기판을 제조할 수 있다는 장점이 있다.According to the present invention, there is an advantage that a printed circuit board having an embedded resistor having an accurate resistance value can be manufactured.

임베디드 레지스터, 금도금, 에칭, 저항 Embedded Resistors, Gold Plated, Etched, Resistors

Description

임베디드 레지스터 형성방법{Forming method of embedded resistor}Forming method of embedded resistor

본 발명은 인쇄회로기판에 임베디드 레지스터를 형성하는 방법에 관한 것으로, 보다 구체적으로는 정확한 저항값을 갖도록 인쇄회로기판에 임베디드 레지스터를 형성하여 신뢰성을 높인 임베디드 레지스터 형성방법에 관한 것이다.The present invention relates to a method for forming an embedded resistor on a printed circuit board, and more particularly, to a method of forming an embedded resistor having high reliability by forming an embedded register on a printed circuit board to have an accurate resistance value.

최근 들어 전자장비의 경량화 및 소형화의 추세가 늘어감에 따라, 이에 사용되는 인쇄회로기판(PCB)도 경량화 및 소형화시키고자 하는 많은 노력이 있었다. 이러한 필요성을 충족시키고자 PCB의 크기를 감소시키는 방법에 대한 연구 개발이 활발하게 이루어지고 있는데, 미세 라인들은 보다 세밀하게 만들고, PCB 상에서 전기적 접속을 위한 스페이스들은 감소시킬 수 있는 방법들이 이용되고 있다.Recently, as the light weight and miniaturization of electronic equipment increases, there have been many efforts to reduce the weight and size of printed circuit boards (PCB) used therein. In order to meet this need, research and development on the method of reducing the size of the PCB is being actively conducted, and methods that can make fine lines more detailed and reduce the space for electrical connection on the PCB are used.

이 중에서도 임베딩된 레지스터 저항을 형성하는 기술은 PCB의 크기를 감소시키는데 유용한 기술로서, 절연체의 내부에 전자소자가 내장되는 홀을 형성한 후 전자소자를 위치시켜 충전제 등을 이용하여 고정하는 방법이다.Among them, a technique of forming an embedded resistor is useful for reducing the size of a PCB. The technique of forming an embedded resistor resistor is a method of forming a hole in which an electronic device is embedded in an insulator and then fixing the electronic device by using a filler or the like.

이와 같은 임베딩 공정에 의하면, 전기소자가 기판에 표면에 실장되는 것이 아니라 기판의 내부에 장착되기 때문에 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하게 한다.According to such an embedding process, since the electric element is not mounted on the surface of the substrate but is mounted inside the substrate, the substrate can be miniaturized and high in density, and the substrate can be made high in performance.

이하, 도 1a 내지 도 1g를 참고하여 종래 임베디드 레지스터 형성방법을 설명하도록 한다. 도 1a 내지 도 1g는 종래 임베디드 레지스터 형성방법을 나타낸 공정개략도이다.Hereinafter, a method of forming a conventional embedded resistor will be described with reference to FIGS. 1A to 1G. 1A to 1G are process schematic diagrams illustrating a conventional method of forming an embedded resistor.

우선, 종래 임베디드 레지스터 형성방법은, 도 1a 및 도 1b에 나타난 바와 같이, 표면에 절연필름(12)이 적층된 베이스기판(11)의 위에 레지스터 층(13)을 형성하고, 상기 레지스터 층(13) 위에 도금층(14)을 적층하여 외층 회로를 형성한 기판을 준비한 다음, 에칭 레지스트로써 드라이필름(15)을 부착하였다.First, in the conventional embedded resistor forming method, as shown in FIGS. 1A and 1B, a resist layer 13 is formed on a base substrate 11 having an insulating film 12 stacked on a surface thereof, and the resist layer 13 is formed. ), A substrate on which an outer layer circuit was formed by stacking the plating layer 14 was prepared. Then, the dry film 15 was attached as an etching resist.

상기 드라이필름(15)은 에칭 시 패턴이 형성된 도금층(14)의 다른 부분이 부식되지 않도록 하기 위하여 부착하는 것으로서, 이후 도 1c 및 도 1d에 나타난 바와 같이, 노광 및 현상을 통하여 상기 드라이필름 중에서 레지스터 저항 패턴을 형성하고자 하는 부분을 개방시키고, 알칼리성 에칭액으로 상기 레지스터 저항 패턴을 형성하고자 개방된 부분의 도금층(14)을 에칭하는 공정을 수행하였다.The dry film 15 is attached to prevent other portions of the plating layer 14 on which a pattern is formed during etching, and as shown in FIGS. 1C and 1D, after the exposure and development, the dry film 15 registers in the dry film. The portion to form the resist pattern was opened, and the plating layer 14 of the open portion was etched to form the resistor resist pattern with an alkaline etching solution.

그러나 상기 드라이필름(15)은 밀착력이 우수하지 못하여 개방된 부분의 주변 패드까지 에칭액이 스며들어 개방부 외의 부분까지 과도하게 부식시킴으로써 패턴 제품에 손상을 준다는 문제점이 있었다.However, the dry film 15 has a problem that damage to the pattern product due to the poor adhesion, the etchant penetrates to the peripheral pad of the open portion and excessively corrodes to the portion other than the open portion.

또한, 이후 도 1e 및 도 1f에 나타난 바와 같이, 상기 드라이필름(15)을 박리하고, 도금층(14)의 가장자리부를 레이저 트리밍 공정을 통하여 처리함으로써 저항값을 보정하고 오버코팅함으로써 마무리하였다.Also, as shown in FIGS. 1E and 1F, the dry film 15 is peeled off, and the edge portion of the plating layer 14 is processed through a laser trimming process to finish the resistance by correcting and overcoating.

그러나 상기 레이저 트리밍 공정에 의해 저항값을 보정하여도 개방하고자 원했던 레지스터 영역의 폭 외에 다른 부분까지 손상하여 저항값이 증가하게 되는 등 원하는 저항값과 오차범위가 커진다는 단점이 있었다.However, even when the resistance value is corrected by the laser trimming process, there is a disadvantage in that the desired resistance value and the error range are increased such that the resistance value is increased by damaging other parts besides the width of the resistor area desired to be opened.

따라서, 제품 자체의 신뢰성이 떨어진다는 문제점이 있었다.Therefore, there was a problem that the reliability of the product itself is poor.

본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로서, 레지스터 저항 패턴을 형성하고자 하는 부분을 개방하여 에칭하는 경우 개방된 부분만이 에칭되도록 구성되어 저항값을 안정적으로 형성할 수 있도록 신뢰성을 높인 임베디드 레지스터 형성방법을 제공하는데 그 목적이 있다.The present invention was created in order to solve the above-mentioned problems, and when the part to be formed to form a resistor resistance pattern is etched, only the open part is etched to be embedded to enhance reliability to stably form a resistance value. Its purpose is to provide a method of forming a resistor.

상기와 같은 목적을 달성하기 위한 본 발명의 임베디드 레지스터 형성방법은, 베이스기판 위에 절연필름, 레지스터 층 및 도금층이 순차적으로 적층되어 외층 회로가 형성된 인쇄회로기판의 임베디드 레지스터 형성방법에 있어서, a)상기 외층 회로 위에 저항 패턴을 형성하고자 하는 부분에만 금도금 저항 층을 형성하는 단계; b)상기 금도금 저항 층이 형성된 인쇄회로기판에 금도금하는 단계; c)상기 금도금 저항 층을 박리하는 단계; d)알칼리성 에칭액으로 상기 저항 패턴을 형성하고자 하는 부분을 에칭하는 단계; 및 e)레이저 트리밍을 이용하여 저항값을 보정하고, 오버코팅하는 단계를 포함한다.In the embedded resistor forming method of the present invention for achieving the above object, in the method for forming an embedded resistor of a printed circuit board in which an outer layer circuit is formed by sequentially stacking an insulating film, a resistor layer and a plating layer on a base substrate, a) the Forming a gold plated resistive layer only on the portion where the resistive pattern is to be formed on the outer circuit; b) gold plating the printed circuit board on which the gold plated resistance layer is formed; c) peeling off the gold plated resistance layer; d) etching the portion of the resist pattern to be formed with an alkaline etching solution; And e) correcting the resistance value using laser trimming and overcoating.

또한, 상기 금도금 저항 층은 무전해 니켈금도금(ENIG)방식에 의해 니켈 및 금이 함유된 것 또는 무전해 팔라듐금도금(ENPIG)방식에 의해 니켈, 금 및 팔라듐이 함유된 것이 바람직하다.In addition, the gold plated resistive layer is preferably one containing nickel and gold by electroless nickel plating (ENIG) or one containing nickel, gold and palladium by electroless palladium gold plating (ENPIG).

아울러, 상기 알칼리성 에칭액은 암모니아(NH3)를 사용하는 것이 바람직하 다.In addition, the alkaline etching solution is preferably used ammonia (NH 3 ).

상기 암모니아는 구리와 반응하여 금도금층에는 영향을 미치지 않고, 저항패턴을 형성하고자 하는 부분의 도금층만을 부식한다.The ammonia reacts with copper and does not affect the gold plated layer, but only corrodes the plating layer of a portion to be formed with a resistance pattern.

상술한 바와 같은 본 발명의 금도금을 이용한 임베디드 레지스터 형성방법은,As described above, the embedded resistor forming method using the gold plating of the present invention,

첫째, 드라이필름 대신에 금도금 저항 층 및 금도금을 이용하여 보다 정확한 저항값을 얻을 수 있다는 장점이 있다.First, there is an advantage that a more accurate resistance value can be obtained by using a gold plated resistive layer and gold plated instead of dry film.

둘째, 저항값의 오차범위가 크지 않아 제품의 신뢰성을 향상시킬 수 있다.Second, since the error range of the resistance value is not large, the reliability of the product can be improved.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention.

따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiments of the present invention and do not represent all of the technical idea of the present invention, various equivalents that may be substituted for them at the time of the present application It should be understood that there may be water and variations.

이하, 도 2 및 도 3f를 참고하여 본 발명의 일 실시예에 따른 금도금을 이용 한 임베디드 레지스터 형성방법을 설명하도록 한다.Hereinafter, a method of forming an embedded register using gold plating according to an embodiment of the present invention will be described with reference to FIGS. 2 and 3F.

도 2는 본 발명의 바람직한 일 실시예에 따른 금도금을 이용한 임베디드 레지스터 형성방법을 나타낸 블록 흐름도이고, 도 3a 내지 도 3f는 도 2에 따른 금도금을 이용한 임베디드 레지스터 형성방법의 공정과정을 개략적으로 나타낸 공정 개략도이다.2 is a block flow diagram illustrating a method of forming an embedded register using gold plating according to an exemplary embodiment of the present invention, and FIGS. 3A to 3F are views schematically illustrating a process of the method of forming an embedded register using gold plating according to FIG. 2. Schematic diagram.

도 2를 참고하면, 본 발명의 바람직한 일 실시예에 따른 금도금을 이용한 임베디드 레지스터 형성방법은 a)금도금 저항 층 형성단계(S110)와, b)금도금 단계(S120)와, c)금도금 저항 층 박리단계(S130)와, d)알칼리 에칭단계(S140)와, e)레이저 트리밍 및 오버코팅단계(S150)를 포함한다.Referring to Figure 2, the embedded resistor forming method using a gold plating according to an embodiment of the present invention is a) gold plating resistance layer forming step (S110), b) gold plating step (S120), c) gold plating resistance layer peeling Step S130, d) alkali etching step S140, and e) laser trimming and overcoating step S150.

우선, 본 발명의 바람직한 일 실시예에 따른 금도금을 이용한 임베디드 레지스터 형성방법은, 도 3a 및 도 3b에 나타난 바와 같이, 베이스기판(110) 위에 절연필름(120), 레지스터 층(130) 및 도금층(140)이 순차적으로 형성되어 외층 회로를 형성하는 인쇄회로기판을 준비하고, 상기 인쇄회로기판의 외층 회로 위에 금도금 저항 층(150)을 형성한다(S110).First, as shown in FIGS. 3A and 3B, an embedded resistor forming method using gold plating according to an exemplary embodiment of the present invention includes an insulating film 120, a resistor layer 130, and a plating layer on a base substrate 110. 140 is sequentially formed to prepare a printed circuit board to form an outer layer circuit, and to form a gold plated resistance layer 150 on the outer layer circuit of the printed circuit board (S110).

여기서, 상기 금도금 저항 층(150)은 저항패턴을 형성하고자 하는 부분에 상응하도록 상기 인쇄회로기판 위에 적층함으로써 후술할 금도금층(160)의 형성 시에 금도금 레지스트로써 사용된다.Here, the gold plated resistive layer 150 is used as a gold plated resist in forming the gold plated layer 160 to be described later by laminating on the printed circuit board so as to correspond to a portion to form a resistance pattern.

또한, 상기 금도금 저항 층(150)은 무전해 니켈금도금(ENIG)방식에 의해 니켈 및 금이 함유된 것 또는 무전해 팔라듐금도금(ENPIG)방식에 의해 니켈, 금 및 팔라듐이 함유된 것이 바람직하다.In addition, the gold plated resistive layer 150 may include nickel and gold by electroless nickel gold plating (ENIG) or nickel, gold and palladium by electroless palladium gold plating (ENPIG).

상기 금도금 저항 층(150)이 형성되어 저항패턴을 형성하고자 하는 부분 외의 영역에만 금도금층(160)이 형성됨으로써 에칭액이 저항 패턴을 형성하고자 하는 부분 외의 부분을 손상시키는 것을 방지할 수 있으며, 보다 정확한 저항 패턴을 형성할 수 있다는 장점이 있다.The gold plating layer 160 is formed to form the gold plating layer 160 only in a region other than the portion where the resistance pattern is to be formed, thereby preventing the etching solution from damaging portions other than the portion where the resistance pattern is to be formed, and more precisely. There is an advantage that the resistance pattern can be formed.

상기와 같이 금도금 저항 층(150)이 저항패턴을 형성하고자 하는 부분에 형성되면, 도 3c 및 도 3d에 나타난 바와 같이, 상기 저항패턴을 형성하고자 하는 부분 외의 영역에 금도금층(160)을 형성하고(S120), 저항 패턴을 형성하기 위하여 상기 금도금 저항 층(150)을 박리한다(S130).When the gold plated resistive layer 150 is formed in a portion to form a resistance pattern as described above, as shown in FIGS. 3C and 3D, the gold plated layer 160 is formed in a region other than the portion to form the resist pattern. In operation S120, the gold plating resistance layer 150 is peeled off to form a resistance pattern in operation S130.

이어서, 도 3e에 나타난 바와 같이, 상기 개방된 부분에 노출된 도금층(140)을 알칼리성 에칭액을 이용하여 에칭을 함으로써 내장되어 있던 레지스트 층(130)의 일부를 개방한다(S140).Subsequently, as shown in FIG. 3E, the plating layer 140 exposed to the open portion is etched using an alkaline etching solution to open a part of the resist layer 130 embedded therein (S140).

여기서, 상기 알칼리성 에칭액은, 노출된 도금층(140)만을 에칭하며 금도금층(160)을 에칭하지 않는 것으로서, 암모니아를 사용하는 것이 바람직하다.Here, the alkaline etching solution is used to etch only the exposed plating layer 140 and not to etch the gold plating layer 160, and it is preferable to use ammonia.

다만, 상기 알칼리성 에칭액이 암모니아에 한정되는 것은 아니고, 본 발명의 목적에 따라 금도금층(160)은 부식시키지 않으면서 도금층(140)만을 부식시킬 수 있는 모든 알칼리성 에칭액이 여기에 포함될 수 있다.However, the alkaline etching solution is not limited to ammonia, and according to the purpose of the present invention, any alkaline etching solution capable of corroding only the plating layer 140 without corrosion of the gold plating layer 160 may be included therein.

즉, 상기 금도금층(160) 사이에 금도금 저항 층(150)이 형성되어 있던 부분으로 상기 알칼리성 에칭액을 가하여 도금층(140)만을 에칭함으로써 원하는 저항패턴을 형성할 수 있다.That is, a desired resistance pattern may be formed by etching only the plating layer 140 by applying the alkaline etching solution to a portion where the gold plating resistance layer 150 is formed between the gold plating layers 160.

상기와 같이 내장된 레지스터 층(130)의 일부를 노출시킴으로써 저항 패턴을 형성하고자 하는 부분이 형성되면, 도 3f에 나타난 바와 같이, 레이저 트리밍 공정을 이용하여 정확한 저항값으로 보정하고, 포토솔더레지스트(photo solder resist; PSR) 잉크를 오버코팅함으로써 오버코팅층(170)을 형성한다(S150).When the portion to form a resistance pattern is formed by exposing a portion of the embedded resistor layer 130 as described above, as shown in FIG. 3F, the laser resistance is corrected to an accurate resistance value by using a laser trimming process, and the photosolder resist ( A photo solder resist (PSR) is formed by overcoating the ink (S150).

상술한 바와 같이, 본 발명에 따라 임베디드 레지스터가 형성된 인쇄회로기판(100)은 원하는 저항값과 오차범위가 적은 우수한 제품으로서, 제품의 신뢰성이 높다는 장점이 있다.As described above, the printed circuit board 100 having the embedded resistor according to the present invention is an excellent product having a small desired resistance value and an error range, and has an advantage of high reliability.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As mentioned above, although this invention was demonstrated by the limited embodiment and drawing, this invention is not limited by this, The person of ordinary skill in the art to which this invention belongs, Of course, various modifications and variations are possible within the scope of equivalent claims.

도 1a 내지 도 1g는 종래 임베디드 레지스터 형성방법을 나타낸 공정개략도이고,1A to 1G are process schematic diagrams illustrating a conventional embedded resistor forming method.

도 2는 본 발명의 바람직한 일 실시예에 따른 금도금을 이용한 임베디드 레지스터 형성방법을 나타낸 블록 흐름도이고,2 is a block flow diagram illustrating a method of forming an embedded register using gold plating according to an exemplary embodiment of the present invention.

도 3a 내지 도 3f는 도 2에 따른 금도금을 이용한 임베디드 레지스터 형성방법의 공정과정을 개략적으로 나타낸 공정 개략도이다.3A to 3F are schematic views illustrating a process of an embedded resistor forming method using gold plating according to FIG. 2.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 본 발명에 따라 임베디드 레지스터가 형성된 인쇄회로기판100: a printed circuit board having an embedded resistor according to the present invention

110 : 베이스기판 120 : 절연필름110: base substrate 120: insulating film

130 : 레지스터 층 140 : 도금층130: resistor layer 140: plating layer

150 : 금도금 저항 층 160 : 금도금층150: gold plated resistance layer 160: gold plated layer

170 : 오버코팅층170: overcoating layer

Claims (2)

베이스기판 위에 절연필름, 레지스터 층 및 도금층이 순차적으로 적층되어 외층 회로가 형성된 인쇄회로기판의 임베디드 레지스터 형성방법에 있어서,In the method of forming an embedded resistor of a printed circuit board in which an insulating film, a resistor layer and a plating layer are sequentially stacked on the base substrate to form an outer layer circuit, a)상기 외층 회로 위에 저항 패턴을 형성하고자 하는 부분에만 금도금 저항 층을 형성하는 단계;a) forming a gold plated resistive layer only on a portion of the outer circuit to form a resistive pattern; b)상기 금도금 저항 층이 형성된 인쇄회로기판에 금도금하는 단계;b) gold plating the printed circuit board on which the gold plated resistance layer is formed; c)상기 금도금 저항 층을 박리하는 단계;c) peeling off the gold plated resistance layer; d)알칼리성 에칭액으로 상기 저항 패턴을 형성하고자 하는 부분을 에칭하는 단계; 및d) etching the portion of the resist pattern to be formed with an alkaline etching solution; And e)레이저 트리밍을 이용하여 저항값을 보정하고, 오버코팅하는 단계를 포함하는 임베디드 레지스터 형성방법.e) correcting the resistance value using laser trimming and overcoating. 제 1항에 있어서,The method of claim 1, 상기 금도금 저항 층은 무전해 니켈금도금(ENIG)방식에 의해 니켈 및 금이 함유된 것 또는 무전해 팔라듐금도금(ENPIG)방식에 의해 니켈, 금 및 팔라듐이 함유된 것을 특징으로 하는 임베디드 레지스터 형성방법.The gold plated resistive layer is embedded with nickel and gold by the electroless nickel plating (ENIG) method or nickel, gold and palladium by the electroless palladium gold plating (ENPIG) method characterized in that the embedded resistor forming method.
KR1020080050698A 2008-05-30 2008-05-30 Forming method of embedded resistor KR100992490B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080050698A KR100992490B1 (en) 2008-05-30 2008-05-30 Forming method of embedded resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050698A KR100992490B1 (en) 2008-05-30 2008-05-30 Forming method of embedded resistor

Publications (2)

Publication Number Publication Date
KR20090124461A KR20090124461A (en) 2009-12-03
KR100992490B1 true KR100992490B1 (en) 2010-11-08

Family

ID=41686395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050698A KR100992490B1 (en) 2008-05-30 2008-05-30 Forming method of embedded resistor

Country Status (1)

Country Link
KR (1) KR100992490B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108323008B (en) * 2018-03-06 2020-10-02 深圳崇达多层线路板有限公司 Manufacturing method of embedded resistor rigid-flex board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382565B1 (en) 2001-04-20 2003-05-09 삼성전기주식회사 Method for Manufacturing Printed Circuit Board with Buried Resistors
JP2006086269A (en) 2004-09-15 2006-03-30 Toppan Printing Co Ltd Method of manufacturing printed wiring board incorporating resistor
JP2007214409A (en) 2006-02-10 2007-08-23 Toppan Printing Co Ltd Wiring substrate having built-in passive element and manufacturing method thereof
KR100762447B1 (en) 2006-03-23 2007-10-02 주식회사 코리아써키트 Manufacturing method of embedded resistor pcb

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382565B1 (en) 2001-04-20 2003-05-09 삼성전기주식회사 Method for Manufacturing Printed Circuit Board with Buried Resistors
JP2006086269A (en) 2004-09-15 2006-03-30 Toppan Printing Co Ltd Method of manufacturing printed wiring board incorporating resistor
JP2007214409A (en) 2006-02-10 2007-08-23 Toppan Printing Co Ltd Wiring substrate having built-in passive element and manufacturing method thereof
KR100762447B1 (en) 2006-03-23 2007-10-02 주식회사 코리아써키트 Manufacturing method of embedded resistor pcb

Also Published As

Publication number Publication date
KR20090124461A (en) 2009-12-03

Similar Documents

Publication Publication Date Title
US20070130761A1 (en) Method of manufacturing printed circuit board having landless via hole
JP2006278774A (en) Double-sided wiring board, method for manufacturing the same and base substrate thereof
JP5254775B2 (en) Wiring board manufacturing method
KR100890447B1 (en) Manufacturing method of printed circuit board
US20070069360A1 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
EP0053490A1 (en) Method for manufacturing a fine-patterned thick film conductor structure
US20040132230A1 (en) Ball grid array substrate and method for preparing the same
JP2006100631A (en) Wiring board and its manufacturing method
KR100992490B1 (en) Forming method of embedded resistor
KR20110009790A (en) Flexible printed circuit board and method for manufacturing the same
JP2010016061A (en) Printed wiring board, and manufacturing method therefor
KR101555014B1 (en) Printed circuit board for forming fine wiring and method for manufacturing the same
JP4549807B2 (en) Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and electronic device
KR100747020B1 (en) Resistence embedded PCB and manufacturing method thereof
JP2005175185A (en) Flexible wiring board
TWI420992B (en) Method for manufacturing printed circuit board
JP2009146926A (en) Multilayer wiring board and its manufacturing method
KR20100135603A (en) Printed circuit board and manufacturing method thereof
JP2013008945A (en) Manufacturing method of coreless substrate
JP2009071066A (en) Chip on film (cof) wiring substrate and manufacturing method of the same
JP4626282B2 (en) Manufacturing method of resistance element built-in substrate
JP2003129259A (en) Selective etching method for copper film or copper-base film, and selective etching apparatus
JP2005044879A (en) Method for manufacturing printed wiring board
KR20090050390A (en) Manufacturing method of embedded resistor printed circuit board
JP4507779B2 (en) Method for manufacturing printed wiring board with built-in resistance element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 9