JP4507780B2 - Manufacturing method of printed wiring board with built-in resistor - Google Patents

Manufacturing method of printed wiring board with built-in resistor Download PDF

Info

Publication number
JP4507780B2
JP4507780B2 JP2004268132A JP2004268132A JP4507780B2 JP 4507780 B2 JP4507780 B2 JP 4507780B2 JP 2004268132 A JP2004268132 A JP 2004268132A JP 2004268132 A JP2004268132 A JP 2004268132A JP 4507780 B2 JP4507780 B2 JP 4507780B2
Authority
JP
Japan
Prior art keywords
layer
resistor
wiring
forming
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004268132A
Other languages
Japanese (ja)
Other versions
JP2006086269A (en
Inventor
由香 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2004268132A priority Critical patent/JP4507780B2/en
Publication of JP2006086269A publication Critical patent/JP2006086269A/en
Application granted granted Critical
Publication of JP4507780B2 publication Critical patent/JP4507780B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、抵抗体内蔵プリント配線板の製造方法に係るものであり、特に、配線層のエッチング液によってエッチングされやすい材料を抵抗層に用いることができ、抵抗体上に絶縁性樹脂を積層する前に必要である、表面粗化処理液の影響を受けない抵抗体内蔵プリント配線板の製造方法に関する。   The present invention relates to a method of manufacturing a printed wiring board with a built-in resistor, and in particular, a material that can be easily etched by an etching solution for a wiring layer can be used for the resistor layer, and an insulating resin is laminated on the resistor. The present invention relates to a method for manufacturing a resistor-embedded printed wiring board that is not affected by the surface roughening treatment liquid that is required before.

近年、携帯電話やデジタルカメラなどの機器の小型化と軽量化が進むにつれて、部品の小型化や部品の間隔の削減といった従来の実装技術では対応が難しくなり、部品を内蔵したプリント配線板への期待が高まっている。受動素子(キャパシタ、抵抗、インダクタ)は既存の部品を埋め込めば機器メーカーが必要とする特性を比較的容易に満たすことができるが、部品を内蔵した基板が厚くなってしまうという問題点がある。薄い部品や薄膜素子で十分に特性を満たすことができる方法の開発などが急がれている。   In recent years, as devices such as mobile phones and digital cameras have become smaller and lighter, conventional mounting technologies such as miniaturization of parts and reduction of the interval between parts have become difficult to cope with. Expectations are rising. Passive elements (capacitors, resistors, inductors) can satisfy the characteristics required by equipment manufacturers relatively easily by embedding existing parts, but there is a problem that the board containing the parts becomes thick. There is an urgent need to develop a method that can sufficiently satisfy characteristics with thin parts and thin film elements.

プリント配線板内部に抵抗体を形成する方法としては、銅箔上に金属薄膜で抵抗層を形成する方法、絶縁性基板上にめっきで形成する方法、抵抗性の厚膜ポリマーを印刷する方法などがある。抵抗値、精度、形状、価格などから用途に応じて形成方法を選択していく必要がある。厚膜ポリマーを印刷する方法では、高抵抗なものを形成できるが、微細な寸法になると形成が困難である。金属材料を用いた薄膜タイプは、厚膜タイプに比べ、抵抗値範囲が低抵抗に制約されるが、小さなサイズで高精度に形成できる。   As a method of forming a resistor inside a printed wiring board, a method of forming a resistance layer with a metal thin film on a copper foil, a method of forming by plating on an insulating substrate, a method of printing a resistive thick film polymer, etc. There is. It is necessary to select a forming method according to the application from the resistance value, accuracy, shape, price, and the like. In the method of printing a thick film polymer, it is possible to form a high-resistance material, but it is difficult to form a fine size. The thin film type using a metal material is restricted to a low resistance range as compared with the thick film type, but can be formed with a small size and high accuracy.

銅箔上に金属薄膜で抵抗層を形成した材料には、銅箔上に薄膜抵抗層を形成したものを絶縁材料に積層形成した材料を用いる方法がある。薄膜抵抗層を電解ニッケル・リンめっきにより形成した材料にOmega TechnologiesのOmega−Plyがある(例えば、特許文献1参照。)。このような材料を用いる場合は、銅箔と薄膜抵抗層を一括エッチングして配線形成し、所定の配線部をエッチングし、下の抵抗層を露出させることにより、抵抗体を形成する。所定の配線部をエッチングする際、特別なエッチャントを用いて、ニッケルをエッチングせずに、銅だけエッチングする必要があるが、ニッケルがエッチングされてしまうという問題がある。また、Omega−Plyはシート抵抗が25〜100Ω/□であるが、さらに高いシート抵抗が必要とされている。   As a material in which a resistance layer is formed of a metal thin film on a copper foil, there is a method of using a material in which a thin film resistance layer formed on a copper foil is laminated on an insulating material. Omega Technologies' Omega-Ply is a material in which the thin film resistance layer is formed by electrolytic nickel / phosphorus plating (see, for example, Patent Document 1). In the case of using such a material, the copper foil and the thin film resistance layer are collectively etched to form a wiring, a predetermined wiring portion is etched, and the lower resistance layer is exposed to form a resistor. When etching a predetermined wiring portion, it is necessary to etch only copper without using a special etchant to etch nickel, but there is a problem that nickel is etched. Omega-Ply has a sheet resistance of 25 to 100Ω / □, but a higher sheet resistance is required.

所定の配線部をエッチングする際に抵抗層のエッチングを防ぐ方法として、例えば特許文献2記載の方法がある。これは、支持層に密着した抵抗層上に保護層を設け、アルカリ性アンモニア銅エッチング液による攻撃から抵抗層を保護し、保護層はエッチング除去せずに、抵抗層の一部として残す方法である。この方法では、保護層の抵抗値が抵抗体の抵抗値に影響しないように、保護層は極力薄く形成する必要があり、作製困難であった。また、保護層として、Ni−Sn、Co−Sn、Cd−Sn、Cu−Ni、Ni−Cr、Ni−Au、Ni−Pd、Ni−Zn、Sn−Pb、Sn−Zn、Ni及びSnからなる群から選択された材料を用いることから、配線の導通抵抗が増加するという問題があった。そこで、抵抗体形成時には抵抗体を保護し、形成後は除去される保護層の形成が求められていた。
米国特許第4808967号明細書 特表平9−500762号公報
As a method for preventing etching of the resistance layer when a predetermined wiring portion is etched, for example, there is a method described in Patent Document 2. This is a method in which a protective layer is provided on the resistance layer in close contact with the support layer, the resistance layer is protected from attack by the alkaline ammonia copper etching solution, and the protective layer is not removed by etching but remains as a part of the resistance layer. . In this method, it is necessary to form the protective layer as thin as possible so that the resistance value of the protective layer does not affect the resistance value of the resistor. Further, as a protective layer, Ni—Sn, Co—Sn, Cd—Sn, Cu—Ni, Ni—Cr, Ni—Au, Ni—Pd, Ni—Zn, Sn—Pb, Sn—Zn, Ni and Sn are used. Since a material selected from the group is used, there is a problem that the conduction resistance of the wiring increases. Therefore, it has been demanded to form a protective layer that protects the resistor during the formation of the resistor and is removed after the formation.
US Pat. No. 4,808,967 Japanese National Patent Publication No. 9-500762

本発明は前記事情に鑑みてなされ、抵抗体内蔵プリント配線板において、配線層のエッチング液によってエッチングされやすい材料を抵抗層に用いることができ、抵抗体上に絶縁性樹脂を積層する前に必要である、表面粗化処理液の影響を受けない抵抗体内蔵プリント配線板の製造方法の提供を目的とする。   The present invention has been made in view of the above circumstances, and in a resistor-embedded printed wiring board, a material that can be easily etched by an etching solution for a wiring layer can be used for the resistor layer, and is necessary before laminating an insulating resin on the resistor. An object of the present invention is to provide a method for manufacturing a resistor-embedded printed wiring board that is not affected by the surface roughening solution.

本発明は、上述の課題に鑑みてなされたものであり、請求項1の発明は、抵抗体内蔵プリント配線板の製造方法において、
(a)絶縁性基板上に抵抗層をめっきによって形成する工程、
(b)前記抵抗層上に保護層を形成する工程、
(c)前記保護層上に配線層を形成する工程、
(d)前記配線層上にエッチングレジストを形成する工程、
(e)前記配線層、前記保護層及び前記抵抗層をエッチングした後、前記エッチングレジストを除去することによって、前記配線層、前記保護層及び前記抵抗層からなる配線パターンを形成する工程、
(f)前記配線パターン上にエッチングレジストを形成する工程、
(g)所定の配線層をエッチングし、下の保護層を露出させる工程、
(h)前記エッチングレジストを除去し、前記配線層を表面粗化処理する工程、
(i)露出した保護層をエッチングすることによって、抵抗体を形成する工程、
(j)前記抵抗層上に絶縁性樹脂を積層し、絶縁層を形成する工程、
(k)ビアを形成し、前記抵抗体の導通を取ると同時に、絶縁層上に配線層を形成する工程、
(l)配線層をパターニングする工程、
を具備し、
前記保護層を形成する材料が、金であることを特徴とする抵抗体内蔵プリント配線板の製造方法である。
The present invention has been made in view of the above-described problems, and the invention of claim 1 is directed to a method of manufacturing a resistor-embedded printed wiring board.
(A) a step of forming a resistance layer on the insulating substrate by plating;
(B) forming a protective layer on the resistive layer;
(C) forming a wiring layer on the protective layer;
(D) forming an etching resist on the wiring layer;
(E) forming a wiring pattern comprising the wiring layer, the protective layer, and the resistance layer by etching the wiring layer, the protective layer, and the resistance layer, and then removing the etching resist;
(F) forming an etching resist on the wiring pattern;
(G) a step of etching a predetermined wiring layer to expose a lower protective layer;
(H) removing the etching resist and roughening the surface of the wiring layer;
(I) forming a resistor by etching the exposed protective layer;
(J) laminating an insulating resin on the resistance layer to form an insulating layer;
(K) forming a via and forming a wiring layer on the insulating layer at the same time as making the resistor conductive;
(L) a step of patterning the wiring layer;
Equipped with,
The material for forming the protective layer is gold, which is a method for manufacturing a printed wiring board with a built-in resistor.

本発明の請求項2の発明は、前記抵抗層を形成する抵抗性材料が、ニッケル・リン二元系合金またはニッケル・リン三元系合金からなる材料であることを特徴とする請求項1記載の抵抗体内蔵プリント配線板の製造方法である。   According to a second aspect of the present invention, the resistive material forming the resistive layer is a material made of a nickel-phosphorus binary alloy or a nickel-phosphorus ternary alloy. It is a manufacturing method of the printed wiring board with a built-in resistor.

本発明の請求項の発明は、前記(e)工程において、前記配線層をエッチングした後に、前記保護層及び前記抵抗層をサンドブラストまたはウエットブラストで削ることで、前記配線層、前記保護層及び前記抵抗層からなる配線パターンを形成することを特徴とする請求項1又は2に記載の抵抗体内蔵プリント配線板の製造方法である。 According to a third aspect of the present invention, in the step (e), after the wiring layer is etched, the protective layer and the resistance layer are shaved by sand blasting or wet blasting, so that the wiring layer, the protective layer, and a method for producing a resistor embedded printed circuit board of claim 1 or 2, characterized in that to form a wiring pattern composed of the resistive layer.

本発明は、抵抗体内蔵プリント配線板の製造方法において、抵抗層の保護層を形成した後に、配線層を形成し、所定の配線層をエッチングし、保護層を最後にエッチング除去することによって、抵抗層のエッチングを防ぐことができるので、配線層のエッチング液によってエッチングされやすいニッケル・リン三元系合金からなる材料を、抵抗層に用いることができる。一般に、ニッケル・リン三元系合金からなる材料は、ニッケル・リン二元系合金からなる材料よりも高抵抗であることから、高抵抗の抵抗体を形成することができる。
また、配線層の表面粗化処理の後に保護層を除去するため、抵抗体上に絶縁性樹脂を積層する前に必要である表面粗化処理に用いる表面粗化処理液から抵抗体を保護することができ、高精度に抵抗体を形成することができる。
また、保護層に金を用いるため、配線の導通抵抗を低減することができる。そのため、抵抗体内蔵プリント配線板の製造方法において、従来より高抵抗の抵抗体を内蔵後も抵抗値が変化することなく製造できるという効果を奏する。
The present invention is a method of manufacturing a printed wiring board with a built-in resistor, after forming a protective layer of a resistive layer, forming a wiring layer, etching a predetermined wiring layer, and finally etching away the protective layer, Since the resistance layer can be prevented from being etched, a material made of a nickel-phosphorus ternary alloy that is easily etched by the wiring layer etchant can be used for the resistance layer. In general, a material made of a nickel / phosphorus ternary alloy has a higher resistance than a material made of a nickel / phosphorus ternary alloy, so that a high-resistance resistor can be formed.
Further, in order to remove the protective layer after the surface roughening treatment of the wiring layer, the resistor is protected from the surface roughening treatment liquid used for the surface roughening treatment required before laminating the insulating resin on the resistor. Therefore, the resistor can be formed with high accuracy.
In addition, since gold is used for the protective layer, the conduction resistance of the wiring can be reduced. Therefore, in the method for manufacturing a printed wiring board with a built-in resistor, there is an effect that a resistor having a higher resistance than before can be manufactured without changing the resistance value.

請求項1に係わるプリント配線板の製造方法は、以下の順序の段階(a)〜(l)からなる工程により抵抗体内蔵プリント配線板を製造する方法である。図1(A)〜(J)は、本製造方法の工程を示す断面図である。   The method of manufacturing a printed wiring board according to claim 1 is a method of manufacturing a resistor-embedded printed wiring board by a process comprising steps (a) to (l) in the following order. 1A to 1J are cross-sectional views illustrating the steps of the manufacturing method.

まず、(a)絶縁性基板1上に抵抗層2をめっきによって形成する。めっきは無電解めっきで行い、めっき膜が所定の体積抵抗率を満たすめっき液を用い、所定のシート抵抗値になるようなめっき膜厚にめっきする(図1(A)参照)。   First, (a) the resistance layer 2 is formed on the insulating substrate 1 by plating. Plating is performed by electroless plating, and plating is performed using a plating solution that satisfies a predetermined volume resistivity so as to have a predetermined sheet resistance value (see FIG. 1A).

本発明で使用することのできる絶縁性基板1としては、特に限定されず、各種の合成樹脂からなる板や可撓性シート、ガラス板、セラミックス板、表面に絶縁層を有する金属製基板の中から、用途などに応じて適宜選択して用いることができる。   The insulating substrate 1 that can be used in the present invention is not particularly limited, and may be a plate made of various synthetic resins, a flexible sheet, a glass plate, a ceramic plate, or a metal substrate having an insulating layer on the surface. Therefore, it can be appropriately selected and used depending on the application.

本発明において抵抗層2として用いられる抵抗性材料は、ニッケル・リン二元系合金またはニッケル・リン三元系合金からなる材料を用いる。例えば、ニッケル・リン、ニッケル・リン・鉄、ニッケル・リン・タングステン、ニッケル・リン・モリブデン、ニッケル・リン・レニウム、ニッケル・リン・クロムからなる無電解めっきによって抵抗層2を形成する。高抵抗な抵抗体を安定して形成するためには、体積抵抗率が高く、めっき析出速度が遅いめっき液ほど好ましい。また、めっき液のP濃度、錯化剤濃度、還元剤濃度、温度やpHを調整することで抵抗値やめっき析出速度を調整することができる。本発明は、所定の配線層4をエッチングする際、抵抗層2のエッチングを防ぐ方法であるため、配線層4のエッチング液によるエッチング量が多いニッケル・リン三元系合金からなる材料を抵抗層2に用いることができる。一般にニッケル・リン三元系合金からなる材料は、ニッケル・リン二元系合金からなる材料よりも高抵抗であることから、高抵抗の抵抗体7を形成することができる。   In the present invention, the resistive material used as the resistance layer 2 is made of a nickel / phosphorus binary alloy or a nickel / phosphorus ternary alloy. For example, the resistance layer 2 is formed by electroless plating of nickel / phosphorus, nickel / phosphorus / iron, nickel / phosphorus / tungsten, nickel / phosphorus / molybdenum, nickel / phosphorus / rhenium, nickel / phosphorus / chromium. In order to stably form a high-resistance resistor, a plating solution having a high volume resistivity and a slow plating deposition rate is preferable. Further, the resistance value and the plating deposition rate can be adjusted by adjusting the P concentration, complexing agent concentration, reducing agent concentration, temperature and pH of the plating solution. Since the present invention is a method for preventing the resistance layer 2 from being etched when the predetermined wiring layer 4 is etched, a material made of a nickel-phosphorus ternary alloy having a large etching amount with the etching solution of the wiring layer 4 is used as the resistance layer. 2 can be used. In general, a material made of a nickel / phosphorus ternary alloy has a higher resistance than a material made of a nickel / phosphorus ternary alloy, so that the resistor 7 having a high resistance can be formed.

次に、(b)前記抵抗層2上に保護層3を形成する。前記保護層3を形成する材料としては、間に残っても抵抗値に影響を与えない材料、金、または配線層4をエッチングする液でエッチングされない材料、または配線層4及び抵抗層2をエッチングしない液でエッチングされる材料とする(図1(B)参照)。   Next, (b) a protective layer 3 is formed on the resistance layer 2. As a material for forming the protective layer 3, a material that does not affect the resistance value even if left in between, gold, a material that is not etched with a liquid that etches the wiring layer 4, or an etching of the wiring layer 4 and the resistance layer 2 is performed. It is assumed that the material is etched with a liquid that does not (see FIG. 1B).

次に、(c)前記保護層3上に配線層4を形成する(図1(C)参照)。配線層4を形成する材料としては、金、銀、銅、ニッケル、アルミニウムなどの導電性の良好な金属材料が好ましい。   Next, (c) a wiring layer 4 is formed on the protective layer 3 (see FIG. 1C). The material for forming the wiring layer 4 is preferably a metal material with good conductivity such as gold, silver, copper, nickel, and aluminum.

次に、(d)前記配線層4上にエッチングレジスト5を形成する(図1(D)参照)。   Next, (d) an etching resist 5 is formed on the wiring layer 4 (see FIG. 1D).

次に、(e)配線層4、保護層3及び抵抗層2をエッチングした後、エッチングレジスト5を除去することによって、配線層4、保護層3及び抵抗層2からなる配線パターン6を形成する。このエッチングは、配線層4、保護層3及び抵抗層2をすべてエッチング可能な液を用いて一括してエッチングするか、配線層4、保護層3及び抵抗層2をそれぞれ別の液を用いてエッチングする方法がある。後者の場合は、保護層3をエッチングする際には、配線層4をエッチングしにくいエッチング液を、抵抗層2をエッチングする際には、配線層4と保護層3をエッチングしにくいエッチング液を用いることが望ましい(図1(E)参照)。   Next, (e) the wiring layer 4, the protective layer 3, and the resistance layer 2 are etched, and then the etching resist 5 is removed to form a wiring pattern 6 including the wiring layer 4, the protective layer 3, and the resistance layer 2. . In this etching, the wiring layer 4, the protective layer 3, and the resistance layer 2 are all etched together using a solution that can be etched, or the wiring layer 4, the protective layer 3, and the resistance layer 2 are respectively used using different solutions. There is a method of etching. In the latter case, when the protective layer 3 is etched, an etching solution that is difficult to etch the wiring layer 4 is used, and when the resistance layer 2 is etched, an etching solution that is difficult to etch the wiring layer 4 and the protective layer 3 is used. It is desirable to use it (see FIG. 1E).

この(e)工程において、配線層4をエッチングした後に、保護層3及び抵抗層2をサンドブラストまたはウエットブラストで削ることで、配線層4、保護層3及び抵抗層2からなる配線パターン6を形成することもできる。   In this step (e), after the wiring layer 4 is etched, the protective layer 3 and the resistance layer 2 are cut by sand blasting or wet blasting to form a wiring pattern 6 composed of the wiring layer 4, the protective layer 3 and the resistance layer 2. You can also

次に、(f)前記配線パターン6上にエッチングレジストを形成する。   Next, (f) an etching resist is formed on the wiring pattern 6.

次に、(g)所定の配線層4をエッチングし、下の保護層3を露出させる。配線層4をエッチングする際には、保護層3をエッチングしない液を用いる(図1(F)参照)。   Next, (g) the predetermined wiring layer 4 is etched to expose the lower protective layer 3. When the wiring layer 4 is etched, a liquid that does not etch the protective layer 3 is used (see FIG. 1F).

次に、(h)エッチングレジストを除去し、前記配線層4を表面粗化処理する。抵抗層2を表面粗化処理から保護するために、保護層3が露出している状態で配線層4の表面粗化処理をする。   Next, (h) the etching resist is removed, and the wiring layer 4 is subjected to a surface roughening treatment. In order to protect the resistance layer 2 from the surface roughening treatment, the surface roughening treatment of the wiring layer 4 is performed with the protective layer 3 exposed.

次に、(i)露出した保護層3をエッチングし、抵抗体7を形成する。保護層3をエッチングする際には、配線層4及び抵抗体2をエッチングしない液を用いる(図1(G)参照)。   Next, (i) the exposed protective layer 3 is etched to form the resistor 7. When the protective layer 3 is etched, a solution that does not etch the wiring layer 4 and the resistor 2 is used (see FIG. 1G).

次に、(j)前記抵抗体7上に、絶縁性樹脂を積層し、絶縁層8とする(図1(H)参照)。   Next, (j) an insulating resin is laminated on the resistor 7 to form the insulating layer 8 (see FIG. 1H).

次に、(k)ビアを形成し、前記抵抗体7の導通を取ると同時に、絶縁層8上に配線層9を形成する(図1(I)参照)。   Next, (k) a via is formed to make the resistor 7 conductive, and at the same time, a wiring layer 9 is formed on the insulating layer 8 (see FIG. 1I).

次に、(l)配線層9をパターニングする(図1(J)参照)。これによって、精度が高く、抵抗が高い抵抗体7を有する抵抗体内蔵プリント配線板が製造される。   Next, (l) the wiring layer 9 is patterned (see FIG. 1J). As a result, a resistor built-in printed wiring board having the resistor 7 with high accuracy and high resistance is manufactured.

以下に、本発明を実施例によって詳細に説明を行う。   Hereinafter, the present invention will be described in detail by way of examples.

1.BT(ビスマレイミドトリアジン)樹脂からなる厚さ0.4mmの基板表面をコンディショニングクリーナー(奥野製薬工業製:OPC−380コンディクリーンM)で洗浄し、Pd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次に、無電解ニッケル・鉄・リン合金めっき液(奥野製薬工業製:トップニコロンFY−2)で0.3μmほどめっきし、抵抗層とした。めっき直後の抵抗層のシート抵抗は、302Ω/□であった。   1. A substrate surface made of BT (bismaleimide triazine) having a thickness of 0.4 mm was washed with a conditioning cleaner (Okuno Pharmaceutical Co., Ltd .: OPC-380 Condy Clean M), and a Pd-Sn colloid solution (Okuno Pharmaceutical Co., Ltd .: OPC-). 80 catalyst) was applied with a Pd catalyst (not shown) and activated using an activator (Okuno Pharmaceutical Co., Ltd .: OPC-555 Accelerator M). Next, about 0.3 μm was plated with an electroless nickel / iron / phosphorus alloy plating solution (Okuno Pharmaceutical Co., Ltd .: Top Nicolon FY-2) to form a resistance layer. The sheet resistance of the resistance layer immediately after plating was 302 Ω / □.

2.1の無電解ニッケル・鉄・リン合金めっきした面上に、無電解金めっき液(上村工業製:TSB71)で0.1μmほどめっきし、保護層とした。   The surface plated with electroless nickel / iron / phosphorus alloy of 2.1 was plated with an electroless gold plating solution (manufactured by Uemura Kogyo Co., Ltd .: TSB71) to a thickness of 0.1 μm to form a protective layer.

3.2の無電解金めっきした面上に無電解銅プロセス(シプレイ・ファーイースト:CUPOSIT)で0.3μmほどめっきし、電解銅めっきで10μmほどめっきし、配線層とした。   On the electroless gold-plated surface of 3.2, about 0.3 μm was plated by an electroless copper process (CUPOSIT), and about 10 μm was plated by electrolytic copper plating to form a wiring layer.

4.ネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)を塗布した。次に、ネガを通してレジストに露光を与え、紫外線(UV)に選択的に露光した。ネガは、配線パターンとなる部分の配線層上のレジストが露光されるようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去した。   4). A negative dry film resist (manufactured by Hitachi Chemical Co., Ltd .: RY-3215) was applied. Next, the resist was exposed through a negative and selectively exposed to ultraviolet light (UV). The negative was designed so that the resist on the wiring layer in the portion to be the wiring pattern was exposed. The non-exposed portion of the resist was removed by dipping at 30 ° C. for 60 seconds using a developer (1% aqueous sodium carbonate solution).

5.露出した銅層を塩化第二鉄液を用いて65℃でエッチング除去した。次に、金層をシアン化カリウムを用いて40℃でエッチング除去した。次に、ニッケル・鉄・リン層を硫酸銅−硫酸溶液(硫酸銅250g/L、硫酸5mL/L)を用いて90℃でエッチング除去した。次に、剥離液(5%水酸化ナトリウム水溶液)でレジストを除去し、配線層、保護層及び抵抗層からなる100μm幅の配線パターンを形成した。   5. The exposed copper layer was removed by etching at 65 ° C. using a ferric chloride solution. Next, the gold layer was etched away at 40 ° C. using potassium cyanide. Next, the nickel / iron / phosphorus layer was removed by etching at 90 ° C. using a copper sulfate-sulfuric acid solution (copper sulfate 250 g / L, sulfuric acid 5 mL / L). Next, the resist was removed with a stripping solution (5% aqueous sodium hydroxide) to form a 100 μm wide wiring pattern comprising a wiring layer, a protective layer, and a resistance layer.

6.ネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)を塗布した。次に、ネガを通してレジストに露光を与え、紫外線(UV)に選択的に露光した。ネガは、抵抗体となる部分の配線層上のレジストが露光されるようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去した。   6). A negative dry film resist (manufactured by Hitachi Chemical Co., Ltd .: RY-3215) was applied. Next, the resist was exposed through a negative and selectively exposed to ultraviolet light (UV). The negative was designed so that the resist on the wiring layer in the portion to be a resistor was exposed. The non-exposed portion of the resist was removed by dipping at 30 ° C. for 60 seconds using a developer (1% aqueous sodium carbonate solution).

7.抵抗体となる部分上の配線層(長さ200μm、幅100μm)を、塩化第二鉄液を用いて65℃でエッチング除去し、下の金属を露出させた。   7). The wiring layer (length 200 μm, width 100 μm) on the portion to be the resistor was removed by etching at 65 ° C. using a ferric chloride solution to expose the lower metal.

8.剥離液(5%水酸化ナトリウム水溶液)でレジストを除去した後、配線層をCZ処理(メック製)で表面粗化処理した。   8). After removing the resist with a stripping solution (5% aqueous sodium hydroxide solution), the wiring layer was subjected to surface roughening treatment by CZ treatment (manufactured by MEC).

9.次に、露出した金層をシアン化カリウムを用いて40℃でエッチング除去し、抵抗体を形成した。   9. Next, the exposed gold layer was etched away using potassium cyanide at 40 ° C. to form a resistor.

10.抵抗体上にさらにBT樹脂を積層して絶縁層とし、ビアを形成し、フィルドビアめっきを行い、抵抗体の導通を取ると同時に、絶縁層上に配線層を形成した。この配線層をパターニングし、本発明の抵抗体内蔵プリント配線板を製作した。   10. A BT resin was further laminated on the resistor to form an insulating layer, vias were formed, filled via plating was performed, and the resistor was made conductive, and at the same time, a wiring layer was formed on the insulating layer. The wiring layer was patterned to produce a resistor-embedded printed wiring board according to the present invention.

11.抵抗体の抵抗を測定した結果、615Ωとなり、抵抗体の理論値604Ωとほぼ等しくなった。   11. As a result of measuring the resistance of the resistor, it was 615Ω, which was almost equal to the theoretical value 604Ω of the resistor.

[比較例]
シート抵抗50Ω/□、抵抗層(ニッケル・リン)厚0.20μmのOmega−Ply(Omega Tcchnologies製)の銅箔と抵抗層を、塩化第二鉄液を用いて65℃で一括エッチングし、100μmの配線パターンを形成した。抵抗体となる部分上の配線層(長さ200μm、幅100μm)を、アルカリ性エッチング液(メルテックス製:Aプロセス)を用いてエッチング除去し、下の抵抗層を露出させ、抵抗体を形成した。抵抗体の抵抗を測定した結果、147Ωとなり、抵抗体の理論値100Ωより、かなり大きくなった。
[Comparative example]
A copper foil and a resistance layer of Omega-Ply (made by Omega Tcnologies) having a sheet resistance of 50Ω / □ and a resistance layer (nickel / phosphorus) thickness of 0.20 μm are collectively etched at 65 ° C. using a ferric chloride solution to 100 μm. The wiring pattern was formed. The wiring layer (length 200 μm, width 100 μm) on the portion to be the resistor was removed by etching using an alkaline etching solution (Meltex: A process), and the lower resistor layer was exposed to form a resistor. . As a result of measuring the resistance of the resistor, it was 147Ω, which was considerably larger than the theoretical value of 100Ω.

請求項1に係わるプリント配線板の製造方法の工程を示す断面図である。It is sectional drawing which shows the process of the manufacturing method of the printed wiring board concerning Claim 1.

符号の説明Explanation of symbols

1 …絶縁性基板
2 …抵抗層
3 …保護層
4 …配線層
5 …エッチングレジスト
6 …配線パターン
7 …抵抗体
8 …絶縁層
9 …配線層
DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 2 ... Resistance layer 3 ... Protective layer 4 ... Wiring layer 5 ... Etching resist 6 ... Wiring pattern 7 ... Resistor 8 ... Insulating layer 9 ... Wiring layer

Claims (3)

抵抗体内蔵プリント配線板の製造方法において、
(a)絶縁性基板上に抵抗層をめっきによって形成する工程、
(b)前記抵抗層上に保護層を形成する工程、
(c)前記保護層上に配線層を形成する工程、
(d)前記配線層上にエッチングレジストを形成する工程、
(e)前記配線層、前記保護層及び前記抵抗層をエッチングした後、前記エッチングレジストを除去することによって、前記配線層、前記保護層及び前記抵抗層からなる配線パターンを形成する工程、
(f)前記配線パターン上にエッチングレジストを形成する工程、
(g)所定の配線層をエッチングし、下の保護層を露出させる工程、
(h)前記エッチングレジストを除去し、前記配線層を表面粗化処理する工程、
(i)露出した保護層をエッチングすることによって、抵抗体を形成する工程、
(j)前記抵抗層上に絶縁性樹脂を積層し、絶縁層を形成する工程、
(k)ビアを形成し、前記抵抗体の導通を取ると同時に、絶縁層上に配線層を形成する工程、
(l)配線層をパターニングする工程、
を具備し、
前記保護層を形成する材料が、金であることを特徴とする抵抗体内蔵プリント配線板の製造方法。
In the method of manufacturing a resistor-embedded printed wiring board,
(A) a step of forming a resistance layer on the insulating substrate by plating;
(B) forming a protective layer on the resistive layer;
(C) forming a wiring layer on the protective layer;
(D) forming an etching resist on the wiring layer;
(E) forming a wiring pattern comprising the wiring layer, the protective layer, and the resistance layer by etching the wiring layer, the protective layer, and the resistance layer, and then removing the etching resist;
(F) forming an etching resist on the wiring pattern;
(G) a step of etching a predetermined wiring layer to expose a lower protective layer;
(H) removing the etching resist and roughening the surface of the wiring layer;
(I) forming a resistor by etching the exposed protective layer;
(J) laminating an insulating resin on the resistance layer to form an insulating layer;
(K) forming a via and forming a wiring layer on the insulating layer at the same time as making the resistor conductive;
(L) a step of patterning the wiring layer;
Equipped with,
A method for manufacturing a resistor-embedded printed wiring board, wherein the material for forming the protective layer is gold .
前記抵抗層を形成する抵抗性材料が、ニッケル・リン二元系合金またはニッケル・リン三元系合金からなる材料であることを特徴とする請求項1記載の抵抗体内蔵プリント配線板の製造方法。   2. The method of manufacturing a resistor-embedded printed wiring board according to claim 1, wherein the resistive material forming the resistance layer is a material made of a nickel-phosphorus binary alloy or a nickel-phosphorus ternary alloy. . 前記(e)工程において、前記配線層をエッチングした後に、前記保護層及び前記抵抗層をサンドブラストまたはウエットブラストで削ることで、前記配線層、前記保護層及び前記抵抗層からなる配線パターンを形成することを特徴とする請求項1又は2に記載の抵抗体内蔵プリント配線板の製造方法。 In the step (e), after the wiring layer is etched, the protective layer and the resistance layer are cut by sand blasting or wet blasting to form a wiring pattern including the wiring layer, the protective layer, and the resistance layer. The method for manufacturing a printed wiring board with a built-in resistor according to claim 1 or 2 .
JP2004268132A 2004-09-15 2004-09-15 Manufacturing method of printed wiring board with built-in resistor Expired - Fee Related JP4507780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004268132A JP4507780B2 (en) 2004-09-15 2004-09-15 Manufacturing method of printed wiring board with built-in resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004268132A JP4507780B2 (en) 2004-09-15 2004-09-15 Manufacturing method of printed wiring board with built-in resistor

Publications (2)

Publication Number Publication Date
JP2006086269A JP2006086269A (en) 2006-03-30
JP4507780B2 true JP4507780B2 (en) 2010-07-21

Family

ID=36164532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004268132A Expired - Fee Related JP4507780B2 (en) 2004-09-15 2004-09-15 Manufacturing method of printed wiring board with built-in resistor

Country Status (1)

Country Link
JP (1) JP4507780B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992490B1 (en) 2008-05-30 2010-11-08 주식회사 코리아써키트 Forming method of embedded resistor
CN107611035A (en) * 2016-07-12 2018-01-19 欣兴电子股份有限公司 Package substrate preparation method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09500762A (en) * 1993-07-21 1997-01-21 オーメガ エレクトロニクス インコーポレーテッド Circuit board material with barrier layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09500762A (en) * 1993-07-21 1997-01-21 オーメガ エレクトロニクス インコーポレーテッド Circuit board material with barrier layer

Also Published As

Publication number Publication date
JP2006086269A (en) 2006-03-30

Similar Documents

Publication Publication Date Title
JP4178077B2 (en) Printed circuit board
KR100720662B1 (en) Printed wiring board and its manufacturing method
KR100814564B1 (en) Manufacturing method of printed wiring board
US7277005B2 (en) Printed circuit board including embedded resistor and method of fabricating the same
JPH0748584B2 (en) Printed circuit and its manufacturing method
JP2006278774A (en) Double-sided wiring board, method for manufacturing the same and base substrate thereof
JP2010267652A (en) Printed wiring board and method for manufacturing the same
JP2007158362A (en) Method for forming resistor on insulating substrate
US6767445B2 (en) Method for the manufacture of printed circuit boards with integral plated resistors
US8042261B2 (en) Method for fabricating embedded thin film resistors of printed circuit board
JP4507780B2 (en) Manufacturing method of printed wiring board with built-in resistor
CN115066109B (en) Flexible circuit board with electroplated hard gold isolated pad and manufacturing method thereof
JP2005032901A (en) Conductive sheet
KR101555014B1 (en) Printed circuit board for forming fine wiring and method for manufacturing the same
JP4507779B2 (en) Method for manufacturing printed wiring board with built-in resistance element
CN109788658B (en) Circuit board and manufacturing method thereof
JP2007067035A (en) Resistive element and its manufacturing method
JP4626282B2 (en) Manufacturing method of resistance element built-in substrate
JP4792761B2 (en) Method for forming resistance element
JP4661338B2 (en) Method for forming resistor
JP2005328019A (en) Method for manufacturing element incorporated printed wiring board
JP4168798B2 (en) Method for manufacturing printed wiring board
JP4687084B2 (en) Method for manufacturing printed wiring board with built-in passive element
JP2005240127A (en) Resistance element and printing circuit board
JP4645212B2 (en) Wiring circuit board built-in resistance element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees