JP2007059948A - Semiconductor chip, method for manufacturing semiconductor chip, lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device - Google Patents
Semiconductor chip, method for manufacturing semiconductor chip, lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2007059948A JP2007059948A JP2006319228A JP2006319228A JP2007059948A JP 2007059948 A JP2007059948 A JP 2007059948A JP 2006319228 A JP2006319228 A JP 2006319228A JP 2006319228 A JP2006319228 A JP 2006319228A JP 2007059948 A JP2007059948 A JP 2007059948A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- information
- manufacturing
- lead frame
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法に係り、特に二次元バーコードパターンを利用することにより半導体装置の製造工程に関する情報管理を効率的にかつ正確に実施することが可能な半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor chip, a semiconductor chip manufacturing method, a lead frame, a lead frame manufacturing method, a semiconductor device, and a semiconductor device manufacturing method, and more particularly, to a semiconductor device manufacturing process by using a two-dimensional bar code pattern. The present invention relates to a semiconductor chip, a semiconductor chip manufacturing method, a lead frame, a lead frame manufacturing method, a semiconductor device, and a semiconductor device manufacturing method capable of efficiently and accurately performing information management.
半導体装置の製造工程は、一般に非常に多くの工程から構成されている。代表的な半導体装置の製造工程を見ると、まずウェハ処理工程において、ウェハ面上にホトリソグラフィ工程、エッチング工程、洗浄工程などを反復して必要な半導体チップを形成する。次いで、プローブ装置によりウェハ上に形成された各チップの良不良を検査して、マッピングデータを取得した後、ウェハ組立工程に送る。ウェハ組立工程では、まずダイシング工程でウェハを各ダイに分割する。次いで、ボンディング工程で、マッピングデータに応じて良品のダイをピックアップしてリードフレームに装着する。さらにワイヤボンディング工程で、半導体チップ上の接続電極と外部引出用端子の間をワイヤボンディングで接続する。そして、パッケージング工程において、熱硬化性樹脂で半導体チップのモールド成形を行い、パッケージの表面に所定の情報をマーキングすることにより、半導体装置が完成する。 The manufacturing process of a semiconductor device is generally composed of a very large number of processes. Looking at a typical semiconductor device manufacturing process, first, in a wafer processing process, a necessary semiconductor chip is formed on a wafer surface by repeating a photolithography process, an etching process, a cleaning process, and the like. Next, the probe device inspects each chip formed on the wafer for goodness and badness, acquires mapping data, and sends it to the wafer assembly process. In the wafer assembly process, first, the wafer is divided into dies in a dicing process. Next, in the bonding process, a good die is picked up according to the mapping data and mounted on the lead frame. Further, in the wire bonding step, the connection electrodes on the semiconductor chip and the external lead terminals are connected by wire bonding. Then, in the packaging process, the semiconductor device is completed by molding the semiconductor chip with a thermosetting resin and marking predetermined information on the surface of the package.
以上のように、半導体装置が完成するまでには、非常に多くの複雑な工程が必要であり、各工程において半導体製品の情報管理を正確に行っていく必要がある。この点、従来の半導体製造工程では、同一規格の半導体装置を大量生産して、そのスケールメリットを生かすことに主眼が置かれていたため、工程内物流する半導体装置の情報管理も比較的容易であった。すなわち、従来の半導体製造工程では、同一製造方法で処理される半導体装置は、一つのロットとしてまとめて工程内物流を行うため、各ロットは通常同一の条件で処理されることが多く、その情報管理も比較的容易であった。 As described above, a very large number of complicated processes are required until a semiconductor device is completed, and it is necessary to accurately manage information on semiconductor products in each process. In this regard, in the conventional semiconductor manufacturing process, the focus was on mass-producing semiconductor devices of the same standard and taking advantage of the economies of scale, so information management of semiconductor devices distributed in the process was relatively easy. It was. In other words, in the conventional semiconductor manufacturing process, semiconductor devices processed by the same manufacturing method are collectively processed as one lot and in-process logistics, so each lot is usually processed under the same conditions. Management was also relatively easy.
しかしながら、近年、半導体装置が一般商品や産業用部品として広く使用される至り、例えばASIC(特定用途向IC)やSOS(システム・オン・シリコン)のように、半導体装置に対しても多品種少量生産の市場要求が高まってきている。かかる特定用途向けの半導体装置では、例えば、数量面では1枚のウェハで複数品種を作り込むことで十分な量の場合もある。 However, in recent years, semiconductor devices have been widely used as general products and industrial parts. For example, semiconductor devices such as ASIC (specific application IC) and SOS (system-on-silicon) have a small variety of small quantities. The market demand for production is increasing. In such a semiconductor device for a specific application, for example, in terms of quantity, there may be a sufficient amount by making a plurality of types with one wafer.
また一方で、大容量メモリチップのように、チップの一部が良品であれば製品として出荷できるような場合もあり、同一ウェハ内のチップに関しても、各チップごとに個別に情報管理する必要性も生じてきている。 On the other hand, there is a case where a part of a chip can be shipped as a good product, such as a large-capacity memory chip, and it is necessary to individually manage information for each chip even for chips on the same wafer. Has also arisen.
この点、従来の半導体製造工程においても、ウェハ上の半導体チップや樹脂封止された半導体パッケージの表面に数字やアルファベットのようなID情報をマーキングすることにより、半導体装置の工程内物流を管理することが行われていた。しかしながら、数字やアルファベットでは、記録できる情報量に限界があり、また数字やアルファベットは読取時にエッジ認識処理を行う必要があり、その認識作業が困難であり、さらに汚れ、傷などにも弱いという問題があった。 In this regard, even in the conventional semiconductor manufacturing process, the in-process logistics of the semiconductor device is managed by marking ID information such as numerals and alphabets on the surface of the semiconductor chip on the wafer and the surface of the semiconductor package sealed with resin. Things were going on. However, there is a limit to the amount of information that can be recorded with numbers and alphabets, and it is necessary to perform edge recognition processing when reading numbers and alphabets, making the recognition work difficult, and also being vulnerable to dirt and scratches. was there.
この点、光学装置による読取り作業を容易に行えることから、半導体製造工程の半導体装置の工程内物流においては、一次元バーコードパターンを利用して、各種情報を記録することも行われている。しかし、単位面積あたりの一次元バーコードパターンに記憶できる情報量には限界があり、一次元バーコードパターンに乗せたい情報量が増えればそれだけ一次元バーコードパターンの面積も増加するため、一次元バーコードパターンによる情報管理は、情報記憶スペースに限界がある半導体装置を扱うすべての半導体製造工程において使用できるものではなかった。 In this respect, since the reading operation by the optical device can be easily performed, various information is recorded using a one-dimensional barcode pattern in the in-process distribution of the semiconductor device in the semiconductor manufacturing process. However, there is a limit to the amount of information that can be stored in a one-dimensional barcode pattern per unit area, and as the amount of information that you want to place on the one-dimensional barcode pattern increases, the area of the one-dimensional barcode pattern increases accordingly. Information management using a barcode pattern cannot be used in all semiconductor manufacturing processes that handle semiconductor devices with limited information storage space.
本発明は、従来の半導体製造工程の工程内物流における半導体装置の情報管理に関する上記問題点に鑑みてなされたものであり、ウェハ上に配列されるチップごとに、あるいは半導体チップがボンディングされるリードフレームごとに、あるいは樹脂封止された半導体チップのパッケージ製品ごとに個別に情報管理を行うことが可能な、新規かつ改良された半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法を提供することである。 The present invention has been made in view of the above-mentioned problems relating to information management of semiconductor devices in the in-process distribution of a conventional semiconductor manufacturing process, and leads for each chip arranged on a wafer or to which a semiconductor chip is bonded. New and improved semiconductor chip, semiconductor chip manufacturing method, lead frame, and lead frame manufacturing method capable of individually managing information for each frame or each packaged product of a semiconductor chip sealed with resin A semiconductor device and a method for manufacturing the semiconductor device are provided.
さらに本発明の別の目的は、半導体装置の限定された微小空間に各種情報を記録して、半導体製造工程の工程内物流の効率化及び正確化を図ることが可能な、新規かつ改良された半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法を提供することである。 Furthermore, another object of the present invention is new and improved, which is capable of recording various kinds of information in a limited micro space of a semiconductor device to improve the efficiency and accuracy of in-process logistics in the semiconductor manufacturing process. A semiconductor chip, a semiconductor chip manufacturing method, a lead frame, a lead frame manufacturing method, a semiconductor device, and a semiconductor device manufacturing method are provided.
さらに本発明の別の目的は、比較的廉価な産業用の光学装置により、各チップや各リードフレームや各製品チップに付されたID情報の取得を容易に行うことが可能であり、しかも汚れや傷などが生じても、信頼性の高い情報取得を行うことが可能な、新規かつ改良された半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法を提供することである。 Furthermore, another object of the present invention is to enable easy acquisition of ID information attached to each chip, each lead frame, and each product chip by using a relatively inexpensive industrial optical device. New and improved semiconductor chip, semiconductor chip manufacturing method, lead frame, lead frame manufacturing method, semiconductor device, and semiconductor device capable of performing highly reliable information acquisition even if damage or damage occurs It is to provide a manufacturing method.
さらに本発明は、登録された製品ID情報に製造工程履歴情報や出荷後のフィールドでのクレーム情報などの各種付加的情報を関連づけることにより、出荷された製品のメンテナンス時にもユーザフレンドリなサービスを提供することが可能な、新規かつ改良された半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法を提供することである。 Furthermore, the present invention provides a user-friendly service during maintenance of shipped products by associating various additional information such as manufacturing process history information and complaint information in the field after shipment with the registered product ID information. A new and improved semiconductor chip, a method for manufacturing a semiconductor chip, a lead frame, a method for manufacturing a lead frame, a semiconductor device, and a method for manufacturing a semiconductor device are provided.
上記課題を解決するために、本発明によれば、複数のボンディングパッドが設けられる表面上に、複数の升目状パターンを、該ボンディングパッドが配置される周辺領域に取り囲まれた領域に、情報に応じて第1の方向と該第1の方向と垂直な第2の方向に配列して構成された二次元パターンが付加された半導体チップが提供される。 In order to solve the above-described problems, according to the present invention, a plurality of grid patterns are provided on a surface provided with a plurality of bonding pads in a region surrounded by a peripheral region where the bonding pads are arranged. Accordingly, a semiconductor chip to which a two-dimensional pattern configured by arranging in a first direction and a second direction perpendicular to the first direction is added is provided.
また本発明によれば、上記の半導体チップを製造する方法で、前記二次元パターンのためのマスクを用いてウェハ状態で前記周辺領域に取り囲まれた領域内に二次元パターンを投影露光する工程と、前記ウェハをダイカットして個片化した前記半導体チップとする工程と、を有することを特徴とする半導体チップの製造方法が提供される。前記二次元パターンのためのマスクは、例えば、二次元パターンとして記録したい情報に基づいて複数の升目部それぞれを透光とするか遮光とするか変更可能な液晶マスクである。 According to the present invention, in the method for manufacturing a semiconductor chip, a step of projecting and exposing a two-dimensional pattern in a region surrounded by the peripheral region in a wafer state using a mask for the two-dimensional pattern; There is provided a method for manufacturing a semiconductor chip, comprising the step of: die-cutting the wafer to obtain the semiconductor chip separated into individual pieces. The mask for the two-dimensional pattern is, for example, a liquid crystal mask that can change whether each of the plurality of mesh portions is light-transmitting or light-blocking based on information to be recorded as a two-dimensional pattern.
また本発明によれば、上記の半導体チップが複数搭載されたリードフレ−ムが提供される。前記リードフレームにも二次元パターンが設けられていてもよい。 According to the present invention, a lead frame on which a plurality of the above semiconductor chips are mounted is provided. The lead frame may also be provided with a two-dimensional pattern.
また本発明によれば、上記のリードフレームの製造方法で、前記リードフレームに設けられる二次元パターンはレーザで前記半導体チップの搭載される面側に設けられることを特徴とするリードフレームの製造方法が提供される。 According to the present invention, in the lead frame manufacturing method, the two-dimensional pattern provided on the lead frame is provided on a surface side on which the semiconductor chip is mounted by a laser. Is provided.
また本発明によれば、半導体チップを内蔵するパッケージの表面に、複数の升目状パターンを、情報に応じて第1の方向と該第1の方向と垂直な第2の方向に配列して構成された二次元パターンが付加された半導体装置が提供される。前記パッケージの表面には前記二次元パターンとともに文字情報を有することも可能である。 According to the invention, a plurality of grid patterns are arranged on the surface of a package containing a semiconductor chip in a first direction and a second direction perpendicular to the first direction according to information. A semiconductor device to which the two-dimensional pattern is added is provided. It is also possible to have character information on the surface of the package together with the two-dimensional pattern.
また本発明によれば、上記の半導体装置の製造方法で、前記二次元パターンをレーザにて前記パッケージの表面に設けることを特徴とする半導体装置の製造方法が提供される。前記二次元パターン及び前記文字情報をレーザにて前記パッケージの表面に設けることも可能である。 According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, wherein the two-dimensional pattern is provided on the surface of the package with a laser in the method for manufacturing a semiconductor device. It is also possible to provide the two-dimensional pattern and the character information on the surface of the package with a laser.
また本発明によれば、ウェハ面上に配列された各チップに情報管理用二次元バーコードパターンがチップID情報として投影露光されることを特徴とする半導体装置が提供される。なお、二次元バーコードパターンに付加されるチップID情報として、各チップごとに固有のチップ情報を含ませることができる。 In addition, according to the present invention, there is provided a semiconductor device characterized in that a two-dimensional bar code pattern for information management is projected and exposed as chip ID information on each chip arranged on a wafer surface. As chip ID information added to the two-dimensional barcode pattern, unique chip information can be included for each chip.
二次元バーコードパターンは単位面積あたりに記録することができる情報量が非常に多く、また光学装置による認識も容易に行うことが可能なので、従来は不可能であったウェハ面上に配列された各チップごとにマーキングを行い各チップごとの情報管理を容易に行うことができる。 The two-dimensional barcode pattern has a very large amount of information that can be recorded per unit area and can be easily recognized by an optical device. Marking is performed for each chip, and information management for each chip can be easily performed.
また、各チップに二次元バーコードパターンをマーキングする方法としては、各ショットごとに透光パターンを変化させることが可能な液晶マスクにより投影露光すれば、同一マスクを用いて各ウェハに対して個別のチップID情報を付与することが可能となる。 In addition, as a method of marking a two-dimensional barcode pattern on each chip, if a projection exposure is performed with a liquid crystal mask capable of changing a translucent pattern for each shot, each wafer is individually used with the same mask. It is possible to give the chip ID information.
また本発明によれば、半導体チップがボンディングされたリードフレーム上に情報管理用二次元バーコードパターンがフレームID情報としてマーキングされることを特徴とする半導体装置が提供される。なお、二次元バーコードパターンに付加されるフレームID情報には、フレーム内のチップ配置情報や、チップID情報を含ませることができる。 According to the present invention, there is provided a semiconductor device characterized in that an information management two-dimensional barcode pattern is marked as frame ID information on a lead frame to which a semiconductor chip is bonded. The frame ID information added to the two-dimensional barcode pattern can include chip arrangement information in the frame and chip ID information.
かかる構成によれば、従来、単に各リードフレームを見ても区別がつかなかったチップ付きリードフレームの識別を容易に行うことが可能となるとともに、適当な光学装置を用いて、フレームID情報を読み出すことにより、フレーム内にボンディングされているチップを個別に区別することができるようになる。 According to such a configuration, it is possible to easily identify a lead frame with a chip that cannot be distinguished by simply looking at each lead frame in the past, and frame ID information can be obtained using an appropriate optical device. By reading out, the chips bonded in the frame can be individually distinguished.
また本発明によれば、樹脂封止された半導体チップの外周面に情報管理用二次元バーコードパターンが製品ID情報としてマーキングされることを特徴とする半導体装置が提供される。なお、二次元バーコードに記録される製品ID情報には、樹脂封止される各チップごとの付属情報や、チップID情報を含ませることが可能である。かかる構成によれば、モールド後のチップが見えない状態であっても、各チップごとに情報管理を行うことが可能である。 The present invention also provides a semiconductor device characterized in that an information management two-dimensional barcode pattern is marked as product ID information on the outer peripheral surface of a resin-sealed semiconductor chip. The product ID information recorded in the two-dimensional barcode can include attached information for each chip sealed with resin and chip ID information. According to such a configuration, information management can be performed for each chip even when the chip after molding is not visible.
さらに、本発明によれば、半導体装置に関する情報を各半導体装置ごとに個別に管理する半導体装置の情報管理システムが提供される。そして、この情報管理システムは、チップID情報と、そのチップID情報を読み取る読取り装置と、読み取られたチップID情報を登録し、その登録されたチップID情報に基づいて、各半導体製造工程を管理する管理部とから構成される。また、チップID情報とプロービング時のマッピングデータとを関連づけて管理すれば、ダイスボンド時の誤ピックアップ動作も軽減することができる。 Furthermore, according to the present invention, there is provided an information management system for a semiconductor device that individually manages information related to the semiconductor device for each semiconductor device. The information management system registers chip ID information, a reading device that reads the chip ID information, and the read chip ID information, and manages each semiconductor manufacturing process based on the registered chip ID information. And a management unit. In addition, if the chip ID information and the mapping data at the time of probing are managed in association with each other, an erroneous pick-up operation at the time of die bonding can be reduced.
さらに、本発明によれば、半導体装置に関する情報を各半導体装置ごとに個別に管理する半導体装置の情報管理システムが提供される。そして、この情報管理システムは、フレームID情報と、フレームID情報を読み取る読取り装置と、読み取られたフレームID情報を登録し、その登録されたフレームID情報に基づいて、各半導体製造工程を管理する管理部とから構成される。 Furthermore, according to the present invention, there is provided an information management system for a semiconductor device that individually manages information related to the semiconductor device for each semiconductor device. The information management system registers frame ID information, a reading device that reads the frame ID information, and the read frame ID information, and manages each semiconductor manufacturing process based on the registered frame ID information. It consists of a management department.
さらに、本発明によれば、半導体装置に関する情報を各半導体装置ごとに個別に管理する半導体装置の情報管理システムが提供される。そして、この情報管理システムは、製品ID情報と、製品ID情報を読み取る読取り装置と、読み取られた製品ID情報を登録し、その登録された製品ID情報に基づいて、製品出荷工程を管理する管理部とを備えている。 Furthermore, according to the present invention, there is provided an information management system for a semiconductor device that individually manages information related to the semiconductor device for each semiconductor device. The information management system registers product ID information, a reading device that reads the product ID information, and registers the read product ID information, and manages the product shipping process based on the registered product ID information. Department.
以上のように、二次元バーコードパターンによりコード化されたチップID情報やフレームID情報や製品ID情報を半導体製造工程の工程内物流で使用すれば、チップごとにきめ細かな管理を行うことが可能となり、多品種少量生産にも柔軟に対応可能な半導体製造設備を構築できる。 As described above, if chip ID information, frame ID information, and product ID information encoded by a two-dimensional barcode pattern are used in the in-process logistics of the semiconductor manufacturing process, fine management can be performed for each chip. Therefore, it is possible to construct a semiconductor manufacturing facility that can flexibly handle high-mix low-volume production.
なお、登録された製品ID情報に、各チップの製造工程履歴情報を関連づけたり、あるいは、製品出荷後のフィールドでのクレーム情報を関連づければ、半導体製造工程においてトラブルが発生した場合の原因を各チップ単位にまで絞り込むことが可能となり、また出荷後のメンテナンスサービスをよりきめ細かに行うことも可能となる。 In addition, if the manufacturing process history information of each chip is associated with the registered product ID information, or the complaint information in the field after product shipment is associated, each cause of trouble occurring in the semiconductor manufacturing process can be identified. It becomes possible to narrow down to the chip unit, and maintenance service after shipment can be performed more finely.
以上説明したように、本発明によれば、チップID情報に基づいて、ウェハ上に配列されるチップごとに、あるいはチップがボンディングされたリードフレームごとに、あるいは樹脂封止された半導体チップのパッケージ製品ごとに、それぞれ固有の二次元バーコードパターンを付することにより、各チップごと、各フレームごと、樹脂封止された各製品チップごとに個別に情報管理を行うことが可能であり、半導体製造工程における各処理工程、物流工程、出荷工程、クレーム処理工程など、半導体製造に関するすべての工程において半導体装置の情報管理の効率化及び精度を向上させることができる。 As described above, according to the present invention, based on the chip ID information, for each chip arranged on the wafer, for each lead frame to which the chip is bonded, or for a resin-encapsulated semiconductor chip package By attaching a unique two-dimensional barcode pattern to each product, it is possible to individually manage information for each chip, each frame, and each product chip sealed with resin. The efficiency and accuracy of information management of semiconductor devices can be improved in all processes related to semiconductor manufacturing, such as each processing process, logistics process, shipping process, and claim processing process.
以下に、添付図面を参照しながら本発明にかかる半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法の好適な実施形態について詳細に説明する。 Exemplary embodiments of a semiconductor chip, a semiconductor chip manufacturing method, a lead frame, a lead frame manufacturing method, a semiconductor device, and a semiconductor device manufacturing method according to the present invention will be described below in detail with reference to the accompanying drawings.
まず、図1には、本実施の形態に適用可能な二次元バーコードパターンの一例が示されている。図示のように、二次元バーコードパターン10は、二次元的に展開する升目11を予め決められた規則に沿って白黒に塗り分けることにより所定の情報を記録することが可能な二次元パターンである。なお、二次元パターンの升目を塗り分けるコード化規則等については、従来のものを利用したり、また新たに創作することが可能であるが、その塗り分け方法については、本発明の要旨とは直接関係ないので、その詳細説明は省略する。ただし、当該コード化規則には、データ誤り検出をコード化することも可能であり、その場合には、後述するように、各チップや各フレームや樹脂封止された各半導体チップに記録された二次元バーコードパターンを読み取る際の誤りを軽減することが可能である。
First, FIG. 1 shows an example of a two-dimensional barcode pattern applicable to the present embodiment. As shown in the figure, the two-
ここで、従来、各種情報を記録することが可能なパターンとして使用されている一次元バーコードパターンについて、本発明に適用される二次元バーコードパターンとの比較において説明する。
図2に、典型的な一次元バーコードパターンの例を示すが、図示のように、一次元バーコードパターン20は、数種の幅の黒白の平行バー21と、光学式文字認識が可能な字体の文字で構成された文字列23から構成されている。しかしながら、かかる一次元バーコードパターン20は、単位面積あたりのパターンに記録できる情報量には限界があり、一次元バーコードパターンに記録したい情報量が増えれば増えるだけ、一次元バーコードパターンの面積も増加するため、一次元バーコードパターンは情報記憶スペースに限界がある半導体装置を扱うすべての半導体製造工程の情報管理にそのまま使用できるものではなかった。
Here, a one-dimensional barcode pattern conventionally used as a pattern capable of recording various information will be described in comparison with a two-dimensional barcode pattern applied to the present invention.
FIG. 2 shows an example of a typical one-dimensional barcode pattern. As shown in the figure, the one-dimensional barcode pattern 20 is capable of recognizing optical characters with black and white
これに対して、発明者の知見によれば、本発明において採用される二次元バーコードパターンは、従来の文字情報パターンや一次元バーコードパターンに比較して、次のような優れた特徴を有している。
(1)単位面積当たりの情報記録量が一次元バーコードに比較して遥かに多く、またパターンの寸法も自由に設定できるので、パターンを付する空間に制限がある用途に適している。
(2)パターンの形成方法も容易であり、パターンを形成する部位に応じて、各種の従来技術を応用することができる。
(3)パターンの光学的認識が容易であり、しかも、汚れ、傷などにも強く、読取り方向の自由度にも優れているので、情報読取装置に要するコストを廉価に抑えることができる。
(4)パターンにデータ誤り検出用のコードを含ませることが可能であり、したがって、パターンの読取誤りを最低限に抑えることができる。
On the other hand, according to the inventor's knowledge, the two-dimensional barcode pattern employed in the present invention has the following superior characteristics compared to the conventional character information pattern and one-dimensional barcode pattern. Have.
(1) The amount of information recorded per unit area is much larger than that of a one-dimensional bar code, and the size of the pattern can be set freely, which is suitable for applications where the space to which the pattern is attached is limited.
(2) The pattern forming method is also easy, and various conventional techniques can be applied according to the part where the pattern is formed.
(3) The optical recognition of the pattern is easy, it is resistant to dirt, scratches, etc., and the degree of freedom in the reading direction is excellent, so that the cost required for the information reading apparatus can be kept low.
(4) It is possible to include a code for detecting a data error in the pattern, and therefore it is possible to minimize pattern reading errors.
本発明者は、二次元バーコードパターンが有する上記のような特徴に鑑み鋭意検討した結果、二次元バーコードパターンを半導体製造工程の各種段階で利用することにより、半導体製造工程の工程内物流において、効率的かつ正確な情報管理を行うことが可能な本発明に想到したものである。 As a result of intensive studies in view of the above-described characteristics of the two-dimensional barcode pattern, the present inventor has utilized the two-dimensional barcode pattern in various stages of the semiconductor manufacturing process, thereby enabling in-process logistics of the semiconductor manufacturing process. Thus, the present invention has been conceived to enable efficient and accurate information management.
以下、半導体製造工程の各段階において二次元バーコードを利用した実施の形態について詳細に説明する。 Hereinafter, an embodiment using a two-dimensional barcode at each stage of the semiconductor manufacturing process will be described in detail.
1. ウェハプロセスにおける実施の形態
本実施の形態によれば、ウェハプロセス時において、チップID情報としての二次元バーコードパターン30が、図3に示すように、各ウェハに形成された各チップ31−1〜31−3の所定位置(例えば、図示の例では、左下方位置)にそれぞれ二次元バーコードパターン30−1〜30−3として記録される。チップID情報を記録するには、例えば、ウェハプロセスの最終工程付近において実施される配線工程のホトリソグラフィ工程において、投影露光時にチップの所定箇所にチップID情報に相当する二次元バーコードパターンを投影露光することができる。
1. Embodiment in Wafer Process According to the present embodiment, a two-dimensional barcode pattern 30 as chip ID information is formed in each chip 31-1 on each wafer as shown in FIG. Are recorded as two-dimensional barcode patterns 30-1 to 30-3 at predetermined positions (for example, the lower left position in the illustrated example). In order to record the chip ID information, for example, in the photolithography process of the wiring process performed in the vicinity of the final process of the wafer process, a two-dimensional barcode pattern corresponding to the chip ID information is projected onto a predetermined portion of the chip during projection exposure. Can be exposed.
図4には、チップID情報を各チップ上に投影露光するための液晶マスクの実施の一形態が示されている。この液晶マスク40は、各升目の液晶配列を変更し、二次元バーコードパターンに相当する透光/遮光パターンをマスク面上に表現することができるものである。チップID発生部41では、各チップごとに製品名、ロットID、チップ位置座標などのチップID情報を求める。二次元バーコード変換部42では、チップID発生部41から送信されるチップID情報を二次元バーコードパターンに変換する。液晶ドライバ43は液晶マスク40の各升目の透光/遮光パターンを適宜変更して、二次元バーコード変換部42において二次元バーコードパターンに変換された透光/遮光パターンを液晶ドライバ43にて、液晶マスク40上に表現する。
FIG. 4 shows an embodiment of a liquid crystal mask for projecting and exposing chip ID information onto each chip. The
そして、かかる液晶マスク40を用いて、不図示の投影露光装置により、各チップの所定位置にショット露光することにより、各チップごとに固有の二次元バーコードパターンを焼き付けることができる。後は通常の処理と同様のホトリソグラフィ工程とエッチング工程を行うことにより、各チップごとに固有の二次元バーコードパターンを形成することができる。なお、上記例では、各チップごとに異なる二次元バーコードパターンを付する例を示したが、もちろん各チップに対して同一の二次元バーコードパターンを付することも可能であることは言うまでもない。
Then, by using the
以上のように、本実施の形態によれば、ウェハの各チップに対して、各チップを区別するためのチップID情報を非常に少ない面積で付加することが可能となり、従来不可能であった各チップごとの区別が、ウェハ面上の各チップごとに個別に可能となる。また、ウェハプロセスの配線工程において、チップ上に二次元バーコードパターンを形成すれば、二次元バーコードパターン付加用のスペースを別途設けずとも、各チップごとにチップID情報を記録することができる。さらに、図4に示すような、液晶マスク40を利用すれば、同一のマスクで各チップごとに異なるチップID情報を記録することができる。
As described above, according to the present embodiment, chip ID information for distinguishing each chip can be added to each chip on the wafer with a very small area, which has been impossible in the past. Each chip can be individually distinguished for each chip on the wafer surface. Further, if a two-dimensional barcode pattern is formed on a chip in the wiring process of the wafer process, chip ID information can be recorded for each chip without providing a space for adding a two-dimensional barcode pattern. . Furthermore, if a
2. ウェハ組立工程における実施の形態
次に、上記のように各チップごとに記録されたチップID情報を半導体製造工程のウェハ組立工程において利用する実施の一形態について説明する。
2. Embodiment in Wafer Assembly Process Next, an embodiment in which the chip ID information recorded for each chip as described above is used in the wafer assembly process of the semiconductor manufacturing process will be described.
一般に、半導体製造プロセスでは、ウェハプロセスにおいて各ウェハ上にチップを形成した後に、プローバ装置により、各チップごとの良不良を検査している。図5には、プローブ工程において検査されたウェハ50上の良品チップ51(図5中で白塗りの矩形)、半良品チップ52(図5中で斜線を付した矩形)、不良チップ53(図5中で黒塗りの矩形)の配列例が示されている。そして、プローブ検査の結果は、図6(a)に示すようなマッピングデータとして管理されている。なお、半良品チップ52の中には、配線等の変更を加えれば出荷可能になるものも含まれており、後述するように、本実施の形態によれば、各チップごとに個別に情報管理が可能なので、かかる半良品チップ52も容易に出荷可能にすることができ、製品の歩留まりを向上させることができる。
In general, in a semiconductor manufacturing process, after a chip is formed on each wafer in a wafer process, a prober device checks the quality of each chip. FIG. 5 shows non-defective chips 51 (white rectangles in FIG. 5), semi-defective chips 52 (hatched rectangles in FIG. 5), defective chips 53 (see FIG. 5) on the
図7には、各チップごとに固有のチップID情報を含むマッピングデータ、及び後述する各種情報テーブルを利用した、組立工程情報管理システム70の概略構成が示されている。
図示のように、プロービング工程により取得された情報は、プロービング用LAN71からブリッジ72を介して組立工程用LAN73に送られ、データサーバ74内のデータベース75内に格納される。組立工程用LAN73には、各組立工程を実行する半導体製造装置、例えば、ダイカットされたチップをピックアップしてリードフレームに装着するダイスボンダ(DB)76、チップ上の電極と外部引出用端子とをワイヤボンディングで接続するワイヤボンダ(WB)77、熱硬化性樹脂でパッケージングされたパッケージの表面にマーキングを行う捺印機78、パッケージに捺印された情報に基づいてチップの分類を行うチップソータ79などが接続されている。
以下、チップ組立工程における各半導体製造装置での、本発明にかかるID情報管理の応用例について詳細に説明することにする。
FIG. 7 shows a schematic configuration of an assembly process information management system 70 using mapping data including unique chip ID information for each chip and various information tables described later.
As shown in the figure, the information acquired by the probing process is sent from the probing
Hereinafter, an application example of ID information management according to the present invention in each semiconductor manufacturing apparatus in the chip assembly process will be described in detail.
(A)ダイスボンダにおける実施の形態
最初に、ダイスボンダ(DB)76における各チップID情報に基づく情報管理について説明する。
図8に示すマッピングデータ取り込みシーケンス80では、まず、ダイスボンダ(DB)76側から、データサーバ74に対して、これからボンディング処理を行うロットIDを照会する(S81)。すると、データサーバ74は、照会のあったロットに関するウェハマッピングデータ(図6(b)参照。)をデータベース75から取り出して、ダイスボンダ(DB)76に転送する(S82)。ダイスボンダ(DB)76では、送られてきたマッピングデータに基づいてダイスボンディング処理を行う(S83)。その際に、本実施形態によれば、図6(b)に示すように、マッピングデータには各チップID情報が関連づけられているので、ダイスボンダ(DB)76で各チップをピックアップする際に、各チップの二次元バーコードを直接画像認識して、各チップごとにマッピングデータとの照合を行うことができる。その結果、ダイスボンド時の誤ピックアップをさらに減少することができる。そして、ボンディング処理が完了すると、終了信号がサーバ74に送られ、データベース75に格納され(S84)、次の工程に進む。
(A) Embodiment in Die Bonder First, information management based on each chip ID information in the die bonder (DB) 76 will be described.
In the mapping data fetch
以上のように、ダイスボンダ(DB)76において、各チップごとに付されたチップID情報を利用することにより、ウェハ面の座標という位置情報のみが頼りだった従来の装置に比較して、処理時に各チップID情報を適当な光学装置により直接認識して、マッピングデータと照合することが可能となるので、ダイスボンド時のチップの誤ピックアップの発生率を減少させることができる。 As described above, in the die bonder (DB) 76, by using the chip ID information assigned to each chip, compared with the conventional apparatus that relied only on the positional information of the coordinates of the wafer surface, at the time of processing Each chip ID information can be directly recognized by an appropriate optical device and collated with the mapping data, so that it is possible to reduce the incidence of chip mispickup during die bonding.
以上、各チップに直接マーキングされるチップID情報が記録された二次元バーコードパターンの利用について説明したが、図9に示すように、二次元バーコードパターン91を、各チップ92がボンディングされる各フレーム93に付することにより、フレームID情報を各フレーム93に記録することも可能である。
The use of the two-dimensional barcode pattern in which the chip ID information directly marked on each chip is recorded has been described above. As shown in FIG. 9, the two-
図10は、フレームID情報を各フレームにマーキングするためのダイスボンダの実施の一形態を示している。図示のダイスボンダ100の概略構成について説明すると、ウェハリング収納マガジン101にはボンディング処理前のチップが装着されたウェハリング102が収納されており、そこから、不図示の搬送アームにより、該当するウェハリング102が取り出されて処理ステージに移載される。ボンディングアーム103は、ウェハリング102からボンディング対象となるチップを取り出して、ボンディングヘッド部104に移載する。ボンディングヘッド部104には、リードフレーム収納マガジン105に収納されたリードフレームがリードフレーム供給装置106により適宜供給され、リードフレーム上の所定位置にチップがボンディングされる。なお、符号107は、リードフレーム上にボンディングされるチップの位置補正及び各チップに付されたチップID情報を認識するための画像認識装置である。このようにして、ボンディング処理が終了したリードフレームは、マーキング部に移載され、そこでフレームID情報印刷用レーザ装置108により所定位置にフレームID情報としての二次元バーコードパターンが印刷された後、不図示の搬送アームにより、リードフレーム収納マガジン105に収納される。又、ボンディングの終了したウェハリングはウェハリング収納マガジン109に戻される。
FIG. 10 shows an embodiment of a die bonder for marking frame ID information on each frame. The schematic configuration of the illustrated
以上説明したように、図10に示すようなダイスボンダ100を用いて、各フレーム93に固有の二次元バーコードパターン91を付加することにより、従来、各フレームを見ても区別がつかなかったチップ付リードフレームを識別することが可能となる。
As described above, by using a
次に、図7に示すようなチップ組立工程システムにおいて、フレームID情報を利用する一例について説明する。なお、図11には、データサーバ74のデータベース75に格納されて管理されるリードフレームのチップ情報テーブルの一例が示されており、図示のように、リードフレームのチップ情報テーブルには、フレームID情報、チップ数、各チップID情報などが記録されており、フレーム上の二次元バーコードパターンや各チップ上の二次元バーコードパターンと関連づけられて管理されている。
さらに、図12には、データサーバ74において管理される各チップの製造条件情報テーブルの一例が示されており、図示のように、各チップの製造条件情報テーブルには、各チップID、製品コード、ウェハプロセスのフロー番号、プロービングカテゴリコードなどの基礎データに加えて、各組立工程に関する装置種類、製造条件、処理日時、処理装置、収集データなどが記録され、フレーム上の二次元バーコードパターンや各チップ上の二次元バーコードパターンと関連づけられて管理されている。
Next, an example of using the frame ID information in the chip assembly process system as shown in FIG. 7 will be described. FIG. 11 shows an example of a lead frame chip information table stored and managed in the
Further, FIG. 12 shows an example of a manufacturing condition information table for each chip managed by the
上記のように、フレーム上の二次元バーコードパターンや各チップ上の二次元バーコードパターンに関連づけてフレームID情報やチップID情報を管理することにより、ある製造装置から、フレームID情報に基づいてそのフレームにボンディングされているチップID情報に関する照会があれば、データサーバ74は、そのフレームに関する情報テーブルを検索し、その情報テーブルに記録されているデータに基づいて、そのフレームにボンディングされているチップID情報を応答することが可能となり、半導体装置製造工程の物流管理を効率的に行うことができる。
As described above, the frame ID information and the chip ID information are managed in association with the two-dimensional barcode pattern on the frame and the two-dimensional barcode pattern on each chip. If there is an inquiry about the chip ID information bonded to the frame, the
次に、図13に示すシーケンス130を参照しながら、ダイスボンダ76とデータサーバ74間における情報の照会/取得処理のさらに別の例について説明する。
まず、ダイスボンダ(DB)76は、データサーバ74にこれからボンディング処理を行うロットIDを照会する(S131)。すると、サーバ74は、照会のあったロットに関するウェハマッピングデータをデータベース75から取り出して、ダイスボンダ(DB)76に転送する(S132)。ダイスボンダ(DB)76では、送られてきたマッピングデータに基づいてダイスボンディング処理を行う(S133)。その際に、本実施の形態によれば、マッピングデータには各チップID情報が関連づけられているので、ダイスボンダ(DB)76で各チップをピックアップする際に、各チップの二次元バーコードを直接画像認識して、各チップごとにマッピングデータとの照合を行うことが可能なので、ダイスボンド時の誤ピックアップが生じにくい。
Next, still another example of information inquiry / acquisition processing between the
First, the die bonder (DB) 76 inquires of the
そして、1フレーム分のボンディング処理が終了すると(S134)、ダイスボンダ(DB)76は、処理が終了したフレームID情報とそのフレームにボンディングされたチップID情報をデータサーバ74に通知して、データベース75内の図11及び図12に示すような情報テーブルを更新する(S135)。次いで、ダイスボンダ(DB)76は、次のフレームに対するボンディング処理をマッピングデータに基づいて行い(S136)、そのフレームに対するボンディング処理が完了すると(S137)、処理が終了したフレームID情報とそのフレームにボンディングされたチップID情報をデータサーバ74に通知して、データベース75内の情報テーブルを更新する(S138)。以下、同様の手順を反復して、データサーバ74から情報の提供を受けたロットに関するボンディング処理が完了すると、その旨をデータサーバ74に報告し(S139)、次の工程に進む。
When the bonding process for one frame is completed (S134), the die bonder (DB) 76 notifies the
以上のように、本実施の形態によれば、データサーバ74の情報テーブルに記録された各チップに関する情報を、各チップに記録された二次元コードパターン及び各フレームに記録した二次元コードパターンに関連づけて管理するので、以降の工程内物流工程の効率化を図るとともに、情報管理精度を高めることができる。例えば、以降の製造装置において、適当な画像認識装置によりフレームID情報を認識できれば、そのフレームにボンディングされているチップID情報及び各チップの製造条件をデータサーバ74に格納されている情報テーブルから取り込むことが可能となり、各チップに対応した正確な処理を行うことが可能である。
As described above, according to the present embodiment, information about each chip recorded in the information table of the
(B)ワイヤボンダにおける実施の形態
次に、上記情報利用の具体例として、データサーバ74に格納された情報テーブルと各チップ及び各フレームに記録された二次元バーコードをワイヤボンディング工程で利用した実施の形態について説明する。
(B) Embodiment in Wire Bonder Next, as a specific example of the use of the information, the information table stored in the
図14は、ワイヤボンディング工程におけるチップとリード間の配線の概要を示しており、本実施の形態にかかるワイヤボンディング工程では、図示のように、二次元コード141が配されたチップ142の周辺領域に配置されたボンディングパッド143とリード144間に配線145を配線するにあたり、図15に示すような情報照会/取得処理シーケンス150が行われる。
FIG. 14 shows an outline of the wiring between the chip and the lead in the wire bonding process. In the wire bonding process according to the present embodiment, as shown in the drawing, the peripheral area of the
以下、図15及び図16を参照しながら、ワイヤボンディング工程における情報照会/取得処理シーケンス150について説明すると、まずワイヤボンダ(WB)77は、これから処理をしようとするロットIDをデータサーバ74に照会する(S151)。その照会に応じて、データサーバ74は、データベース75に格納された情報テーブルから対象となるロットの配線情報とマッピングデータを取り出し、ワイヤボンダ(WD)77に返送する(S152)。なお、ロットの配線情報には各チップの配線パターンや各チップのカテゴリデータなどが含まれる。
Hereinafter, the information inquiry /
そして、ワイヤボンダ(WB)77は、送られてきた情報に基づいてボンディング(配線)処理を行うのであるが、次に、図16を参照しながら、本実施の形態にかかるボンディング処理工程について説明する。まず、ワイヤボンダ(WB)77は、ロットIDに基づく品種配線情報とマッピングデータをデータサーバ74から取り込み(S161)、該当するチップをボンディングステージへ供給する(S162)。ワイヤボンダ(WB)77は、適当な画像認識装置によりフレーム及びチップ上のID情報を認識する(S163)。そして、認識したID情報に基づいて、マッピングデータより該当するカテゴリコードを取得し(S164)、そのカテゴリの種類に応じて配線パターンをボンダ内の制御部(図示せず)に設定する(S165、S166−1、S166−2、…、S166−N)。 Then, the wire bonder (WB) 77 performs bonding (wiring) processing based on the sent information. Next, the bonding processing process according to the present embodiment will be described with reference to FIG. . First, the wire bonder (WB) 77 fetches product type wiring information and mapping data based on the lot ID from the data server 74 (S161), and supplies the corresponding chip to the bonding stage (S162). The wire bonder (WB) 77 recognizes the ID information on the frame and the chip by an appropriate image recognition device (S163). Then, based on the recognized ID information, the corresponding category code is acquired from the mapping data (S164), and the wiring pattern is set in the control unit (not shown) in the bonder according to the category type (S165, S166-1, S166-2, ..., S166-N).
ここで、図5に示すように、ウェハ50内には、良品チップ51、半良品チップ52及び不良品チップ53が存在するが、半良品チップ52の中には冗長回路に配線パターンを変更することにより出荷可能な製品が存在する。そのような場合には、本実施の形態によれば、各チップごとに個別に認識されたチップID情報に基づいて最適な配線カテゴリを設定することにより、半良品チップ52を出荷可能にし、歩留まりを向上させることができる。
Here, as shown in FIG. 5, the
そして、各チップごとに設定された配線パターンに応じた配線座標を使用して各チップ142のボンディングパッド143とリード144との配線を実施する(S167)。そして、ワイヤボンダ(WB)77は、所定のボンディング処理が終了すると、図15に示すように、その旨をサーバ74に報告し(S154)、次の工程に進む。
Then, wiring between the
以上説明したように、本実施の形態によれば、ワイヤボンディング時に適当な画像認識装置により、各チップのID情報を直接認識し、各チップ種類ごとに設定される配線パターン及び各チップのプロービング時のカテゴリコードに応じて配線パターンを変更してワイヤボンディング処理を行うことができる。その結果、同一ウェハから作成されたチップに対して、各チップごとに配線パターンが異なる場合であっても、従来の装置のように、その都度段取り変更を行わなくても、ボンディング処理を行うことが可能となり、処理の効率化、高速化を図ることができる。 As described above, according to the present embodiment, the ID information of each chip is directly recognized by an appropriate image recognition device during wire bonding, and the wiring pattern set for each chip type and the probing of each chip. The wire bonding process can be performed by changing the wiring pattern according to the category code. As a result, even if the wiring pattern for each chip is different for chips made from the same wafer, the bonding process can be performed without changing the setup each time as in the conventional device. This makes it possible to increase the processing efficiency and speed.
(C) 捺印機における実施の形態
次に、図7に示す組立工程情報管理システムの捺印機78において、本発明にかかるチップID情報及びフレームID情報を利用する実施の形態について説明する。この場合にも、各ID情報と関連してデータサーバ74に格納されたリードフレームのチップ情報テーブル(図11)や、製造条件情報テーブル(図12)を利用して、処理の効率化を図ることができる。
(C) Embodiment in the stamping machine Next, an embodiment using the chip ID information and the frame ID information according to the present invention in the stamping
その第1の例として、図17に示すような半導体チップを樹脂によりパッケージした各半導体装置171のパッケージ表面に所定の捺印情報を捺印する際の情報照会/取得シーケンス180について、図18を参照しながら説明する。まず、捺印機78は、各リードフレームの端にレーザ等で印刷されたフレームID情報を、適当な画像認識装置により認識する(S181)。次いで、捺印機78は、認識したリードフレームID情報をデータサーバ74に照会する(S182)。データサーバ74は、照会を受けてデータベース75内に格納されている情報テーブルから、必要な情報、例えばそのリードフレーム内にボンディングされているチップの配置及びID情報と各チップの捺印パターンや捺印製品名及びチップの付属情報などを取り出し、捺印機74に転送する(S183)。捺印機74は、取得した情報に基づいて、製品名、特性コードなどの捺印文字172(図17)から成る捺印パターンを形成し、例えばレーザ装置によりモールド後のパッケージ外周面に捺印を行う(S184)。そして、1フレーム分の捺印が完了すると、その旨をサーバ74に報告し(S185)、次の工程に移る。
As a first example, an information inquiry /
以上説明したように、図18に示す実施形態によれば、各チップごとに決定される製品名や、各チップの特性に応じて決定される捺印付属情報を、フレームに付されたID情報を読み込んでデータサーバ74に情報照会することにより取得することが可能なので、モールド後の内部チップが見えない状態であっても、個別チップに応じた捺印を行うことが可能である。
As described above, according to the embodiment shown in FIG. 18, the product name determined for each chip and the stamp attached information determined according to the characteristics of each chip are used as the ID information attached to the frame. Since it can be acquired by reading and inquiring information to the
なお、図18に示す実施の形態では、フレームID情報及びチップID情報に基づいて所定の捺印文字を捺印形成したが、本発明はかかる例に限定されず、捺印情報として各チップID情報としての二次元バーコードパターン自体を捺印することも可能である。次に、かかる実施の形態について、図19に示すシーケンス190を参照しながら説明する。
In the embodiment shown in FIG. 18, a predetermined stamp character is formed on the basis of the frame ID information and the chip ID information. However, the present invention is not limited to such an example, and each chip ID information is used as the stamp information. It is also possible to stamp the two-dimensional barcode pattern itself. Next, such an embodiment will be described with reference to a
まず、先の実施の形態と同様に、捺印機78は、各リードフレームの端にレーザ等で印刷されたフレームID情報を、適当な画像認識装置により認識する(S191)。次いで、捺印機78は、認識したリードフレームID情報をサーバ74に照会する(S192)。サーバ74は、照会を受けてデータベース75内に格納されている情報テーブルから、必要な情報、例えばそのリードフレーム内にボンディングされているチップの配置及びID情報と各チップの捺印パターンや捺印製品名及びチップの付属情報などを取り出し、捺印機74に転送する(S193)。捺印機74は、取得した情報に基づいて、図17に示すように、製品名、特性コードなどの文字情報172に加えてチップID情報173を含む捺印パターンを形成し、例えばレーザ装置によりモールド後のパッケージ外周面に捺印を行う(S194)。そして、1フレーム分の捺印が完了すると、その旨をサーバ74に報告し(S195)、次の工程に移る。
First, as in the previous embodiment, the stamping
以上のように、図19に示す実施の形態によれば、パッケージ表面に通常の捺印情報に加えてチップID情報も捺印されるので、作業者はそのチップID情報を所定の画像認識装置により認識し、サーバ74に情報照会することにより、各チップごとに情報管理を行うことができる。また、フィールドにおいても、各チップID情報をキー情報として利用することが可能となり、メンテナンスなどのサービスの質の向上を図ることができる。
As described above, according to the embodiment shown in FIG. 19, since the chip ID information is also imprinted on the package surface in addition to the normal imprinting information, the operator recognizes the chip ID information with a predetermined image recognition device. Then, by making an information inquiry to the
(D)チップソータにおける実施の形態
図20には、同時に製造される多数品種の製品を分類するためのチップソータ79の概略構成が示されている。図示のように、チップソータ79は、ソーティング前のチップ収納トレー201に収納されたチップを、チップ移送部202により左右に移動自在に構成されたチップ移載ヘッド203にてピックアップして、画像認識部204に移載する。そして、ソータ制御部205は、画像認識部204において、チップ上に捺印された捺印情報を認識し、認識されたチップのロットIDをサーバ74に照会する。その照会を受けてサーバ74は情報テーブルから必要情報を取得して、ソータ制御部205に転送する。ソータ制御部205は転送された識別情報によりソーティングを行い、該当する収納トレー206−1、206−2、206−3を選択し、各チップを選択された収納トレー206−1、206−2、206−3のいずれかにソーティングする。
(D) Embodiment in Chip Sorter FIG. 20 shows a schematic configuration of a
以上のように、図20に示す実施の形態では、同一フレーム内において各種のチップが製造された場合であっても、各チップの捺印情報を識別して、サーバ74に格納されている情報テーブルに照会することにより、同一種類のチップだけを自動的に集めてソーティングすることが可能である。なお、チップソータにおいては、各チップのパッケージに捺印された文字情報のみを認識して、情報テーブルに格納されたチップID情報と照合するように構成することも可能であるが、もちろん、各チップのパッケージにチップID情報も捺印されている場合には、そのID情報に記憶された各チップの特性値なども識別して、ソーティングすることができる。かかる構成によれば、捺印上は同一製品でも特性分類別に各チップをソーティングすることが可能となり、例えばメモリなどのように、同一製品名であってもアクセスタイムに応じて細かい分類が必要な場合であっても、効率的にソーティング作業を実施することができる。
As described above, in the embodiment shown in FIG. 20, even when various chips are manufactured in the same frame, the information table for identifying the marking information of each chip and storing it in the
(3)その他の実施の形態
以上、本発明にかかる二次元コードを組立工程に応用した例について説明したが、本発明はかかる例に限定されず、各チップごとの固有のチップID情報に関連させて、処理履歴も含めた情報テーブルを管理することにより、組立後のテスト工程や物流工程などの最終工程や、さらには製品出荷後のメンテナンス作業の効率化をも図ることが可能である。
(3) Other Embodiments The example in which the two-dimensional code according to the present invention is applied to the assembly process has been described above. However, the present invention is not limited to such an example, and is related to unique chip ID information for each chip. Thus, by managing the information table including the processing history, it is possible to improve the efficiency of the final process such as the test process and the distribution process after the assembly, and the maintenance work after the product shipment.
図21には、上記のような工程または作業において利用される各チップの処理履歴が格納された情報テーブルの一例が示されている。図示のように、このチップID情報テーブルは、ウェハプロセスにおける処理履歴情報、組立工程における処理履歴情報、さらにプロービングやチップ状態検査によるテストデータなどを含んでいる。 FIG. 21 shows an example of an information table storing the processing history of each chip used in the process or operation as described above. As shown in the figure, this chip ID information table includes processing history information in the wafer process, processing history information in the assembly process, and test data by probing and chip state inspection.
かかるチップID情報テーブルを利用すれば、チップID情報をキー情報としてデータサーバ74のデータベース75に格納されている上記情報テーブルから必要な情報をチップごとに検索することが可能である。従来、半導体製造工程中のある工程でトラブルが発見された場合、各ロット単位で工程調査を行う必要があったが、本実施の形態によれば、各チップ単位に調査範囲を限定することが可能なので、処理の効率化を図ることができる。
By using such a chip ID information table, it is possible to search for necessary information for each chip from the information table stored in the
図22には、図21の情報テーブルをさらに拡張した例が示されている。図示のチップID情報テーブルには、図21の情報テーブルの内容に加えて、出荷先、包装形態、出荷日などの出荷情報や、クレーム履歴などの出荷後のフィールドクレーム情報が付加されている。このように、図22に示すようなチップの履歴情報テーブルには、出荷情報やクレーム情報を適宜チップID情報をキー情報として追加更新していくことができる。 FIG. 22 shows an example in which the information table of FIG. 21 is further expanded. In addition to the contents of the information table in FIG. 21, the chip ID information table shown in the figure includes shipping information such as the shipping destination, packaging form, and shipping date, and field complaint information after shipment such as a complaint history. In this way, in the chip history information table as shown in FIG. 22, shipping information and complaint information can be added and updated as appropriate using chip ID information as key information.
かかる品質情報テーブルを使用することで、ユーザから納品した半導体装置の品質面に関するクレームがあった場合に、各半導体製造工程の処理履歴との突き合わせや、同一クレーム内容を持つチップID情報の検索や、そのチップ群における共通要素の分析などを実施することができる。その結果、従来は困難であった、不良チップ解析の調査範囲の絞り込みが可能となり、半導体装置の品質向上及びユーザにとっての品質保障面においても多大な効果を期待できる。 By using this quality information table, when there is a complaint about the quality of the semiconductor device delivered from the user, matching with the processing history of each semiconductor manufacturing process, search for chip ID information having the same claim contents, Analysis of common elements in the chip group can be performed. As a result, it is possible to narrow down the investigation range of defective chip analysis, which has been difficult in the past, and a great effect can be expected in terms of quality improvement of the semiconductor device and quality assurance for the user.
以上、添付図面を参照しながら、本発明の好適な実施形態にかかる半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。 The semiconductor chip, the semiconductor chip manufacturing method, the lead frame, the lead frame manufacturing method, the semiconductor device, and the semiconductor device manufacturing method according to preferred embodiments of the present invention have been described above with reference to the accompanying drawings. The invention is not limited to such examples. It is obvious for those skilled in the art that various modifications or modifications can be conceived within the scope of the technical idea described in the claims, and these are naturally within the technical scope of the present invention. It is understood that it belongs.
以上説明したように、本発明によれば、チップID情報に基づいて、ウェハ上に配列されるチップごとに、あるいはチップがボンディングされたリードフレームごとに、あるいは樹脂封止された半導体チップのパッケージ製品ごとに、それぞれ固有の二次元バーコードパターンを付することにより、各チップごと、各フレームごと、樹脂封止された各製品チップごとに個別に情報管理を行うことが可能であり、半導体製造工程における各処理工程、物流工程、出荷工程、クレーム処理工程など、半導体製造に関するすべての工程において半導体装置の情報管理の効率化及び精度を向上させることができる。 As described above, according to the present invention, based on the chip ID information, for each chip arranged on the wafer, for each lead frame to which the chip is bonded, or for a resin-encapsulated semiconductor chip package By attaching a unique two-dimensional barcode pattern to each product, it is possible to individually manage information for each chip, each frame, and each product chip sealed with resin. The efficiency and accuracy of information management of semiconductor devices can be improved in all processes related to semiconductor manufacturing, such as each processing process, logistics process, shipping process, and claim processing process.
10 二次元バーコードパターン
11 升目
30 チップID情報用二次元バーコードパターン
31 チップ
40 液晶マスク
41 チップID発生部
42 二次元バーコード変換部
43 液晶ドライバ
70 組立工程情報管理システム
71 プロービング用LAN
72 ブリッジ
73 組立工程用LAN
74 データサーバ
75 データベース
76 ダイスボンダ
77 ワイヤボンダ
78 捺印機
79 チップソータ
91 フレームID情報用二次元バーコードパターン
92 チップ
93 フレーム
171 半導体装置
172 文字情報
173 製品ID情報用二次元バーコードパターン
DESCRIPTION OF
72
74
Claims (10)
前記二次元パターンのためのマスクを用いてウェハ状態で前記周辺領域に取り囲まれた領域内に二次元パターンを投影露光する工程と、
前記ウェハをダイカットして個片化した前記半導体チップとする工程と、
を有することを特徴とする半導体チップの製造方法。 A method of manufacturing a semiconductor chip according to claim 1,
Projecting and exposing a two-dimensional pattern in a region surrounded by the peripheral region in a wafer state using a mask for the two-dimensional pattern;
A step of die-cutting the wafer to form the semiconductor chip,
A method for manufacturing a semiconductor chip, comprising:
前記リードフレームに設けられる二次元パターンはレーザで前記半導体チップの搭載される面側に設けられることを特徴とするリードフレームの製造方法。 The lead frame manufacturing method according to claim 5,
A method of manufacturing a lead frame, wherein the two-dimensional pattern provided on the lead frame is provided on a surface side on which the semiconductor chip is mounted by a laser.
前記二次元パターンをレーザにて前記パッケージの表面に設けることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 7 or 8,
A method of manufacturing a semiconductor device, wherein the two-dimensional pattern is provided on a surface of the package with a laser.
前記二次元パターン及び前記文字情報をレーザにて前記パッケージの表面に設けることを特徴とする半導体装置の製造方法。 The semiconductor device according to claim 8,
A method of manufacturing a semiconductor device, wherein the two-dimensional pattern and the character information are provided on a surface of the package with a laser.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319228A JP2007059948A (en) | 2006-11-27 | 2006-11-27 | Semiconductor chip, method for manufacturing semiconductor chip, lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319228A JP2007059948A (en) | 2006-11-27 | 2006-11-27 | Semiconductor chip, method for manufacturing semiconductor chip, lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9187535A Division JPH1126333A (en) | 1997-06-27 | 1997-06-27 | Semiconductor device and information control system thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011006080A Division JP5298141B2 (en) | 2011-01-14 | 2011-01-14 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059948A true JP2007059948A (en) | 2007-03-08 |
Family
ID=37923091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006319228A Pending JP2007059948A (en) | 2006-11-27 | 2006-11-27 | Semiconductor chip, method for manufacturing semiconductor chip, lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059948A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305964A (en) * | 2007-06-07 | 2008-12-18 | Spansion Llc | Semiconductor device and manufacturing method thereof, and semiconductor manufacturing apparatus |
JP2013157626A (en) * | 2013-04-11 | 2013-08-15 | Renesas Electronics Corp | Semiconductor device manufacturing method |
JP2015228531A (en) * | 2015-09-18 | 2015-12-17 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61177748A (en) * | 1985-02-04 | 1986-08-09 | Hitachi Ltd | Electronic component |
JPS6411088A (en) * | 1987-03-02 | 1989-01-13 | Hitachi Ltd | Laser beam marker and marking method |
JPH0343124A (en) * | 1989-07-06 | 1991-02-25 | Seiko Epson Corp | Manufacture system |
JPH03160748A (en) * | 1989-11-17 | 1991-07-10 | Mitsubishi Electric Corp | Semiconductor package |
JPH0458552A (en) * | 1990-06-27 | 1992-02-25 | Mitsubishi Electric Corp | Semiconductor device |
JPH05267482A (en) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | Semiconductor device |
JPH05315207A (en) * | 1992-05-08 | 1993-11-26 | Nec Corp | Semiconductor device |
JPH0684730A (en) * | 1992-08-31 | 1994-03-25 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH0736997A (en) * | 1993-07-19 | 1995-02-07 | Nec Corp | Bar code ic parts lot management system |
JPH07175883A (en) * | 1988-05-05 | 1995-07-14 | Internatl Data Matrix Inc | Apparatus and method for readout of binary code capable of being read out optically by machine |
JPH07235617A (en) * | 1994-02-23 | 1995-09-05 | Hitachi Ltd | Semiconductor device |
JPH07335510A (en) * | 1994-06-09 | 1995-12-22 | Hitachi Ltd | Semiconductor device, supply of its identifier and defect analysis |
JPH0966441A (en) * | 1995-08-30 | 1997-03-11 | Asahi Chem Ind Co Ltd | Production schedule planning modification supporting system |
-
2006
- 2006-11-27 JP JP2006319228A patent/JP2007059948A/en active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61177748A (en) * | 1985-02-04 | 1986-08-09 | Hitachi Ltd | Electronic component |
JPS6411088A (en) * | 1987-03-02 | 1989-01-13 | Hitachi Ltd | Laser beam marker and marking method |
JPH07175883A (en) * | 1988-05-05 | 1995-07-14 | Internatl Data Matrix Inc | Apparatus and method for readout of binary code capable of being read out optically by machine |
JPH0343124A (en) * | 1989-07-06 | 1991-02-25 | Seiko Epson Corp | Manufacture system |
JPH03160748A (en) * | 1989-11-17 | 1991-07-10 | Mitsubishi Electric Corp | Semiconductor package |
JPH0458552A (en) * | 1990-06-27 | 1992-02-25 | Mitsubishi Electric Corp | Semiconductor device |
JPH05267482A (en) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | Semiconductor device |
JPH05315207A (en) * | 1992-05-08 | 1993-11-26 | Nec Corp | Semiconductor device |
JPH0684730A (en) * | 1992-08-31 | 1994-03-25 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH0736997A (en) * | 1993-07-19 | 1995-02-07 | Nec Corp | Bar code ic parts lot management system |
JPH07235617A (en) * | 1994-02-23 | 1995-09-05 | Hitachi Ltd | Semiconductor device |
JPH07335510A (en) * | 1994-06-09 | 1995-12-22 | Hitachi Ltd | Semiconductor device, supply of its identifier and defect analysis |
JPH0966441A (en) * | 1995-08-30 | 1997-03-11 | Asahi Chem Ind Co Ltd | Production schedule planning modification supporting system |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305964A (en) * | 2007-06-07 | 2008-12-18 | Spansion Llc | Semiconductor device and manufacturing method thereof, and semiconductor manufacturing apparatus |
US8815652B2 (en) | 2007-06-07 | 2014-08-26 | Spansion Llc | Semiconductor device and method of manufacturing the same and semiconductor manufacturing device |
JP2013157626A (en) * | 2013-04-11 | 2013-08-15 | Renesas Electronics Corp | Semiconductor device manufacturing method |
JP2015228531A (en) * | 2015-09-18 | 2015-12-17 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7137557B2 (en) | Semiconductor device and an information management system therefore | |
JP4951811B2 (en) | Manufacturing method of semiconductor device | |
US10229886B2 (en) | Discrete component backward traceability and semiconductor device forward traceability | |
US10431551B2 (en) | Visual identification of semiconductor dies | |
US20110156033A1 (en) | Method and system for tracing die at unit level | |
JP5298141B2 (en) | Manufacturing method of semiconductor device | |
CN104022058A (en) | Discrete assembly backward traceability and semiconductor device forward traceability | |
JP2007059948A (en) | Semiconductor chip, method for manufacturing semiconductor chip, lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device | |
US20020092910A1 (en) | Method and apparatus for detecting defective markings on a semiconductor product | |
JP2003178940A (en) | Step control system and method therefor | |
JP2004193189A (en) | Production management system of semiconductor device | |
JPH07175894A (en) | Neural network, character recognition method, electronic parts mounting inspecting device and managing method using the same | |
JP2819369B2 (en) | Image head assembly method | |
US20180114733A1 (en) | Method and apparatus for detecting and removing defective integrated circuit packages | |
JP6185492B2 (en) | Individual component backward traceability and semiconductor device forward traceability | |
JPH0950945A (en) | Manufacturing for semiconductor device | |
JPH07135226A (en) | Manufacture of semiconductor device | |
Agapakis et al. | Improving yield, productivity, and quality in test assembly and packaging through direct part marking and unit level traceability | |
KR20030023268A (en) | Semiconductor Integrated Circuit Comprising an ID circuit Capable Of Storing Various ID Information | |
JP2002175956A (en) | Semiconductor device and method of manufacturing the same | |
JPS6254909A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20061127 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A711 | Notification of change in applicant |
Effective date: 20081218 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20090203 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101116 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110201 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110517 |