JPH0950945A - Manufacturing for semiconductor device - Google Patents

Manufacturing for semiconductor device

Info

Publication number
JPH0950945A
JPH0950945A JP20194795A JP20194795A JPH0950945A JP H0950945 A JPH0950945 A JP H0950945A JP 20194795 A JP20194795 A JP 20194795A JP 20194795 A JP20194795 A JP 20194795A JP H0950945 A JPH0950945 A JP H0950945A
Authority
JP
Japan
Prior art keywords
chip
wafer
chips
information
identification mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20194795A
Other languages
Japanese (ja)
Inventor
Tomohide Tokumaru
知秀 徳丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20194795A priority Critical patent/JPH0950945A/en
Publication of JPH0950945A publication Critical patent/JPH0950945A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466Located in a dummy or reference die
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent an erroneous step, in which a defective chip carried to a following step or the different grade chips are classified into the same grade, by recognizing data for each chip correctly when the chips are carried to the following step. SOLUTION: Each chip data for a plurality of chips arranged crosswise and lengthwise on a wafer 2 is recognized and stored in an information medium. Then, the wafer 2 is diced into each chip in a manufacturing step. A recognition mark 1 is put on a no-good chip 3 located at a peripheral part of the wafer 2, and the locational data of the chip 3 is also recognized and stored in the medium. After a dicing step for the wafer 2, and the chip 3 is picked up.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ウエハをダイシン
グしてチップを切り離し、得られた各チップを後工程に
送るにあたって、各チップ毎の情報を正確に認識して後
工程に送ることができるようにした、半導体装置の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is capable of accurately recognizing information of each chip and sending it to the post-process when dicing the wafer to separate the chips and sending the obtained chips to the post-process. The present invention relates to a method of manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】半導体装置を製造するにあたり、特にウ
エハ処理工程から組立工程に移行するにあたっては、一
般に以下のような手順が採られる。ウエハ処理工程にて
各種の処理が施され、半導体素子となるチップを縦横に
配列した状態で多数形成したシリコンウエハに対し、ま
ず、ペレットチェックと称される検査を行い、これによ
り個々のチップ毎にその性能を検査し、その検査結果を
フロッピーディスク等の情報媒体に記憶させる。ここ
で、検査についはチップの種類によって異なるものの、
検査結果として記憶させる内容としては、チップが良品
か否か、また良品であっても応答速度などの特性に基づ
く等級(バージョン)はどれにランクされるか、さらに
は各チップのシリコンウエハ内における位置(アドレ
ス)は、などといった項目が挙げられる。
2. Description of the Related Art In manufacturing a semiconductor device, the following procedure is generally adopted, particularly when shifting from a wafer processing step to an assembly step. First, an inspection called a pellet check is performed on a silicon wafer that has been subjected to various kinds of processing in the wafer processing process and in which a large number of chips to be semiconductor elements are vertically and horizontally arranged. The performance is inspected and the inspection result is stored in an information medium such as a floppy disk. Here, although the inspection depends on the type of chip,
The contents to be stored as the inspection result are whether the chip is a non-defective product, and even if it is a non-defective product, which grade (version) is ranked based on characteristics such as response speed, and further, in the silicon wafer of each chip. The position (address) includes items such as.

【0003】そして、このような検査を終了した後、シ
リコンウエハをウエハシートに貼るとともに、該シリコ
ンウエハをダイシングして個々のチップに切り離し、さ
らにこれらチップをウエハシートで固定した状態で該ウ
エハシートとともにウエハリングに保持させる。なお、
シリコンウエハをウエハシートに貼った後ダイシングす
るか、ダイシングした後ウエハシートに貼るかは、ダイ
シングとしてハーフカットを行うか、あるいはフルカッ
トを行うかなどによって適宜に選択される。
After such inspection is completed, the silicon wafer is attached to the wafer sheet, the silicon wafer is diced into individual chips, and the chips are fixed on the wafer sheet. Along with this, it is held on the wafer ring. In addition,
Whether the silicon wafer is pasted on the wafer sheet and then diced, or the wafer is diced and then pasted on the wafer sheet is appropriately selected depending on whether half-cutting or full-cutting is performed as dicing.

【0004】その後、各チップに切り離されたウエハを
ウエハリングに保持させた状態でピックアップ装置に送
るとともに、該ピックアップ装置にて先に記憶した検査
結果をその情報媒体から読み出す。すると、このピック
アップ装置は、先に読み出された検査結果に基づいてこ
れを二値化やパターンマッチングすることにより、付設
されたウエハリング位置決め機構やXYテーブルによっ
てウエハリングに保持された各チップから所望する等級
のチップを選択し、これをピックアップして直接パッケ
ージに組み込み、あるいは等級毎に分類してトレイ等に
再配列させる。なお、トレイ等に再配列された場合に
は、その状態で組立工程に送られ、組立に供される。
Thereafter, the wafer separated into each chip is sent to the pickup device while being held on the wafer ring, and the inspection result previously stored by the pickup device is read from the information medium. Then, this pickup device binarizes or pattern-matches the inspection result previously read out from the chips held on the wafer ring by the attached wafer ring positioning mechanism or XY table. Chips of a desired grade are selected, and the chips are picked up and directly incorporated into a package, or classified into grades and rearranged in a tray or the like. When rearranged on a tray or the like, it is sent to the assembling process in that state and provided for assembly.

【0005】[0005]

【発明が解決しようとする課題】ところで、ピックアッ
プ装置によってウエハリングから所望するチップをピッ
クアップするにあたっては、前述したように予めペレッ
トチェック工程で記憶した、各チップのシリコンウエハ
内における位置(アドレス)に基づき、良品となる先頭
のチップを決定しこれを基準として残りのチップを順次
ピックアップするようになっている。
By the way, when a desired chip is picked up from the wafer ring by the pick-up device, as described above, the position (address) in the silicon wafer of each chip stored in advance in the pellet check step is stored. Based on this, the top chip that becomes a non-defective product is determined, and the remaining chips are sequentially picked up based on this.

【0006】しかしながら、このようにしてチップをピ
ックアップし、後の組立工程に送るにあたっては、以下
に述べる不都合がある。 (1)ウエハとウエハリングとの貼り合わせの際にその
位置決めが悪かった場合、本来ピックアップすべきチッ
プと間違えてその隣のチップをピックアップしてしまっ
たり、ピックアップ操作の途中でチップのアドレスが不
明になったりし、これにより不良品が後工程に送られた
り、異なる等級のものが同一の等級として分類され、一
つのトレイに再配列されたりしてしまう。 (2)情報媒体から読み出された検査結果に基づいて先
頭チップを捜すとき、サーチエリアを広くとるとその隣
のチップを先頭チップとして認識してしまうおそれがあ
り、先頭チップを間違えて認識してしまうと、当然ピッ
クアップ操作がそのものが誤操作となってしまう。 (3)ピックアップ操作の途中で装置トラブルが発生
し、トラブルを解消するためウエハを外して再度セット
し直した際、アドレス情報が不明確になり、残ったチッ
プが正確にピックアップされなくなる。すなわち、目で
見える範囲では各チップが良品か不良品か、また良品で
あってもその等級(バージョン)が全く区別がつかず、
フロッピーディスク等によるアドレス情報のみであるこ
とから、先頭チップがピックアップされた後は、トラブ
ル時の復帰基準となるものがないため作業者にとっては
大変不安になってしまうのである。 (4)基準とした先頭チップが、等級の分類毎にピック
アップした際先にピックアップされると、異なる等級分
類のピックアップを行う際に基準がなくなってしまう。
そして、この状態のときに装置トラブル等で再度アドレ
ス設定を行うと、再設定されたアドレスが正確性を欠く
ものとなってしまう。
However, in picking up the chips in this way and sending them to the subsequent assembling process, there are the following inconveniences. (1) If the positioning of the wafer and the wafer ring is bad at the time of bonding, the next chip is picked up by mistake as the chip to be picked up originally, or the chip address is unknown during the picking operation. As a result, defective products are sent to the subsequent process, or different grades are classified as the same grade and rearranged in one tray. (2) When searching for the leading chip based on the inspection result read from the information medium, if the search area is wide, the adjacent chip may be recognized as the leading chip, and the leading chip may be erroneously recognized. If this happens, the pick-up operation itself will be an erroneous operation. (3) A device trouble occurs during the pick-up operation, and when the wafer is removed and set again to solve the trouble, the address information becomes unclear and the remaining chips cannot be picked up accurately. That is, in the visible range, each chip is a good product or a defective product, and even if it is a good product, its grade (version) is completely indistinguishable,
Since only the address information from the floppy disk or the like is used, there is no standard for recovery from a trouble after the top chip is picked up, which makes the operator very uneasy. (4) If the top chip used as the reference is picked up first when picking up for each classification of grades, the reference will be lost when picking up different classifications.
Then, if the address is set again due to a device trouble or the like in this state, the reset address becomes inaccurate.

【0007】また、ウエハが8インチ径のものであり、
ダイボンダが従来の6インチ径対応のものである場合、
8インチ径のウエハを6インチ径のウエハに再配列する
必要が生ずるが、その場合にもこれら(1)〜(4)な
どの不都合が多く生じるおそれがある。
The wafer has a diameter of 8 inches,
If the die bonder is compatible with the conventional 6 inch diameter,
It is necessary to rearrange an 8-inch diameter wafer into a 6-inch diameter wafer, but even in that case, many inconveniences such as (1) to (4) may occur.

【0008】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、ウエハからチップを切り
離してこれらを後工程に送るにあたって、各チップ毎の
情報を正確に認識して後工程に送ることができるように
し、これにより不良品が後工程に送られたり、異なる等
級のものが同一の等級として分類されたりすることを防
止した、半導体装置の製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to accurately recognize information for each chip when separating the chips from the wafer and sending them to the subsequent process. It is possible to provide a method for manufacturing a semiconductor device, which can prevent defective products from being sent to a subsequent process, and different grades from being classified as the same grade.

【0009】[0009]

【課題を解決するための手段】本発明の半導体装置の製
造方法では、チップを縦横に整列させて多数形成したウ
エハの、前記チップ個々の情報を認識してこの認識した
情報を情報媒体に記憶させ、その後このウエハをダイシ
ングして個々のチップに切り離すにあたって、前記ウエ
ハ周辺部に配置されて良品となり得ない、回路が配線さ
れていないミラーチップに認識可能な識別マークを設
け、前記チップ個々の情報を認識した際、該個々のチッ
プの、前記識別マークを設けたチップに対する位置関係
の情報も認識してこれを前記情報媒体に記憶させ、その
後このウエハをダイシングしピックアップすることを前
記課題の解決手段とした。
According to the method of manufacturing a semiconductor device of the present invention, the information of each individual chip of a wafer in which a large number of chips are aligned vertically and horizontally is recognized and the recognized information is stored in an information medium. Then, when the wafer is diced and separated into individual chips, recognizable identification marks are provided on the mirror chips, which are arranged on the peripheral portion of the wafer and cannot be non-defective, and circuits are not wired. When the information is recognized, the information on the positional relationship of the individual chip with respect to the chip provided with the identification mark is also recognized and stored in the information medium, and then the wafer is diced and picked up. It was taken as a solution.

【0010】本発明の半導体装置の製造方法によれば、
良品となり得ずしたがってピックアップされないチップ
に識別マークを設け、チップ個々の情報を認識した際、
該個々のチップの、前記識別マークを設けたチップに対
する位置関係の情報も前記情報媒体に記憶させ、その後
このウエハをダイシングするので、ダイシング後ピック
アップ時に、常に基準となる識別マークを設けたチップ
がウエハリング内に残る。したがって、この基準となる
チップと各チップとの位置関係が情報媒体に記憶されて
おり、この情報に基づいて各チップがピックアップされ
るので、トラブル等が発生しても各チップの位置(アド
レス)が間違えられることなく、正確なピックアップ操
作がなされる。
According to the method of manufacturing a semiconductor device of the present invention,
When an identification mark is provided on the chip that cannot be picked up as a non-defective product and is therefore not picked up, and information on each chip is
Information on the positional relationship of each individual chip with respect to the chip provided with the identification mark is also stored in the information medium, and this wafer is diced thereafter. Therefore, at the time of pickup after dicing, the chip provided with the reference identification mark is always It remains in the wafer ring. Therefore, since the positional relationship between the reference chip and each chip is stored in the information medium and each chip is picked up based on this information, even if trouble occurs, the position (address) of each chip Accurate pickup operation is done without being mistaken.

【0011】[0011]

【発明の実施の形態】以下、本発明をその実施の形態に
よって詳しく説明する。本発明の半導体装置の製造方法
は、特にウエハ処理工程から組立工程に移行するにあた
って、ダイシング後個々に切り離されたチップをピック
アップ装置でピックアップする一連の工程に係る方法で
ある。そして、本発明が前述した従来の一連の工程と異
なるところは、ウエハ処理工程にて半導体素子となるチ
ップを縦横に多数形成した際、該ウエハの、良品となり
得ないチップに認識可能な識別マークを設ける点と、ペ
レットチェックにてチップ個々の情報を認識する際、前
記識別マークを設けたチップを基準にし、該基準チップ
に対する前記個々のチップの位置関係の情報をも情報媒
体に記憶させる点にある。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in detail below with reference to its embodiments. The method for manufacturing a semiconductor device of the present invention is a method relating to a series of steps of picking up chips individually cut after dicing by a pick-up device, particularly when shifting from a wafer processing step to an assembling step. The difference of the present invention from the above-mentioned conventional series of steps is that when a large number of chips, which are semiconductor elements, are formed vertically and horizontally in a wafer processing step, an identification mark that can be recognized by a chip that cannot be a non-defective product on the wafer. And that when recognizing individual chip information by the pellet check, the chip provided with the identification mark is used as a reference, and information on the positional relationship of the individual chip with respect to the reference chip is also stored in the information medium. It is in.

【0012】本発明の製造方法では、ペレットチェック
を行うに先立ち、例えばウエハ処理工程の際に、ウエハ
の周辺部の、良品となり得ない、回路が配線されていな
いミラーチップに識別マークを設ける。ここで、識別マ
ークの作製方法として具体的には、ウエハ処理工程にお
いて例えばアルミニウム蒸着により配線を形成する際、
ウエハ上の所定チップのみに、図1に示すような星
(☆)印様のアルミニウムパターンをパターニングし、
これを識別マーク1とする。
In the manufacturing method of the present invention, prior to performing the pellet check, for example, during a wafer processing step, an identification mark is provided on a mirror chip around the wafer, which cannot be a non-defective product and has no circuit wiring. Here, as a method for producing the identification mark, specifically, when forming the wiring by, for example, aluminum vapor deposition in the wafer processing step,
A star (*)-shaped aluminum pattern as shown in FIG. 1 is patterned only on a predetermined chip on the wafer,
This is referred to as an identification mark 1.

【0013】なお、識別マークの作製方法としては、こ
のようなアルミニウム蒸着とパターニングとによる方法
に限ることなく、ウエハ処理工程後所定チップのみに穿
孔等の機械的処理を施したり、半田付けや樹脂付けの処
理を施したりする方法、さらには印刷やシール貼りとい
った方法など種々の方法が採用可能である。また、識別
マーク1の形態としては、ペレットチェックの際、およ
びピックアップ操作の際に識別できるものであればその
形状や色、その他の特性等に何ら制限されないのはもち
ろんであり、例えば形状については、ダイヤ形状、ハー
ト形状、スペード形状、クラブ形状、十字形状など種々
のものが採用可能である。また、
The method for producing the identification mark is not limited to the method of aluminum vapor deposition and patterning as described above, and mechanical treatment such as perforation or the like is applied only to a predetermined chip after the wafer processing step, soldering or resin is used. Various methods such as a method of applying attachment, and a method of printing or sticking a sticker can be adopted. Further, the form of the identification mark 1 is not limited to the shape, color, other characteristics, etc. as long as it can be identified at the time of pellet check and at the time of pickup operation. Various shapes such as a diamond shape, a heart shape, a spade shape, a club shape, and a cross shape can be adopted. Also,

【0014】また、この識別マーク1の形成位置につい
ては、図1に示すようにウエハ2の周辺部の、良品とな
り得ない位置のチップ上とされる。すなわち、ウエハ2
の周辺部においては、ウエハ2が略円形状であることか
ら当然チップ形状となる正規の正方形あるいは矩形が得
られず、したがって良品となり得ないチップが多数形成
されるが、そのうちの一つ、特に図1に示したように良
品となるチップのうち最も上でかつ左に位置するチップ
3の横隣のチップ4に識別マーク1が設けられる。
Further, as to the formation position of the identification mark 1, as shown in FIG. 1, it is on the chip in the peripheral portion of the wafer 2 at a position which cannot be a non-defective product. That is, the wafer 2
In the peripheral portion of the wafer, since the wafer 2 has a substantially circular shape, a regular square or rectangular shape that naturally becomes a chip shape cannot be obtained, and therefore many chips that cannot be good products are formed. As shown in FIG. 1, the identification mark 1 is provided on the chip 4 next to the topmost and leftmost chip 3 among the non-defective chips.

【0015】そして、このように識別マーク1を設けた
ウエハ2を、図2に示すような従来と略同様の工程にし
たがい、組立工程の前操作を行う。すなわち、図2中S
T1で示す、ウエハ2のペレットチェックを行う。この
ペレットチェックにて検査し、記憶させる内容として
は、従来と同様にチップが良品か否か、また良品であっ
ても応答速度などの特性に基づく等級(バージョン)は
どれにランクされるか、さらには各チップのシリコンウ
エハ内における位置(アドレス)は、などといった項目
が挙げられるが、特に各チップのシリコンウエハ内にお
ける位置(アドレス)については、従来のごとく良品と
なる先頭のチップを基準とするのでなく、その一つ横隣
の、良品となり得ない、識別マーク1を設けたチップ3
を基準とする。
Then, the wafer 2 provided with the identification mark 1 in this manner is subjected to a pre-operation for the assembling process according to a process substantially similar to the conventional process as shown in FIG. That is, S in FIG.
The pellet check of the wafer 2 shown by T1 is performed. The contents checked and stored in this pellet check are, as before, whether or not the chip is a good product, and even if it is a good product, which grade (version) is based on the characteristics such as response speed is ranked. Furthermore, items such as the position (address) of each chip in the silicon wafer can be mentioned. Especially, regarding the position (address) of each chip in the silicon wafer, the top chip, which is a good product as in the past, is used as a reference. The chip 3 provided with the identification mark 1 that is not a non-defective product next to the next one
Based on

【0016】なお、特性に基づく等級(バージョン)と
しては、例えばA、B、Cといった三つの等級に分類さ
れ、これら等級は図1に示したように各チップ毎に検査
されて決定される。また、検査結果に基づく内容ではな
いものの、ウエハ2のロットNo.やウエハNo.も同
時に記憶させるのはもちろんである。
The grades (versions) based on the characteristics are classified into three grades such as A, B and C, and these grades are determined by inspecting each chip as shown in FIG. Although not based on the inspection result, the lot No. And wafer No. Needless to say, is also memorized at the same time.

【0017】そして、このような検査を終了した後、図
3に示すようにウエハ2をウエハシート5に貼るととも
に、該ウエハ2をダイシングして個々のチップに切り離
し、さらにこれらチップをウエハシート5で固定した状
態で該ウエハシート5とともにウエハリング6に保持さ
せる(図2中ST2)。なお、シリコンウエハをウエハ
シートに貼った後ダイシングするか、ダイシングした後
ウエハシートに貼るかは、従来と同様にダイシングとし
てハーフカットを行うか、あるいはフルカットを行うか
などによって適宜に選択される。また、これとは別に、
ウエハリング6にウエハ2を保持させる際、ウエハ2の
ロットNo.やウエハNo.を記録したバーコードをバ
ーコードプリンタによってウエハシート5上に貼る。
After such inspection is completed, the wafer 2 is attached to the wafer sheet 5 as shown in FIG. 3, and the wafer 2 is diced to be separated into individual chips, and these chips are further separated. The wafer ring 5 is held together with the wafer sheet 5 in a state of being fixed (ST2 in FIG. 2). Incidentally, whether the silicon wafer is pasted on the wafer sheet and then diced, or whether the wafer is diced and then pasted on the wafer sheet is appropriately selected depending on whether half-cut or full-cut is performed as in the conventional dicing. . Also, apart from this,
When holding the wafer 2 on the wafer ring 6, the lot No. And wafer No. The bar code in which is recorded is pasted on the wafer sheet 5 by a bar code printer.

【0018】その後、各チップに切り離されたウエハ2
をウエハリング6に保持させた状態でピックアップ装置
に送り、該ピックアップ装置により、ウエハシート5上
のバーコードを読み取ってウエハ2のロットNo.およ
びウエハNo.を特定するとともに、これらロットN
o.およびウエハNo.に対応する先の検査結果を、前
記情報媒体から読み出す。すると、このピックアップ装
置は、従来と同様に、先に読み出された検査結果に基づ
いてこれを二値化やパターンマッチングすることによ
り、付設されたウエハリング位置決め機構やXYテーブ
ルによってウエハリング6に保持された各チップから所
望する等級のチップを選択し(図2中ST3)、これを
ピックアップして直接パッケージに組み込んだり(図2
中ST4)、等級毎に分類してトレイ等に再配列させた
り(図2中ST5)、あるいは径の異なるウエハ形状に
再配列するべく、別のウエハリング上にピックアップし
て位置決め固定する。なお、トレイ等に再配列された場
合には、その状態で組立工程に送られ、組立に供される
のは従来と同様であり、また、径の異なるウエハ形状に
再配列された場合にも、やはりその状態でダイボンダに
よる組立工程に供される。
After that, the wafer 2 separated into each chip
Is sent to a pickup device while being held by the wafer ring 6, and the lot number of the wafer 2 is read by reading the bar code on the wafer sheet 5 by the pickup device. And wafer No. And identify these lots N
o. And wafer No. The previous inspection result corresponding to is read from the information medium. Then, as in the conventional case, this pickup device performs binarization or pattern matching on the previously read inspection result so that the wafer ring 6 is attached to the wafer ring 6 by the attached wafer ring positioning mechanism or XY table. A desired grade chip is selected from each of the held chips (ST3 in FIG. 2), which is picked up and directly incorporated in the package (FIG. 2).
(ST4 in the middle), sorted into grades and rearranged on a tray or the like (ST5 in FIG. 2), or picked up on another wafer ring and positioned and fixed in order to rearrange wafers with different diameters. When rearranged on a tray or the like, it is sent to the assembly process in that state and provided for assembly in the same manner as before, and also when rearranged into wafer shapes having different diameters. After all, it is used for the assembly process by the die bonder in that state.

【0019】このような製造方法にあっては、良品とな
り得ずしたがってピックアップされないチップに識別マ
ーク1を設けているので、この識別マーク1を設けたチ
ップ3が、ピックアップ時においても常にウエハリング
6内に残るものとなる。そして、各チップの位置関係の
情報は、識別マーク1を設けたチップ3を基準にして認
識され記憶されているので、ピックアップ時にトラブル
等が発生しても各チップの位置(アドレス)を間違える
ことなく容易に再認識することができ、これにより正確
で信頼性の高いピックアップ操作を行うことができる。
すなわち、ピックアップ操作中にトラブル等でアドレス
が不明確になった場合にも、再度識別マーク1を認識さ
せることにより、正確な位置(アドレス)情報を再度認
識することができるのである。
In such a manufacturing method, the identification mark 1 is provided on the chip that cannot be a good product and is therefore not picked up. Therefore, the chip 3 provided with the identification mark 1 is always the wafer ring 6 even at the time of pickup. It will remain inside. Since the information on the positional relationship of each chip is recognized and stored with reference to the chip 3 provided with the identification mark 1, even if a trouble occurs during pickup, the position (address) of each chip can be mistaken. It can be easily re-recognized without any trouble, which allows an accurate and reliable pickup operation.
That is, even when the address becomes unclear due to a trouble or the like during the pickup operation, the correct position (address) information can be recognized again by recognizing the identification mark 1 again.

【0020】なお、前記実施の形態では識別マークを単
なる基準位置のためのマークとしたが、この識別マーク
を複数種類用意してこれらを記号化し、該識別マークに
各チップのXY(縦横)のピッチやウエハのインチ径等
の情報をもたせることにより、ピックアップ装置におけ
る認識機構でこれら情報を読み取れるようにしてもよ
い。
In the above embodiment, the identification mark is simply a mark for the reference position, but a plurality of types of this identification mark are prepared and these are symbolized, and the XY (vertical and horizontal) of each chip is added to the identification mark. The information such as the pitch and the inch diameter of the wafer may be provided so that the recognition mechanism in the pickup device can read the information.

【0021】[0021]

【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、良品となり得ずしたがってピックアップ
されないチップに識別マークを設け、チップ個々の情報
を認識した際、該個々のチップの、前記識別マークを設
けたチップに対する位置関係の情報も前記情報媒体に記
憶させ、その後このウエハをダイシングすることによ
り、ダイシング後のピックアップ時に、常に基準となる
識別マークを設けたチップがウエハリング内に残るよう
にしたものである。したがって、この基準となるチップ
と各チップとの位置関係が情報媒体に記憶されており、
この情報に基づいて各チップがピックアップされるの
で、トラブル等が発生しても各チップの位置(アドレ
ス)を間違えることなく容易に再認識することができ、
これにより正確で信頼性の高いピックアップ操作を行う
ことができる。よって、ウエハマウント時における精度
管理が容易になるとともに、半導体装置の品質の信頼性
を高めることができる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, an identification mark is provided on a chip which cannot be a non-defective product and therefore is not picked up. Information on the positional relationship with respect to the chip provided with the identification mark is also stored in the information medium, and thereafter, by dicing the wafer, the chip provided with the reference identification mark always remains in the wafer ring at the time of pickup after dicing. It was done like this. Therefore, the positional relationship between the reference chip and each chip is stored in the information medium,
Since each chip is picked up based on this information, even if trouble occurs, the position (address) of each chip can be easily recognized again without making a mistake.
This enables an accurate and highly reliable pickup operation. Therefore, it is possible to easily control the accuracy when mounting the wafer and to improve the reliability of the quality of the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】ウエハに形成した、識別マークの一例を示す要
部平面図である。
FIG. 1 is a plan view of an essential part showing an example of an identification mark formed on a wafer.

【図2】本発明の工程フローを説明するための図であ
る。
FIG. 2 is a diagram for explaining a process flow of the present invention.

【図3】ウエハをウエハリングに保持させた状態を説明
するための平面図である。
FIG. 3 is a plan view for explaining a state in which a wafer is held on a wafer ring.

【符号の説明】[Explanation of symbols]

1 識別マーク 2 ウエハ 3 チップ 4 チップ 1 identification mark 2 wafer 3 chip 4 chip

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 チップを縦横に整列させて多数形成した
ウエハの、前記チップ個々の情報を認識してこの認識し
た情報を情報媒体に記憶させ、その後このウエハをダイ
シングして個々のチップに切り離すにあたって、 前記ウエハ周辺部に配置されて良品となり得ない回路が
配線されていないミラーチップに認識可能な識別マーク
を設け、前記チップ個々の情報を認識した際、該個々の
チップの、前記識別マークを設けたチップに対する位置
関係の情報も認識してこれを前記情報媒体に記憶させ、
その後このウエハをダイシングしピックアップすること
を特徴とする半導体装置の製造方法。
1. A wafer in which a large number of chips are aligned vertically and horizontally, information of each of the chips is recognized, the recognized information is stored in an information medium, and then the wafer is diced to be cut into individual chips. At this time, a recognizable identification mark is provided on the mirror chip which is arranged around the wafer and in which a circuit that cannot be a good product is not wired, and when the information of each chip is recognized, the identification mark of the individual chip It also recognizes the positional relationship information with respect to the chip provided with, and stores it in the information medium,
After that, the method for manufacturing a semiconductor device is characterized in that the wafer is diced and picked up.
JP20194795A 1995-08-08 1995-08-08 Manufacturing for semiconductor device Pending JPH0950945A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20194795A JPH0950945A (en) 1995-08-08 1995-08-08 Manufacturing for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20194795A JPH0950945A (en) 1995-08-08 1995-08-08 Manufacturing for semiconductor device

Publications (1)

Publication Number Publication Date
JPH0950945A true JPH0950945A (en) 1997-02-18

Family

ID=16449421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20194795A Pending JPH0950945A (en) 1995-08-08 1995-08-08 Manufacturing for semiconductor device

Country Status (1)

Country Link
JP (1) JPH0950945A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135675A (en) * 2008-12-08 2010-06-17 Disco Abrasive Syst Ltd Wafer processing method
JP2010141236A (en) * 2008-12-15 2010-06-24 Disco Abrasive Syst Ltd Method for processing wafer
US7880273B2 (en) 2005-10-07 2011-02-01 Renesas Electronics Corporation Method of manufacturing semiconductor device from semiconductor wafer
JP2011091286A (en) * 2009-10-26 2011-05-06 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device
JP2011176005A (en) * 2010-02-23 2011-09-08 Wecon Automation Corp Chip sorting method by leading chip
JP2015032762A (en) * 2013-08-06 2015-02-16 Juki株式会社 Chip detector and chip detection method
US9575115B2 (en) 2012-10-11 2017-02-21 Globalfoundries Inc. Methodology of grading reliability and performance of chips across wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880273B2 (en) 2005-10-07 2011-02-01 Renesas Electronics Corporation Method of manufacturing semiconductor device from semiconductor wafer
JP2010135675A (en) * 2008-12-08 2010-06-17 Disco Abrasive Syst Ltd Wafer processing method
JP2010141236A (en) * 2008-12-15 2010-06-24 Disco Abrasive Syst Ltd Method for processing wafer
JP2011091286A (en) * 2009-10-26 2011-05-06 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device
JP2011176005A (en) * 2010-02-23 2011-09-08 Wecon Automation Corp Chip sorting method by leading chip
US9575115B2 (en) 2012-10-11 2017-02-21 Globalfoundries Inc. Methodology of grading reliability and performance of chips across wafer
JP2015032762A (en) * 2013-08-06 2015-02-16 Juki株式会社 Chip detector and chip detection method

Similar Documents

Publication Publication Date Title
US7127365B2 (en) Method for identifying a defective die site
JP3055104B2 (en) Manufacturing method of semiconductor package
JP4951811B2 (en) Manufacturing method of semiconductor device
KR101700904B1 (en) A semiconductor device and electronic device with discrete component backward traceability and forward traceability
US6555400B2 (en) Method for substrate mapping
US5726074A (en) Method and apparatus for manufacturing semiconductor device
US20060223340A1 (en) Manufacturing managing method of semiconductor devices and a semiconductor substrate
JPH1126333A (en) Semiconductor device and information control system thereof
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
JP4979989B2 (en) Chip mounting apparatus and mounting method
JP2006527922A (en) Semiconductor wafer having an edge-based identification function
JPH0950945A (en) Manufacturing for semiconductor device
JP5298141B2 (en) Manufacturing method of semiconductor device
JP5126231B2 (en) Semiconductor element selection and acquisition method, semiconductor device manufacturing method, and semiconductor device
JP2009135130A (en) Apparatus and method for manufacturing semiconductor device
JPH1167876A (en) Die recognition method and semiconductor manufacture device
JPH0722475A (en) Die bonding method and die bonder
JP2604556B2 (en) Semiconductor wafer and identification method thereof
JP2002083784A (en) Manufacturing method for semiconductor device
JP2007059948A (en) Semiconductor chip, method for manufacturing semiconductor chip, lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
JP2006339211A (en) Screening method of semiconductor device die, and semiconductor substrate
JPH10233350A (en) Semiconductor chip and manufacturing system of semiconductor device using the same
US20230378127A1 (en) Removal of wires from packaging substrates
JPH04352314A (en) Method of identifying semiconductor wafer
JPH07135226A (en) Manufacture of semiconductor device