JP2007057387A - 半導体装置及びテスト方法 - Google Patents
半導体装置及びテスト方法 Download PDFInfo
- Publication number
- JP2007057387A JP2007057387A JP2005243372A JP2005243372A JP2007057387A JP 2007057387 A JP2007057387 A JP 2007057387A JP 2005243372 A JP2005243372 A JP 2005243372A JP 2005243372 A JP2005243372 A JP 2005243372A JP 2007057387 A JP2007057387 A JP 2007057387A
- Authority
- JP
- Japan
- Prior art keywords
- data
- interrupt
- frame
- serial
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【解決手段】チャネル毎に、シリアルパラレル変換回路と、フレーム同期回路と、スキュー補正回路と、パラレルシリアル変換回路と、セレクタと、出力バッファを備え、複数チャネルに共通に、同期調整用フレーム、スタートデリミタ、同期確認用フレーム、エンドデリミタを含むパラレルデータを生成する同期パタン発生器と、割り込みイネーブル信号と割り込みフレームを生成する割り込みパタン発生器と、フレーム同期されたパラレルデータから、スタートデリミタを検出すると検出フラグを割り込みパタン発生器に出力するパタンモニタと、スルーデータと割り込みデータをマージしたパタンを期待値パタンと比較するパタンモニタを備え、チップA、Bを2つ対向配置してテストを行う。
【選択図】 図1
Description
一の前記半導体装置から他の前記半導体装置に、前記入力シリアルデータを供給する工程と、
他の前記半導体装置が、一の前記半導体装置から受信したシリアルデータから前記スルーデータに対して割り込みデータを予め定められた位置にマージするように指示する情報を検出したとき、前記割り込み発生器に、割り込みデータの生成、及び割り込みイネーブル信号の活性化を指示する工程と、
他の前記半導体装置が、割り込みイネーブル信号に基づき、前記セレクタにてスルーデータと割り込みデータを切替え、スルーデータと割り込みデータをマージしたパタンをシリアルに一の前記半導体装置に送信する工程と、
一の前記半導体装置が、他の前記半導体装置から送信されたスルーデータと割り込みデータをマージしたパタンを期待値パタンと比較し、比較判定結果を、試験装置に出力する工程と、を含む。
11 出力端子
20 測定装置(テスタ)
101 入力バッファ回路
102 シリアルパラレル変換回路
103 フレーム同期回路
104 パラレルシリアル変換回路
105 出力バッファ回路
106 セレクタ
107 スキュー補正回路
108 パタンモニタ
109 割り込みパタン発生器
109’ パタン発生器
110 割り込みイネーブル信号
111 割り込みデータ(割り込みフレーム)
112 スキュー情報
113 同期パタン発生器
114 第1のパタンモニタ
115 第2のパタンモニタ
Claims (5)
- 割り込みイネーブル信号と割り込みデータを生成する割り込み発生器と、
入力シリアルデータをそのままシリアル出力する経路のスルーデータと、前記割り込みデータをパラレルシリアル変換して得られるシリアルデータとを入力し、前記割り込みイネーブル信号が非活性状態、活性状態のとき、前記スルーデータ、前記割り込みデータをそれぞれ選択してシリアル出力するセレクタと、
前記入力シリアルデータから、前記スルーデータに対して前記割り込みデータを予め定められた位置にマージするように指示する情報を検出したとき、前記割り込み発生器に対して前記割り込みデータの生成と前記割り込みイネーブル信号の活性化を指示するように制御する回路と、
を備えている、ことを特徴とする半導体装置。 - 前記スルーデータに対して前記割り込みデータを予め定められた位置にマージするように指示する情報を、対向装置が受信する入力シリアルデータに挿入し前記対向装置に送信する回路を備えている、ことを特徴とする請求項1記載の半導体装置。
- 複数のチャネルの各々が、
シリアルデータを入力する入力バッファ回路と、
前記入力バッファ回路に入力されたシリアルデータをパラレルデータに変換するシリアルパラレル変換回路と、
同期調整用フレームを検出してチャネル間のフレーム同期をとるフレーム同期回路と、
前記フレーム同期回路からスキュー情報を受け、割り込みイネーブル信号と割り込みフレームのスキューの補正を行うスキュー補正回路と、
前記スキュー補正回路からの割り込みフレームをシリアルデータに変換するパラレルシリアル変換回路と、
前記パラレルシリアル変換回路からの割り込みフレームと、前記入力バッファ回路からのスルーフレームとを受け、前記スキュー補正回路からの割り込みイネーブル信号が活性状態のとき、前記割り込みフレームを選択して出力し、割り込みイネーブル信号が非活性状態のとき、前記入力バッファ回路からのスルーフレームを選択して出力するセレクタと、
を備え、
複数のチャネルに共通に、同期調整用フレーム、同期確認用フレームの開始を示すスタートデリミタ、同期確認用フレーム、同期確認用フレームの終わりを示すエンドデリミタを含むパラレルデータを生成する同期パタン発生器と、
割り込みイネーブル信号と割り込みフレームを生成する割り込みパタン発生器と、
前記フレーム同期回路でフレーム同期されたパラレルデータからスタートデリミタを検出すると、検出フラグを前記割り込みパタン発生器に出力する第1のパタンモニタと、
を備え、
前記割り込みパタン発生器は、前記第1のパタンモニタからの検出フラグを受け、前記割り込みイネーブル信号と割り込みフレームを生成し、
さらに、
スルーデータと割り込みデータをマージしたパタンを期待値パタンと比較し、比較判定結果を出力する第2のパタンモニタ、
を備えている、ことを特徴とする半導体装置。 - 請求項3記載の前記半導体装置を少なくとも2つ用意し、
一の前記半導体装置において、
前記同期パタン発生器で同期調整用フレーム、スタートデリミタ、同期確認用フレーム、エンドデリミタを含むパラレルデータを生成し、
前記スキュー補正回路ではスキュー補正は行わず、前記パラレルデータを前記パラレルシリアル変換回路に送信してパラレルシリアル変換し、前記セレクタは、前記パラレルシリアル変換回路からのシリアルデータを選択し、出力バッファ回路から、他の半導体装置の対応するチャネルの入力バッファ回路に送信し、
一の前記半導体装置に対向配置される他の前記半導体装置において、
一の前記半導体装置から受信したシリアルデータを前記入力バッファ回路で受け取り、前記シリアルパラレル変換回路でパラレルデータに変換し、
前記フレーム同期回路で同期調整用フレーム検出してチャネル間でのフレーム同期を行い、
前記第1のパタンモニタにおいて、フレーム同期されたパラレルデータからスタートデリミタを検出すると、検出フラグを前記割り込みパタン発生器に送信し、
前記割り込みパタン発生器は、前記検出フラグを受信すると、割り込みフレームを生成し、所定時間経過後、割り込みイネーブル信号を活性化して前記スキュー補正回路に送信し、
前記スキュー補正回路は、割り込みフレームに対して、前記フレーム同期回路における同期処理で吸収したチャネル間スキューを相殺し、前記パラレルシリアル変換回路に送信し、
前記パラレルシリアル変換回路はシリアルデータを送信し、前記セレクタは、割り込みイネーブル信号により、スルーフレームと割り込みフレームを切り替え、
前記出力バッファ回路は、前記セレクタで選択されたシリアルデータを、前記一の半導体装置の対応するチャネルの入力バッファ回路に送信し、
一の前記半導体装置において、
前記入力バッファ回路で受信したシリアルデータを前記シリアルパラレル変換回路でパラレルデータに変換し、
前記フレーム同期回路で同期調整用フレームを検出しチャネル間のフレーム同期を行い、
前記第2のパタンモニタは、スルーフレームのパタンと期待値パタンの比較を行い、スタートデリミタの検出後、所定時間後に割り込みフレームを期待値パタンと比較し、スルーフレームと割り込みフレームの両方の判定を行い、判定結果を、相対的に低速な信号に変換して、出力端子から出力する、ことを特徴とする請求項3記載の半導体装置。 - 割り込みイネーブル信号と割り込みデータを生成する割り込み発生器と、
入力シリアルデータをスルーしてシリアル出力する経路のスルーデータと、前記割り込みデータをパラレルシリアル変換したシリアルデータとを入力し、前記割り込みイネーブル信号が非活性状態、活性状態のとき、前記スルーデータ、前記割り込みデータをそれぞれ選択してシリアル出力するセレクタと、
前記入力シリアルデータから、前記スルーデータに対して割り込みデータを予め定められた位置にマージするように指示する情報を検出したとき、前記割り込み発生器に、割り込みデータの生成、及び割り込みイネーブル信号の活性化を指示するように制御する回路と、
前記スルーデータに対して割り込みデータを予め定められた位置にマージするように指示する情報を前記入力シリアルデータに挿入する回路と、
前記第1の半導体装置から出力されるスルーデータと割り込みデータをマージしたパタンを比較するパタンモニタと、
を備えている半導体装置を少なくとも2つ用意し、
一の前記半導体装置から他の前記半導体装置に、前記入力シリアルデータを供給する工程と、
他の前記半導体装置が、一の前記半導体装置から受信したシリアルデータから前記スルーデータに対して割り込みデータを予め定められた位置にマージするように指示する情報を検出したとき、前記割り込み発生器に、割り込みデータの生成、及び割り込みイネーブル信号の活性化を指示する工程と、
他の前記半導体装置が、割り込みイネーブル信号に基づき、前記セレクタにてスルーデータと割り込みデータを切替え、スルーデータと割り込みデータをマージしたパタンをシリアルに一の前記半導体装置に送信する工程と、
一の前記半導体装置が、他の前記半導体装置から送信されたスルーデータと割り込みデータをマージしたパタンを期待値パタンと比較し、比較判定結果を、試験装置に出力する工程と、
を含む、ことを特徴とするテスト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243372A JP4641900B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体装置及びテスト方法 |
US11/508,222 US7600162B2 (en) | 2005-08-24 | 2006-08-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243372A JP4641900B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体装置及びテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007057387A true JP2007057387A (ja) | 2007-03-08 |
JP4641900B2 JP4641900B2 (ja) | 2011-03-02 |
Family
ID=37921012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005243372A Expired - Fee Related JP4641900B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体装置及びテスト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7600162B2 (ja) |
JP (1) | JP4641900B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012530970A (ja) * | 2009-06-17 | 2012-12-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダイナミックランダムアクセスメモリチャネル制御器のパラレルトレーニング |
KR20150028345A (ko) * | 2012-09-24 | 2015-03-13 | 인텔 코오퍼레이션 | 입력/출력 버퍼 회로의 평가를 위한 방법, 시스템, 및 장치 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5096024B2 (ja) * | 2007-03-19 | 2012-12-12 | 株式会社リコー | Usbコントローラ及びusbコントローラ試験方法 |
US7894537B2 (en) * | 2007-10-01 | 2011-02-22 | Lsi Corporation | Adaptive data alignment |
US7895485B2 (en) * | 2008-01-02 | 2011-02-22 | Micron Technology, Inc. | System and method for testing a packetized memory device |
KR100951668B1 (ko) * | 2008-10-14 | 2010-04-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 버퍼 |
KR100995658B1 (ko) * | 2008-11-13 | 2010-11-19 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 버퍼 |
KR101053524B1 (ko) * | 2009-06-08 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 버퍼 회로 |
US8724758B2 (en) | 2011-01-06 | 2014-05-13 | Marvell World Trade Ltd. | Power-efficient variable-clock-rate DIGRF interface |
US8787471B1 (en) * | 2011-02-15 | 2014-07-22 | Marvell International Ltd. | Alignment of DigRF4 lane |
US9437328B2 (en) * | 2012-11-30 | 2016-09-06 | Silicon Motion Inc. | Apparatus and method for applying at-speed functional test with lower-speed tester |
CN103488596B (zh) * | 2013-09-03 | 2016-03-16 | 中国电子科技集团公司第四十一研究所 | 一种链路自适应的数据传输装置及数据传输方法 |
US9209842B2 (en) * | 2013-09-09 | 2015-12-08 | Texas Instruments Incorporated | Method and circuitry for transmitting data |
US10313222B2 (en) * | 2015-07-13 | 2019-06-04 | International Business Machines Corporation | Diagnosis of a network adapter during network operation |
CN106557441B (zh) * | 2015-09-29 | 2019-03-19 | 北京东土科技股份有限公司 | 一种基于中断控制器的低速接口中断处理方法及系统 |
KR102512985B1 (ko) | 2018-06-12 | 2023-03-22 | 삼성전자주식회사 | 반도체 장치를 위한 테스트 장치 및 반도체 장치의 제조 방법 |
US20220155370A1 (en) * | 2020-11-17 | 2022-05-19 | Synopsys, Inc. | Device under test synchronization with automated test equipment check cycle |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246429A (ja) * | 1989-03-20 | 1990-10-02 | Nec Corp | 通信装置用セルフチェック回路 |
JPH11355223A (ja) * | 1998-06-11 | 1999-12-24 | Nec Corp | 光伝送システムにおけるファシリティループバック方法および光伝送装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3906367A (en) * | 1973-11-19 | 1975-09-16 | Gen Electric | Method and apparatus for error correction in a digital data transmission system |
US4003028A (en) * | 1974-10-30 | 1977-01-11 | Motorola, Inc. | Interrupt circuitry for microprocessor chip |
US4071887A (en) * | 1975-10-30 | 1978-01-31 | Motorola, Inc. | Synchronous serial data adaptor |
US4468767A (en) * | 1981-12-07 | 1984-08-28 | Coastcom | Drop-and-insert multiplex digital communications system |
US4636858A (en) * | 1984-10-30 | 1987-01-13 | The United States Of America As Represented By The Secretary Of The Air Force | Extracting digital data from a bus and multiplexing it with a video signal |
JPH0724414B2 (ja) | 1986-08-04 | 1995-03-15 | 富士通株式会社 | ル−プバツク試験方式 |
JP2829958B2 (ja) * | 1988-01-27 | 1998-12-02 | ソニー株式会社 | タイトル画像挿入装置 |
US5027349A (en) * | 1989-05-10 | 1991-06-25 | Alcatel Na | Embedded control technique for distributed control systems |
US5218680A (en) * | 1990-03-15 | 1993-06-08 | International Business Machines Corporation | Data link controller with autonomous in tandem pipeline circuit elements relative to network channels for transferring multitasking data in cyclically recurrent time slots |
JP2694807B2 (ja) * | 1993-12-16 | 1997-12-24 | 日本電気株式会社 | データ伝送方式 |
US5940402A (en) * | 1997-06-06 | 1999-08-17 | Timeplex, Inc. | Method and apparatus for TDM interrupt transmissions between multiple devices and a processor |
GB2381890B (en) * | 2001-11-12 | 2003-10-29 | Mentor Graphics | Testing the interrupt sources of a microprocessor |
JP2005337740A (ja) * | 2004-05-24 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法 |
-
2005
- 2005-08-24 JP JP2005243372A patent/JP4641900B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-23 US US11/508,222 patent/US7600162B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246429A (ja) * | 1989-03-20 | 1990-10-02 | Nec Corp | 通信装置用セルフチェック回路 |
JPH11355223A (ja) * | 1998-06-11 | 1999-12-24 | Nec Corp | 光伝送システムにおけるファシリティループバック方法および光伝送装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012530970A (ja) * | 2009-06-17 | 2012-12-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダイナミックランダムアクセスメモリチャネル制御器のパラレルトレーニング |
KR20150028345A (ko) * | 2012-09-24 | 2015-03-13 | 인텔 코오퍼레이션 | 입력/출력 버퍼 회로의 평가를 위한 방법, 시스템, 및 장치 |
KR101661538B1 (ko) | 2012-09-24 | 2016-10-10 | 인텔 코포레이션 | 입력/출력 버퍼 회로의 평가를 위한 방법, 시스템, 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4641900B2 (ja) | 2011-03-02 |
US7600162B2 (en) | 2009-10-06 |
US20070089009A1 (en) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4641900B2 (ja) | 半導体装置及びテスト方法 | |
US6370200B1 (en) | Delay adjusting device and method for plural transmission lines | |
US9262376B2 (en) | Test apparatus and test method | |
JP4044499B2 (ja) | 半導体集積回路装置のテスト方法 | |
JP5174493B2 (ja) | 半導体集積回路装置及びアイ開口マージン評価方法 | |
US8423823B2 (en) | Communications architecture for providing data communication, synchronization and fault detection between isolated modules | |
JP4893052B2 (ja) | レシーバ回路及びレシーバ回路試験方法 | |
JP5835464B2 (ja) | 情報処理装置及び情報処理装置制御方法 | |
US20040222828A1 (en) | Timing adjustment circuit and semiconductor device including the same | |
US7777536B2 (en) | Synchronization circuit | |
JP5321841B2 (ja) | 半導体集積回路 | |
JP5181499B2 (ja) | Scanテスト回路及び半導体集積回路 | |
JP5041070B2 (ja) | 受信装置、伝送装置及び伝送方法 | |
JP3851766B2 (ja) | 半導体集積回路 | |
JP3209720B2 (ja) | 複数伝送線路間の遅延時間の調整装置及び調整方法 | |
KR100853137B1 (ko) | 반도체 장치 | |
US8194496B2 (en) | Circuit and method for recovering clock data in highly integrated semiconductor memory apparatus | |
JP2000341135A (ja) | 自動スキュー調整装置 | |
JPH11161601A (ja) | 複数伝送線路間の遅延時間の調整装置 | |
US20040239376A1 (en) | Continuously retraining sampler and method of use thereof | |
JP2002100966A (ja) | 調整装置及び試験装置 | |
JP2010091450A (ja) | プローブカードおよびその使用方法 | |
JP2007193751A (ja) | 半導体装置およびデータ入出力システム | |
KR20070042664A (ko) | 이중화 구조를 갖는 이동통신 시스템의 클럭 안정화 장치 | |
JP2002044058A (ja) | 冗長構成を有する伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |