JP2007053252A - 光半導体素子用パッケージ及びその製造方法 - Google Patents

光半導体素子用パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2007053252A
JP2007053252A JP2005237589A JP2005237589A JP2007053252A JP 2007053252 A JP2007053252 A JP 2007053252A JP 2005237589 A JP2005237589 A JP 2005237589A JP 2005237589 A JP2005237589 A JP 2005237589A JP 2007053252 A JP2007053252 A JP 2007053252A
Authority
JP
Japan
Prior art keywords
eyelet
lead
package
optical semiconductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005237589A
Other languages
English (en)
Inventor
Katsuya Nakazawa
勝哉 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005237589A priority Critical patent/JP2007053252A/ja
Publication of JP2007053252A publication Critical patent/JP2007053252A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Connections Arranged To Contact A Plurality Of Conductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 アイレット及びリードにそれぞれ最適膜厚の金属めっき層を形成できて低コスト化を図れると共に、十分な放熱性が得られる光半導体素子用パッケージを提供する。
【解決手段】 貫通孔11が設けられたアイレット12と、その上に立設する放熱部14とにより構成される基体部10の貫通孔11にリード16が挿通されて設けられており、ガラス粉末が分散された樹脂材18によって、リード16とアイレット12とを電気的に絶縁した状態で、リード16がアイレット12の貫通孔11に封着されている。放熱部14は金属立体が鍛造技術によって十分な体積をもつ立体状に成形されて得られるので十分な放熱性を有する。
【選択図】 図2

Description

本発明は、光半導体素子用パッケージ及びその製造方法に係り、さらに詳しくは、光通信装置や光ディスク装置などに適用される半導体レーザ素子などが実装される光半導体素子用パッケージ及びその製造方法に関する。
従来、半導体レーザ素子や受光素子などが実装される光半導体素子用パッケージがある。図1に示すように、従来の光半導体素子用パッケージは、円板状のアイレット100とその上に立設された放熱部110とアイレット100に設けられた第1〜第3リード120a,120b、120cとにより基本構成されている。
アイレット100には、その厚み方向に貫通する貫通孔100xが設けられており、その貫通孔100x内に第1、第2リード120a,120bがガラス130によって封着された状態で挿通して固定されている。また、第3リード120cはアイレット100の下面に溶接されて設けられている。このようにして、第1、第2リード120a,120bはアイレット100と電気的に絶縁されて設けられ、第3リード120cはアイレット100に電気的に接続された状態で設けられている。
そして、半導体レーザ素子(不図示)が放熱部110の実装側面Sに実装され、受光素子(不図示)がアイレット120上に設けられたへこみ部100aに実装される。半導体レーザ素子及び受光素子は、ワイヤなどを介して所定のリード120a〜120cにそれぞれ電気接続される。
また、特許文献1及び2には、金属薄板を折り曲げるなどして加工することにより薄板状の素子取り付け部が立設されたキャップ状のアイレットを形成し、アイレットに設けられた貫通孔に樹脂材によってリードを封着して固定した構造の光半導体素子用パッケージが記載されている。
特開2003−20324号公報 特開2002−9189号公報
ところで、光半導体素子用パッケージでは、アイレット(放熱部を含む)及びリードの表面にニッケル(Ni)/金(Au)などの金属めっきが施される場合が多い。特にリードは半導体レーザ素子などとワイヤボンディングによって電気接続されるので表面に比較的厚膜の金めっき層が必要となるが、アイレットではリードの金めっき層よりも薄いめっきで十分である。
上述したようなリードがガラスによって封着された光半導体素子用パッケージでは、ガラスを800℃程度の温度で加熱してリードを封着する必要があるので、アイレットやリードにNi/Auめっきを施した後にガラス封着を行うと金がニッケル層側に拡散して良好な電気接続が得られなくなる。
このため、ガラス封着を行った後(アイレットにリードを固着した後)にNi/Auめっきを施す必要があるが、アイレット上にもリードと同等以上の膜厚の金めっきが施されるので、不必要な金(Au)材料が無駄に消費されて製造コストの上昇を招くという問題がある。さらには、アイレットにリードを固着した状態でバレルめっき装置によってめっきを施すので、リードが曲がるなどの不具合が発生し、リード修正を行う必要があると共に、製造歩留りの低下の要因となる。
これに対して、上述した特許文献1及び2では、ガラス封着よりも十分に低い温度(200℃程度)で行われる樹脂封着によってリードをアイレットに固定するので、樹脂封着の前にアイレットとリードに最適膜厚の金めっきを個別に形成しておくことができる。しかしながら、金属薄板を折り曲げるなどして素子取り付け部が立設されたキャップ状のアイレットを形成することから、素子取り付け部は薄板部として形成されて十分な表面積・体積を確保できないので、高い放熱性が要求される光半導体素子のパッケージに適用することは困難である。
本発明は以上の課題を鑑みて創作されたものであり、アイレット及びリードにそれぞれ最適膜厚の金属めっき層を形成できて低コスト化を図れると共に、十分な放熱性が得られる光半導体素子用パッケージ及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は光半導体素子用パッケージに係り、金属立体が鍛造技術によって成形されて得られる基体部であって、貫通孔が設けられたアイレットと、該アイレットの上に設けられた立体状の放熱部とにより構成される前記基体部と、前記アイレットの前記貫通孔に挿通されて設けられたリードと、前記リードと前記アイレットとを電気的に絶縁した状態で、前記リードを前記アイレットの貫通孔に封着する、ガラス粉末が分散された樹脂材とを有することを特徴とする。
本発明の光半導体素子用パッケージを得るには、まず、鍛造技術(プレス加工)によって金属立体が成形されて、貫通孔が設けられたアイレットとその上に立設する立体状(四角柱状や半円柱状など)の放熱部とから構成される基体部を得る。次いで、アイレットの貫通孔にリードを挿通した状態でガラス粉末が分散された樹脂タブレットを溶融させることにより樹脂材によってアイレットの貫通孔にリードを封着する。
本発明では、ガラス封着よりも十分に低い温度(200℃程度)で封着できる樹脂封着によってリードがアイレットに封着されるので、基体部(アイレット及び放熱部)とリードとに予め金属めっき層が形成された状態でリードを封着しても金属めっき層(Ni/Au層など)が拡散するような不具合は発生しない。
従って、リードをアイレットに封着する前に、基体部(アイレット及び放熱部)とリードとに個別に最適膜厚の金属めっき層を予め形成しておくことができるので、金属(Au)材料が無駄に消費されることがなくなり、低コスト化を図ることができる。
また、基体部は金属立体が鍛造技術によって成形されて得られるので、金属薄板を折り曲げるなどして薄板状の素子取り付け部が立設するアイレットを形成する場合と違って、十分な表面積・体積を有する立体状の放熱部をアイレット上に形成することができる。このため、十分な放熱性が得られるようになり、高い放熱性が要求される光半導体素子のパッケージに容易に適用できるようになる。
本発明の好適な態様では、アイレットの下面側には貫通孔に連通する凹部が設けられており、樹脂材がその凹部に充填されて形成される。また、アイレットの凹部の内面は粗面化されていることが好ましい。このようにすることにより、樹脂材がアイレットに接触する面積を大きくできると共に、アンカー効果によって樹脂材とアイレットとの密着性を向上させることができる。
以上説明したように、本発明の光半導体素子用パッケージでは、基体部(アイレット及び放熱部)とリードとにそれぞれ最適膜厚の金属めっき層を形成できて低コスト化を図れると共に、十分な放熱性が得られる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図2は本発明の実施形態の光半導体素子用パッケージを示す斜視図、図3は図2のI−Iに沿った断面図、図4は図2の光半導体素子用パッケージをリード側からみた斜視図である。
図2に示すように、本実施形態の光半導体素子用パッケージ1は、アイレット12とその上に立設する立体状の放熱部14とによって構成される基体部10に4つのリード16(第1〜第4リード16a〜16d)が設けられて基本構成されている。放熱部14は十分な放熱性が得られる表面積・体積を有する立体から形成されており、半導体レーザ素子などの発光素子が実装される実装側面Sを有する。
放熱部14は、金属立体が鍛造技術(プレス加工)によって成形されて得られるものであり、その形状としては、四角柱形状の他に、半円柱形状などの実装側面Sの後方に十分な奥行きが確保された各種の立体形状を採用できる。基体部10の材料としては、銅(Cu)、銅(Cu)合金、又は鉄(Fe)などが使用されるが、放熱部14の機能を高める際には熱伝導性の高いCuを使用することが好ましい。
図2に図3を加えて参照すると、アイレット12の下面側の周縁部を除く中央主要部には凹部12aが設けられている。さらに、アイレット12にはその厚み方向に貫通する3つの貫通孔11(第1〜第3貫通孔11a〜11c)が設けられており、貫通孔11は凹部12aに連通して形成されている。そして、第1〜第3リード16a、16b、16cが第1〜第3貫通孔11a、11b、11cにそれぞれ挿通され、ガラス粉末が分散された樹脂材18によって貫通孔11a、11b、11cにそれぞれ封着されて固定されている。第1、第2リード16a、16bでは、アイレット12の上面から突出する部分の側面がそれぞれ接続部16x、16yとなっている。また、第3リード16cでは、アイレット12上から僅かに突出する部分の上面が接続部16zとなっている。
さらに図4を加えて参照すると、樹脂材18は第1〜第3リード16a、16b、16cと第1〜第3貫通孔11a,11b,11cとのそれぞれの隙間に充填されていると共に、貫通孔11a,11b,11cに連通するアイレット12の凹部12aの全体に充填されている。
このようにして、第1〜第3リード16a〜16cは、樹脂材18によってアイレット12と電気的に絶縁された状態でアイレット12の第1〜第3貫通孔11a〜11cにそれぞれ封着されて固定されている。
さらに、図2〜図4に示すように、第4リード16d(溶接リード)が樹脂材18を貫通した状態で放熱部14の下のアイレット12の下面部にスポット溶接(抵抗溶接)されており、第4リード16dはアイレット12に電気的に接続された状態で固定されている。リード16の材料としては、銅(Cu)、鉄(Fe)、又はコバール(鉄(Fe)、ニッケル(Ni)及びコバルト(Co)からなる合金)などが使用される。
例えば、第1及び第2リード16a、16bが発光素子用リードとなり、第3リード16cが受光素子用リードとなり、第4リード16dが共通グランドリードとなる。そして、放熱部14の実装側面Sに実装される発光素子はワイヤを介して第1、第2リード16a、16bの接続部16x、16yに電気接続される。また、放熱部14の実装側面Sの近傍のアイレット12の上面部に設けられるへこみ部(不図示)に受光素子が実装され、受光素子はワイヤを介して受光素子用の第3リード16cの接続部16zに電気接続される。さらに、発光素子及び受光素子は、ワイヤなどによって基体部10を介して第4リード16d(共通グランドリード)に電気接続される。
なお、リードの数は光半導体素子の種類や個数、又は光モジュールに実装する際の仕様に合わせて適宜調整される。
また、図2に示すように、アイレット12には位置決め用の一対の三角形状の切り欠き部10xと、方向表示用の四角形状の切り欠き部10yとが設けられており、これによってパッケージに汎用性をもたせることができる。
アイレット12及び放熱部14は、金属立体が鍛造技術(プレス加工)によって成形されて一体的に得られるものである。このため、金属薄板を折り曲げるなどして薄板状の素子取り付け部が立設するアイレットを形成する場合と違って、放熱部14は十分な表面積・体積を有する立体として形成されるので、実装側面Sに発光素子が実装される際に、高い放熱性が得られるようになる。
また、アイレット12、放熱部14及びリード16の各表面には、金属めっき層(例えばニッケル(Ni)/金(Au)層)が形成されている。後述する製造方法で説明するように、本実施形態では、樹脂材18によってリード16をアイレット12に封着する手法を採用するので、ガラスで封着する場合よりも十分に低い温度(200℃程度)でリード16を封着することができる。このため、リード16を封着する前に、予め、アイレット12及び放熱部14とリード16とに個別に最適膜厚の金属めっき層を形成しておくことができる。アイレット12及び放熱部14に形成される金属めっき層の膜厚は、リード16に形成される金属めっき層よりも薄く設定される。
このように本実施形態では、アイレット12及び放熱部14に不必要な膜厚のAu層が過剰に形成されないようにしたので、金(Au)材料を無駄に消費することがなくなり、低コスト化を図ることができる。
次に、本実施形態の光半導体素子用パッケージの製造方法について説明する。図5は本発明の実施形態の光半導体素子用パッケージの製造方法を説明するための工程図、図6は鍛造技術で成形されて得られる基体部(アイレット及び放熱部)を示す斜視図、図7は樹脂タブレットを示す斜視図、図8は本発明の実施形態の光半導体素子用パッケージの組み立て方法を示す断面図である。
図5の工程図に示すように、まず、基体部を得るためのプレス工程A1で、金属立体を鍛造技術(プレス加工)によって成形することにより、図6(a)及び(b)に示すように、上述した図2及び図3で説明した、貫通孔11が設けられ、下面側に凹部12aが設けられたアイレット12の上に放熱部14が立設した構造の基体部10を得る。本実施形態では、鍛造技術で基体部10を形成するので、アイレット12の上に十分な表面積・体積を有する放熱部を立設することができる。
また、アイレット12の凹部12aには樹脂材18が充填されるので、凹部12aの内面は樹脂材18との密着力を向上させるため粗面化されて形成される。プレス加工時に微細な凹凸が設けられたポンチを使用するなどしてアイレット12の凹部12aの内面を粗面化して形成することができる。あるいは、凹部12aの内面に化学処理によってピンホールを形成して粗面化することもできる。
次いで、図5のめっき工程A2で、基体部10に膜厚が例えば0.03μmのNi/Auめっき層を形成する。本実施形態では、ガラスの溶融温度に比べて十分に低い温度(200℃程度)で溶融する樹脂タブレットを用いてリード16をアイレット12の貫通孔11に封着する手法を採用するので、アイレット12やリード16に施した金属めっきが熱によって拡散するおそれはない。従って、予め、基体部10に最適膜厚(不必要に厚くない膜厚)のNi/Auめっき層を形成しておくことができる。
次に、溶接リード(図2の第4リード16d)を形成するための切断工程B1では、金属線を用意し、それを所定の長さに切断することにより第4リード16dを得る。さらに、めっき工程B2で、第4リード16dに膜厚が0.3μm程度のNi/Auめっき層を形成する。
次に、挿通リード(図2の第1〜第3リード16a〜16c)を形成するための切断工程C1では、金属線を切断・加工することにより、第1〜第3リード16a〜16cを得る。次いで、めっき工程C2で、第1〜第3リード16a〜16cに膜厚が0.3μm程度のNi/Auめっき層を形成する。なお、溶接リードと挿通リードを同じ工程でめっき処理してもよい。
このように、本実施形態ではリードを樹脂封着する手法を採用するので、予め、基体部10(アイレット12及び放熱部14)とリード16a〜16dに最適膜厚の金属めっき層をそれぞれ形成しておくことができる。
なお、金属めっき層の一例としてNi/Auめっき層を例示したが、Ni−Pめっき層やNi/Pdめっき層などを使用してもよく、それらの金属めっき層を組み合わせて基体部10とリード16との間で異なる金属を含む組み合わせになるようにしてもよい。
次に、樹脂タブレットを形成するための一次成形工程D1(図5)では、まず,熱硬化型のエポキシ樹脂などの樹脂粉末にガラス粉末を混合して成形用粉末を得た後に、成形用粉末を金型に投入して圧縮成形することにより、アイレット12における第1〜第3貫通孔11a〜11cと第4リード16dがスポット接合される部分とに対応する領域に挿通孔がそれぞれ設けられた樹脂成形物を得る。樹脂成形物の外形はアイレット12に設けられた凹部12aに対応するように成形される。ここで、ガラス粉末は、樹脂成形物内に重量比で3〜30%含まれるように樹脂粉末に混合される。
次いで、図7に示すように、仮焼結工程D2(図5)で、樹脂成形物を85℃の雰囲気で3分間焼結することにより、4つの挿通孔20aが設けられたBステージ状態の樹脂タブレット20を得る。
次いで、図8に示すように、図5のスポット溶接工程A3で、放熱部14の下のアイレット12の下面部に第4リード16dの一端をスポット溶接(抵抗溶接)によって固着する。
次に、同じく図8に示すように、図5の組立て工程A4で、樹脂タブレット20の1つの挿通孔20aに第4リード16dを挿通させた状態で、樹脂タブレット20をアイレット12の下側の凹部12aに配置し、さらに樹脂タブレット20の挿通孔20aとそれに対応するアイレット12の第1〜第3貫通孔11a〜11cに第1〜第3リード16a〜16cをそれぞれ挿通して配置する。
次いで、図5の封着工程A5で、180〜200℃の雰囲気で樹脂タブレット20を溶融させることにより、第1〜第3リード16a〜16cをアイレット12の第1〜第3貫通孔11a〜11cにそれぞれ封着させて固定する。このとき、アイレット12の貫通孔11a〜11cとリード16a〜16cとの隙間が樹脂材18でそれぞれ充填される同時に、アイレット12の下側の凹部12aが樹脂材18によって充填されて封止される。
またこのとき、アイレット12及び放熱部14とリード16の表面にそれぞれ形成されたNi/Auめっき層は樹脂封着の熱処理(200℃程度)に耐えることができるので、金が拡散することなく成膜後の膜特性が維持される。また、アイレット12の凹部12aの内面は粗面化されているので、アンカー効果によって樹脂材18は密着性よくアイレット12の凹部12aに充填される。さらには、アイレット12に凹部12aを形成することで、樹脂材18とアイレット12との接触面積を大きくできるという観点からも樹脂材18の密着性を向上させることができる。
以上により、上述した図2及び図3に示した本実施形態の光半導体素子用パッケージ1が完成する。
以上説明したように、本実施形態の光半導体素子用パッケージ1では、アイレット12及び放熱部14は金属立体が鍛造技術(プレス加工)によって成形されて形成されることから、十分な表面積・体積を有する放熱部14を得ることができるので、放熱部14の実装側面Sに発光素子が実装される際に十分な放熱性が得られる。
また、アイレット12の貫通孔11にリード16を封着する材料として、金属めっき層に悪影響を与えない溶融温度(200℃程度)で封着できる樹脂材18を使用するので、リード16を封着する前に、アイレット12及び放熱部14とリード16とに予め最適膜厚の金属めっき層を個別に形成しておくことができる。これによって、アイレット12及び放熱部14に不必要な膜厚の金(Au)層が形成されることもないので、金(Au)材料が無駄に消費されることがなくなり、低コスト化を図ることができる。
また、基体部10(アイレット12及び放熱部14)とリード16とは、別の工程で個別に金属めっきが施されるので、バレルめっき装置を使用する場合であっても、リードが変形したりする不具合も発生しなくなるので、そのような観点からも低コスト化を図ることができる。
次に、本発明の実施形態の変形例の光半導体素子用パッケージについて説明する。図9は本発明の実施形態の変形例の光半導体素子用パッケージを示す断面斜視図、図10は同じく変形例の光半導体素子用パッケージをリード側からみた斜視図である。
図9及び図10に示すように変形例の光半導体素子用パッケージ1aは、前述した図2〜図4の光半導体素子用パッケージ1においてアイレット12に凹部12aを設けない形態であり、アイレット12が円柱状に形成されている。そして、アイレット12の第1〜第3貫通孔11a〜11cと第1〜第3リード16a〜16dとの隙間からアイレット12の下面側の周縁部を除く中央主要部にかけて樹脂材18が形成されて、第1〜第3リード16a〜16cがアイレット12に封着されている。また、第4リード16dが樹脂材18を貫通した状態でアイレット12の下面に溶接されて設けられている。
変形例では、アイレット12に凹部が設けられていないので、樹脂材18はアイレット12の下面から突出して形成されている。また、アイレット12の下面は粗面化されており、これによって樹脂材18がアイレット12の下面に密着性よく形成されている。
その他の要素は図2〜図4の光半導体素子用パッケージ1と同様であるので、同一要素には同一符号を付してその説明を省略する。変形例の光半導体素子用パッケージ1aは、前述した光半導体素子用パッケージ1の製造方法と同様な方法によって製造され、同様な効果を奏する。
なお、変形例の光半導体素子用パッケージ1aにおいて、樹脂材18がアイレット12の貫通孔11とリード16との間のみに形成され、アイレット12の下面に形成されていない形態としてもよい。この場合は、アイレット12の各貫通孔11に対応する円筒状の樹脂タブレットを形成する。詳しくは、円筒状の樹脂タブレットは、その外径がアイレット12の貫通孔11に装着可能な径に設定され、その内径はリード16が挿通可能な径に設定される。そして、円筒状の樹脂タブレットとリード16をアイレット12の貫通孔11に挿通した後に、樹脂タブレットを溶融させて樹脂材によってリード16をアイレット12に封着すればよい。
図1は従来技術の光半導体素子用パッケージを示す斜視図である。 図2は本発明の実施形態の光半導体素子用パッケージを示す斜視図である。 図3は図2の半導体素子用パッケージのI−Iに沿った断面図である。 図4は図2半導体素子用パッケージをリード側からみた斜視図である。 図5は本発明の実施形態の光半導体素子用パッケージの製造方法を説明するための工程図である。 図6(a)は鍛造技術で成形されて得られる基体部(アイレット及び放熱部)を示す斜視図,図6(b)は図6(a)のII−IIに沿った断面斜視図である。 図7は本発明の実施形態の光半導体素子用パッケージの製造方法で使用する樹脂タブレットを示す斜視図である。 図8は本発明の実施形態の光半導体素子用パッケージの組立て方法を示す斜視図である。 図9は本発明の実施形態の変形例の光半導体素子用パッケージを示す断面斜視図である。 図10は本発明の実施形態の変形例の光半導体素子用パッケージをリード側からみた斜視図である。
符号の説明
1,1a…光半導体素子用パッケージ、10…基体部、10a…凹部、10x,10y…切り欠け部、11…貫通孔、11a〜11c…第1〜第3貫通孔、12…アイレット、12a…凹部、14…放熱部、16…リード、16a〜16d…第1〜第4リード、16x〜16z…接続部、18…樹脂材、20…樹脂タブレット、20a…挿通孔、S…実装側面。

Claims (10)

  1. 金属立体が鍛造技術によって成形されて得られる基体部であって、貫通孔が設けられたアイレットと、該アイレットの上に設けられた立体状の放熱部とにより構成される前記基体部と、
    前記アイレットの前記貫通孔に挿通されて設けられたリードと、
    前記リードと前記アイレットとを電気的に絶縁した状態で、前記リードを前記アイレットの貫通孔に封着する、ガラス粉末が分散された樹脂材とを有することを特徴とする光半導体素子用パッケージ。
  2. 前記樹脂材は、前記アイレットの前記貫通孔と前記リードとの間から前記アイレットの下面にかけて形成されていることを特徴とする請求項1に記載の光半導体素子用パッケージ。
  3. 前記アイレットの下面側に前記貫通孔に連通する凹部が設けられており、前記樹脂材は、前記アイレットの前記貫通孔と前記リードとの間から前記凹部に充填されていることを特徴とする請求項1又は2に記載の光半導体素子用パッケージ。
  4. 前記基体部及び前記リードの表面には金属めっき層がそれぞれ形成されており、前記基体部の前記金属めっき層の膜厚は、前記リードの前記金属めっき層の膜厚よりも薄く設定されていることを特徴とする請求項1乃至3のいずれか一項に記載の光半導体素子用パッケージ。
  5. 前記樹脂材が接触する前記アイレットの下面は、粗面化されていることを特徴とする請求項2又は3に記載の光半導体素子用パッケージ。
  6. 前記樹脂材を貫通して前記アイレットの下面に接合されて設けられたリードをさらに有することを特徴とする請求項2又は3に記載の光半導体素子用パッケージ。
  7. 金属立体を鍛造技術によって成形することにより、貫通孔が設けられたアイレットと、該アイレットの上に設けられた立体状の放熱部とにより構成される基体部を形成し、前記基体部の表面に金属めっきを施した後に、表面に金属めっきが施されたリードを、ガラス粉末が分散された樹脂材によって前記リードと前記アイレットとを電気的に絶縁した状態で、前記アイレットの貫通孔に封着することを特徴とする光半導体素子用パッケージの製造方法。
  8. 前記リードを前記アイレットに封着する際に、
    前記アイレットの下面側に、前記アイレットの貫通孔に対応する部分に挿通孔が設けられた樹脂タブレットと前記リードとを配置し、前記樹脂タブレットの前記挿通孔と前記アイレットの前記貫通孔に前記リードを挿通させ、前記樹脂タブレットを溶融させることにより、前記樹脂材によって前記リードを前記アイレットの貫通孔に封着することを特徴とする請求項7に記載の光半導体素子用パッケージの製造方法。
  9. 前記基体部に形成される金属めっき層の膜厚は、前記リードに形成される金属めっき層の膜厚よりも薄く設定されることを特徴とする請求項7に記載の光半導体素子用パッケージの製造方法。
  10. 前記アイレットの下面側に前記貫通孔に連通する凹部が形成されており、前記樹脂材は、前記アイレットの前記貫通部と前記リードとの間から前記アイレットの凹部に充填されることを特徴とする請求項7に記載の光半導体素子用パッケージの製造方法。
JP2005237589A 2005-08-18 2005-08-18 光半導体素子用パッケージ及びその製造方法 Pending JP2007053252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005237589A JP2007053252A (ja) 2005-08-18 2005-08-18 光半導体素子用パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005237589A JP2007053252A (ja) 2005-08-18 2005-08-18 光半導体素子用パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007053252A true JP2007053252A (ja) 2007-03-01

Family

ID=37917492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005237589A Pending JP2007053252A (ja) 2005-08-18 2005-08-18 光半導体素子用パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007053252A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016794A (ja) * 2007-06-05 2009-01-22 Mitsubishi Electric Corp キャップレスパッケージ及びその製造方法
JP2010114132A (ja) * 2008-11-04 2010-05-20 Nec Schott Components Corp 気密端子のめっき方法
US8053803B2 (en) * 2008-03-27 2011-11-08 Shinko Electric Industries Co., Ltd. Package for optical semiconductor element
WO2020138209A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 配線基体、電子部品収納用パッケージおよび電子装置
JP2021106247A (ja) * 2019-12-27 2021-07-26 日亜化学工業株式会社 パッケージ、発光装置、およびレーザ装置
JPWO2020071168A1 (ja) * 2018-10-01 2021-09-02 ローム株式会社 半導体レーザ装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5179571A (ja) * 1975-01-06 1976-07-10 Hitachi Ltd Denshibuhin
JPS5821889A (ja) * 1981-07-31 1983-02-08 Sony Corp 半導体組立構造
JPH0448675A (ja) * 1990-06-14 1992-02-18 Rohm Co Ltd 半導体レーザ装置
JP2000012972A (ja) * 1998-06-22 2000-01-14 Chichibu Fuji:Kk 半導体レーザユニット
JP2001077262A (ja) * 1999-06-29 2001-03-23 Rohm Co Ltd 半導体装置
JP2002009189A (ja) * 2000-06-26 2002-01-11 Shinko Electric Ind Co Ltd 半導体装置用パッケージの製造方法と半導体装置用パッケージ
JP2004031900A (ja) * 2002-05-09 2004-01-29 Rohm Co Ltd 半導体レーザ、その製法および光ピックアップ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5179571A (ja) * 1975-01-06 1976-07-10 Hitachi Ltd Denshibuhin
JPS5821889A (ja) * 1981-07-31 1983-02-08 Sony Corp 半導体組立構造
JPH0448675A (ja) * 1990-06-14 1992-02-18 Rohm Co Ltd 半導体レーザ装置
JP2000012972A (ja) * 1998-06-22 2000-01-14 Chichibu Fuji:Kk 半導体レーザユニット
JP2001077262A (ja) * 1999-06-29 2001-03-23 Rohm Co Ltd 半導体装置
JP2002009189A (ja) * 2000-06-26 2002-01-11 Shinko Electric Ind Co Ltd 半導体装置用パッケージの製造方法と半導体装置用パッケージ
JP2004031900A (ja) * 2002-05-09 2004-01-29 Rohm Co Ltd 半導体レーザ、その製法および光ピックアップ装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016794A (ja) * 2007-06-05 2009-01-22 Mitsubishi Electric Corp キャップレスパッケージ及びその製造方法
US8053803B2 (en) * 2008-03-27 2011-11-08 Shinko Electric Industries Co., Ltd. Package for optical semiconductor element
JP2010114132A (ja) * 2008-11-04 2010-05-20 Nec Schott Components Corp 気密端子のめっき方法
JPWO2020071168A1 (ja) * 2018-10-01 2021-09-02 ローム株式会社 半導体レーザ装置
JP7329527B2 (ja) 2018-10-01 2023-08-18 ローム株式会社 半導体レーザ装置
US12040590B2 (en) 2018-10-01 2024-07-16 Rohm Co., Ltd. Semiconductor laser device
WO2020138209A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 配線基体、電子部品収納用パッケージおよび電子装置
KR20210027447A (ko) * 2018-12-26 2021-03-10 교세라 가부시키가이샤 배선 기체, 전자부품 수납용 패키지 및 전자장치
JPWO2020138209A1 (ja) * 2018-12-26 2021-09-09 京セラ株式会社 配線基体、電子部品収納用パッケージおよび電子装置
KR102463392B1 (ko) 2018-12-26 2022-11-04 교세라 가부시키가이샤 배선 기체, 전자부품 수납용 패키지 및 전자장치
JP2021106247A (ja) * 2019-12-27 2021-07-26 日亜化学工業株式会社 パッケージ、発光装置、およびレーザ装置
JP7050045B2 (ja) 2019-12-27 2022-04-07 日亜化学工業株式会社 パッケージ、発光装置、およびレーザ装置

Similar Documents

Publication Publication Date Title
JP5341337B2 (ja) 半導体装置及びその製造方法
KR930009314B1 (ko) 열전도성 복합재
CN101060090B (zh) 半导体装置的制造方法
JP2007053252A (ja) 光半導体素子用パッケージ及びその製造方法
JP2008235469A (ja) 光半導体装置及びその製造方法
US9484289B2 (en) Semiconductor device with heat spreader
JP2016127036A (ja) 半導体レーザ装置、光源装置、半導体レーザ装置の製造方法、及び光源装置の製造方法
JP3771931B1 (ja) 光半導体素子用パッケージおよび光半導体装置
JP4739975B2 (ja) 光半導体素子用パッケージ
US11349278B2 (en) Stem for semiconductor package, and semiconductor package
JP2009016794A (ja) キャップレスパッケージ及びその製造方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP4162363B2 (ja) 半導体装置
JP2008098243A (ja) 放熱板、放熱板に電子部品を実装する方法、および放熱板の製造方法
JP2007048937A (ja) 半導体レーザおよびその製法
JP2012248777A (ja) 素子収納用パッケージおよびこれを備えた半導体モジュール
JP5121421B2 (ja) 光半導体素子用パッケージおよび光半導体装置
US20230154818A1 (en) Header for semiconductor package
JP6434269B2 (ja) 半導体装置
JP7481245B2 (ja) 半導体パッケージ用ステム及びその製造方法、半導体パッケージ
JP2007103701A (ja) 光半導体素子用パッケージ及びその製造方法
JP2005150538A (ja) 半導体装置用パッケージとその製造方法
JP2016100535A (ja) 半導体装置用ステム及び半導体装置
JP2011192681A (ja) 光半導体装置用気密端子及び光半導体装置
JPS63245875A (ja) 電気回路部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329