JP2007042862A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2007042862A
JP2007042862A JP2005225300A JP2005225300A JP2007042862A JP 2007042862 A JP2007042862 A JP 2007042862A JP 2005225300 A JP2005225300 A JP 2005225300A JP 2005225300 A JP2005225300 A JP 2005225300A JP 2007042862 A JP2007042862 A JP 2007042862A
Authority
JP
Japan
Prior art keywords
circuit board
solder
land
hole
solder paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005225300A
Other languages
English (en)
Inventor
Kazuaki Daimon
一顕 大門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP2005225300A priority Critical patent/JP2007042862A/ja
Publication of JP2007042862A publication Critical patent/JP2007042862A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 特別な手法・工程を設けることなく、赤目現象を防止し、ひいては銅箔露出の不具合を防止することができる回路基板を提供すること。
【解決手段】 プリント基板2を貫通するスルーホール部3と、スルーホール部3の周囲に導電箔(銅箔)により環状に形成されるランド部4とを備える回路基板1において、ランド部4にはんだペースト部5をメタルマスクとして設けた。さらに、はんだペースト部5は、スルーホール部3の外周側の4箇所に設けた。
【選択図】 図1

Description

本発明は、電子部品のリード部をスルーホールに差し込んだ状態で、電子部品のリード部及びスルーホールの周囲に設けたスルーホールランドへはんだを廻して付ける回路基板の技術分野に属する。
従来では、はんだ付けした状態のランドの端部にレジストを被せている(例えば、特許文献1参照。)。
特開2002−111189号公報(第2−4頁、全図)
しかしながら、従来にあっては、新たな工程の追加であるためコスト増となっていた。
本発明は、上記問題点に着目してなされたもので、その目的とするところは、特別な手法・工程を設けることなく、赤目現象を防止し、ひいては銅箔露出の不具合を防止することができる回路基板を提供することにある。
上記目的を達成するため、本発明では、基板を貫通するスルーホールと、前記スルーホールの周囲に導電箔により形成されるスルーホールランドと、を備える回路基板において、前記スルーホールランドにはんだペースト用メタルマスクを設けたことを特徴とする。
よって、本発明にあっては、特別な手法・工程を設けることなく、赤目現象を防止し、ひいては銅箔露出の不具合を防止することができる。
以下、本発明の回路基板を実現する実施の形態を、実施例1に基づいて説明する。
まず、構成を説明する。
図1は実施例1の回路基板のランド部の平面図である。
図2は実施例1の回路基板のランド部へ電子部品のリード部をはんだ付けした状態を示す断面図である。
実施例1の回路基板1は、プリント基板2、スルーホール部3、ランド部4、はんだペースト部5を主要な構成としている。
プリント基板2は、樹脂製であり、さまざまな電子部品が回路構成のために実装される。
スルーホール部3は、プリント基板2を貫通する穴である。
ランド部4は、スルーホール部3の周囲に環状の銅箔部分を、プリント基板2の上下面にそれぞれ形成したもので、さらにスルーホール部3の内部も銅箔部分で覆って、上下面の環状部分が導電されるように形成される(図2参照)。
はんだペースト部5は、はんだペースト用メタルマスクとして、ランド部4上にはんだペースト剤を印刷したものである。さらに、はんだペースト部5は、スルーホール部5よりも小径なものを、スルーホール部5の外周側4箇所に設けたものである。なお、実施例1においては、プリント基板2の上面にはんだペースト部5を設けるものとする。
次に作用を説明する。
[はんだ付けによる基板実装について]
はんだ付けによる基板実装について説明する。
プリント配線板上への部品実装方法として、リフロー工法とフロー工法が周知である。リフロー工法は、はんだペースト等を部品ランド部へメタルマスク版で印刷する。部品仮止め後に赤外線やヒータを用いてはんだを溶かし、はんだ付けするものである。
フロー工法は、プリント配線板のスルーホール部に部品リードを挿入し、プリント配線板を溶かしたはんだ槽の噴流部に浸しながら流し、はんだ付けする工法である。両工法とも、広く一般に使用されており、部品のプリント基板実装形態は、図3に示す通りである。
部品や基板には、鉛を主成分とした、はんだが大量に使われており、鉛が溶け出して、地下水を汚染するとして、環境保護の観点から世界的に関心が高まっている。欧州、中国において2006年ごろから鉛を初めとする6種類の物質使用が禁止となる予定である。日本においても、JEITA(電子情報産業協会(なお、JEITAは登録商標))が鉛フリー対応について「PHASE0」から「PHASE3」まで段階付けし、目安を設けている。
この場合、鉛フリーはんだを採用するに際しての問題がある。
それは、はんだ凝固における収縮によるはんだ剥離と、ランド剥離、銅食われ、そして赤目現象である。
はんだ剥離とは、鉛フリーはんだが鉛を無くし他の金属を配合したことにより、はんだ付け後、硬化する際に、吸収率が大きくなり、収縮時にランド上ではんだ剥離が起こるものである。剥離部分では、銅箔部分が露出することになる。
ランド剥離現象とは、はんだ剥離は発生しないが、ランドがプリント配線板の基材(実施例1ではプリント基板と称する)から剥離してしまうものである。剥離部分では、銅箔部分が露出することになる。
赤目現象とは、鉛フリーはんだの濡れ拡がり性、フローアップの悪さからフラックス処理を行ったランド部4全体に、はんだが拡がらず(上がらず)、銅箔部分が露出する現象である(図4参照)。
銅食われとは、これらの現象等により露出した銅箔部分が時間経過に伴い酸化する現象である。
これらに対して、上記で開示した公知例のように、ダブル(オーバー)レジスト処理を行うのが対策の主流となっていた。そのため、処理の追加となり工程追加、工数追加によるコスト増となっていた。しかしながら、これらの現象の結果として銅箔部分が露出する対策をはんだ組成と基板設計、製造上から考慮しなければならばかった。
実施例1では、特に赤目現象に対する問題を解決し、ひいては、他の現象等を解決している。
[はんだの濡れ拡がりを促進する作用]
実施例1の回路基板1では、はんだが拡がりにくい、プリント基板2上面のランド部4のスルーホール部3の外周にはんだペースト部5を設けている。鉛フリーはんだを用いるフロー工法において、プリント基板2の下面から上面への熱伝導によるはんだ濡れ拡がりの際に、はんだペースト部5により、はんだ濡れ広がりが促進され、ランド部4の外周端まで拡がりやすくなる。
これにより、特に工程を追加することなく赤目現象を防止する。
さらに、このように赤目現象が防止されれば、ランド部4の銅箔部分が露出しないのであるから、その後に腐食する銅食われなどの不具合が防止される。
また、さらに、はんだ凝固時には、上面のランド部4が冷却されて、上面側ランド部4内での温度格差が現象し、均一な収縮となり、収縮の集中によるはんだ剥離やランド剥離が抑制される。これにより、さらに銅食われ等の不具合が防止される。
次に、効果を説明する。
実施例1の回路基板にあっては、下記に列挙する効果を得ることができる。
(1)基板を貫通するスルーホール部3と、スルーホール部3の周囲に導電箔により形成されるランド部4とを備える回路基板1において、ランド部4にはんだペースト部5を設けたため、特別な手法・工程を設けることなく、赤目現象を防止し、ひいては銅箔露出の不具合を防止することができる。
(2)はんだペースト部5は、スルーホール部3の外周側に複数設けたため、(1)の効果をさらに効果的に得ることができる。
以上、本発明の回路基板を実施例1に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
例えば、はんだペースト部の配置の他の例を図5〜図7に示す。また、はんだペースト部の配置数は4箇所に限られない。また、配置位置は、同一円周上でなくてもよい。さらに、ランド部の形状は、環状に限られない。
実施例1の回路基板のランド部の平面図である。 実施例1の回路基板のランド部へ電子部品のリード部をはんだ付けした状態を示す断面図である。 電子部品のプリント基板実装とはんだ付けの説明図である。 赤目現象の説明図である。 はんだペースト部の他の配置例を示す平面図である。 はんだペースト部の他の配置例を示す平面図である。 はんだペースト部の他の配置例を示す平面図である。
符号の説明
1 回路基板
2 プリント基板
3 スルーホール部
4 ランド部
5 はんだペースト部
6 (電子部品の)リード部
7 はんだ
8 (プリント基板の)配線パターン

Claims (1)

  1. 基板を貫通するスルーホールと、
    前記スルーホールの周囲に導電箔により形成されるスルーホールランドと、
    を備える回路基板において、
    前記スルーホールランドにはんだペースト用メタルマスクを設けた、
    ことを特徴とする回路基板。
JP2005225300A 2005-08-03 2005-08-03 回路基板 Pending JP2007042862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005225300A JP2007042862A (ja) 2005-08-03 2005-08-03 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225300A JP2007042862A (ja) 2005-08-03 2005-08-03 回路基板

Publications (1)

Publication Number Publication Date
JP2007042862A true JP2007042862A (ja) 2007-02-15

Family

ID=37800570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225300A Pending JP2007042862A (ja) 2005-08-03 2005-08-03 回路基板

Country Status (1)

Country Link
JP (1) JP2007042862A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009759A1 (de) 2007-02-22 2008-10-09 Sumitomo Heavy Industries, Ltd. Oszillierendes innen eingreifendes Planetengetriebesystem und Verfahren zur Herstellung einer Exzenterkörperwelle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009759A1 (de) 2007-02-22 2008-10-09 Sumitomo Heavy Industries, Ltd. Oszillierendes innen eingreifendes Planetengetriebesystem und Verfahren zur Herstellung einer Exzenterkörperwelle

Similar Documents

Publication Publication Date Title
JP2008041995A (ja) プリント配線基板及びプリント配線基板の製造方法
JP2007042862A (ja) 回路基板
JP2006319031A (ja) プリント基板およびプリント基板の製造方法
JP2001332851A (ja) プリント配線板のランド部、プリント配線板の製造方法、及び、プリント配線板実装方法
JP2007042861A (ja) 回路基板
JP2008172094A (ja) 回路基板及び電子機器
JP2013183079A (ja) プリント回路板及びその製造方法
TW201338645A (zh) 電路板及電路板製作方法
JP2008288356A (ja) プリント基板およびモジュール構造体
JP4841865B2 (ja) プリント回路板
JP2007266510A (ja) プリント配線板と電気機器
JP2007329407A (ja) 回路基板及びその製造方法
JP2006024858A (ja) プリント配線板の製造方法およびプリント配線板
JP2006179809A (ja) 電子回路ユニット
JP2002190664A (ja) プリント配線板およびこれを用いた半導体装置
JP2004014606A (ja) 回路基板のランド及びその形成法
JP2007019150A (ja) プリント配線板およびプリント回路板
JP2007088148A (ja) プリント配線板
JP2009076632A (ja) プリント配線板の部品取付部構造及びその製造方法
JP2010212591A (ja) 回路基板及びその製造方法
JP2004128362A (ja) プリント基板
JP2009176915A (ja) 回路基板及びこれを用いた電子機器
TWI606768B (zh) 抗腐蝕保護膜之形成方法及具有抗腐蝕保護膜之電路板
JP2018107381A (ja) プリント回路アセンブリ及びその製造方法
JP2005033042A (ja) プリント配線板