JP2007035842A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007035842A JP2007035842A JP2005215694A JP2005215694A JP2007035842A JP 2007035842 A JP2007035842 A JP 2007035842A JP 2005215694 A JP2005215694 A JP 2005215694A JP 2005215694 A JP2005215694 A JP 2005215694A JP 2007035842 A JP2007035842 A JP 2007035842A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- bump
- semiconductor device
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
- H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 バンプ電極の高さを確保する、或いは形成されるバンプ電極の高さを均一化する。
【解決手段】 半導体基板のパッドに、バンプ電極を形成する半導体装置の製造方法において、前記半導体基板とは異なるバンプ電極形成用基板にバンプ電極を形成する工程と、前記半導体基板とバンプ電極を形成した前記バンプ電極形成用基板とを対向させ、前記半導体基板と前記バンプ電極との間に接続層を形成して、この接続層によって前記半導体基板と前記バンプ電極とを一体化させる工程と、前記バンプ電極を形成用基板から剥離させて、前記半導体基板のパッドにバンプ電極と接続層とからなるバンプ電極を形成する。
【選択図】 図5
【解決手段】 半導体基板のパッドに、バンプ電極を形成する半導体装置の製造方法において、前記半導体基板とは異なるバンプ電極形成用基板にバンプ電極を形成する工程と、前記半導体基板とバンプ電極を形成した前記バンプ電極形成用基板とを対向させ、前記半導体基板と前記バンプ電極との間に接続層を形成して、この接続層によって前記半導体基板と前記バンプ電極とを一体化させる工程と、前記バンプ電極を形成用基板から剥離させて、前記半導体基板のパッドにバンプ電極と接続層とからなるバンプ電極を形成する。
【選択図】 図5
Description
本発明は、半導体装置、半導体装置の製造方法に関し、特に、微細な接続用バンプ電極を形成とする半導体装置に適用して有効な技術に関するものである。
半導体装置では、微細化の進展に伴い、半導体チップ面積に対して搭載する回路の規模を拡大する高集積化が行なわれており、こうした高集積化によって搭載されるより多くの回路のために、より多くの接続端子が求められている。例えば、半導体記憶装置では、微細化の進展により大容量化が進み、大容量のデータを高速で処理するためにバス幅が拡大され、より多くの外部端子が必要となっている。また、液晶表示装置では、諧調の多ビット化或いは表示解像度を高めるために画素数の増加が求められており、このため液晶表示装置を駆動するドライバLSIについても、より多くの接続端子が求められている。
このような半導体装置では、組み込まれる電子装置を小型化するために、半導体装置の小型化・薄型化が求められており、こうした接続端子の増加に対応するために、半導体装置を配線等に接続するための接続端子となるバンプ電極も微細化による小型化・狭ピッチ化が進められている。
例えば、下記特許文献には、こうしたバンプ電極を用いた半導体装置の実装に関する技術が記載されている。
前述したバンプ電極には、金等を用いてメッキ処理により形成したものがある。バンプ電極をメッキ形成する場合には、ホトレジストをパターニングしたレジストマスクによって不要部分を覆った状態で、レジストから露出する金属配線のパッドにバンプ電極となる金属を電解メッキによって形成している。
しかし、接続端子となる平面形状が微細なバンプ電極をメッキにより形成する場合には、パターン精度を保つためレジストマスクを薄くしなければならない。バンプ電極の高さはレジストマスクの膜厚に制限されるため、形成できるバンプ電極の高さも減少してしまう。そのため、許容できる変形量が小さくなり、吸収できる応力が減少してしまう。
半導体装置を基板に実装した状態では、半導体装置と基板との熱膨張係数の違いから、温度変化によって応力が生じる。バンプ電極の変形によって吸収できる応力が減少すると、バンプ電極の破損或いはバンプ電極の剥離等が生じて、接続寿命が短くなる。加えて、バンプ電極の高さが減少すると、半導体装置の底面と基板との間の隙間が狭くなるため、この隙間に充填するアンダーフィルの充填性が低下する。
また、例えば、接着剤に微小導電体を混入させた異方導電性の接着テープACF(Anisotropic Conductive Film)を用いたバンプ電極とリードとの接続では、接着剤に混入させた微小導電体を加圧によって接触導通させて、電気的な接続を行なっている。このため、各バンプ電極に加わる力を均等化する必要があり、各バンプ電極の高さについて偏差を少なくすることが求められている。
本発明の課題は、これらの問題点を解決し、半導体装置の接続端子となるバンプ電極の高さを確保する、或いは形成されるバンプ電極の高さを均一化することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板のパッドに、半導体装置の外部端子となるバンプ電極を形成する半導体装置において、前記半導体基板に形成された第1のバンプ電極と第2のバンプ電極との間に接続層を形成して、この接続層によって前記第1のバンプ電極と前記第2のバンプ電極とを一体化させ、前記半導体基板のパッドに第1のバンプ電極と接続層と第2のバンプ電極を積層したバンプ電極を形成する。
半導体基板のパッドに、半導体装置の外部端子となるバンプ電極を形成する半導体装置において、前記半導体基板に形成された第1のバンプ電極と第2のバンプ電極との間に接続層を形成して、この接続層によって前記第1のバンプ電極と前記第2のバンプ電極とを一体化させ、前記半導体基板のパッドに第1のバンプ電極と接続層と第2のバンプ電極を積層したバンプ電極を形成する。
また、その製造方法において、前記半導体基板とは異なるバンプ電極形成用基板にバンプ電極を形成する工程と、前記半導体基板とバンプ電極を形成した前記バンプ電極形成用基板とを対向させ、前記半導体基板と前記バンプ電極との間に接続層を形成して、この接続層によって前記半導体基板と前記バンプ電極とを一体化させる工程と、前記バンプ電極を形成用基板から剥離させて、前記半導体基板のパッドにバンプ電極と接続層とからなるバンプ電極を形成する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)本発明によれば、微細なバンプ電極についても、充分な高さを得ることができるという効果がある。
(2)本発明によれば、上記効果(1)により、フリップチップ接続時の押しつぶし量を確保することができるという効果がある。
(3)本発明によれば、上記効果(1)により、アンダーフィルの充填性が向上するという効果がある。
(4)本発明によれば、上記効果(1)により、熱応力等による変形を吸収することができるという効果がある。
(5)本発明によれば、バンプ電極の接続面を平坦にすることができるという効果がある。
(6)本発明によれば、バンプ電極間の高さの均一性を確保することができるという効果がある。
(7)本発明によれば、上記効果(4)(5)(6)により、バンプ電極の接続寿命が向上するという効果がある。
(8)本発明によれば、上記効果(5)(6)により、搭載時にバンプ電極の接続性が向上するという効果がある。
(1)本発明によれば、微細なバンプ電極についても、充分な高さを得ることができるという効果がある。
(2)本発明によれば、上記効果(1)により、フリップチップ接続時の押しつぶし量を確保することができるという効果がある。
(3)本発明によれば、上記効果(1)により、アンダーフィルの充填性が向上するという効果がある。
(4)本発明によれば、上記効果(1)により、熱応力等による変形を吸収することができるという効果がある。
(5)本発明によれば、バンプ電極の接続面を平坦にすることができるという効果がある。
(6)本発明によれば、バンプ電極間の高さの均一性を確保することができるという効果がある。
(7)本発明によれば、上記効果(4)(5)(6)により、バンプ電極の接続寿命が向上するという効果がある。
(8)本発明によれば、上記効果(5)(6)により、搭載時にバンプ電極の接続性が向上するという効果がある。
以下、本発明の実施の形態を説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1及び図2は、バンプ電極を形成する半導体装置を示す部分縦断面図である。半導体装置の製造では、単結晶シリコン等の半導体基板に、半導体素子或いは配線パターンを一括して形成して所定の回路を構成し、アルミニュウム等を用いた最上層の金属配線の端部を接続のためのパッド2としている。
バンプ電極の形成では、先ず、アルミニュウム等を用いた金属配線を被覆する保護絶縁膜3を部分的に開口してパッド2のバンプ電極形成領域を露出させ、半導体基板1全面にTiW/AuまたはTi/Pd等の積層膜からなるUBM(Under Bump Metal)膜4を、バンプ電極の密着強度を向上させるために形成する。
続いて、UBM膜4のバンプ電極5形成領域を露出させて不要部分を覆ったレジストマスク6を形成し、このレジストマスク6から露出したUBM膜4部分に、電解メッキによって金等の金属膜を付着させて、第1のバンプ電極5を形成すると、図1に示す状態となる。
次に、第1のバンプ電極5を形成した後に、レジスト剥離剤を用いてレジストマスク6を除去し、第1のバンプ電極5をマスクとしたエッチングを行ない、不用部分のUBM膜4を除去して、図2に示す状態となる。
図3及び図4は、本実施の形態のバンプ電極の形成に用いるバンプ電極形成用基板を示す部分縦断面図である。バンプ電極形成用基板7としては、セラミック或いはシリコン等を用い、形成用基板7主面に銅等を用いた金属配線によって、半導体装置のバンプ電極の配置に合わせて、形成端子8が設けられている。
バンプ電極の形成では、先ず、形成端子8のバンプ電極9形成領域を露出させて不要部分を覆ったレジストマスク10を形成し、このレジストマスク10から露出した形成端子8部分に、電解メッキによって金等の金属膜を付着させて、第2のバンプ電極9を形成すると、図3に示す状態となる。
次に、第2のバンプ電極9を形成した後に、レジスト剥離剤を用いてレジストマスク10を除去し、第2のバンプ電極9をマスクとしたエッチングを行ない、不用部分の形成端子8を除去して、図4に示す状態となる。
夫々バンプ電極5,9を形成した半導体基板1と形成用基板7とは、図5に示すように、1μm〜2μm程度の間隔で第1のバンプ電極と第2のバンプ電極とを対向させ、メッキ液11に浸漬し、無電解メッキ処理を施す。なお、前記間隔については、第1のバンプ電極と第2のバンプ電極とが、接触していてもかまわない。
この無電解メッキによって、図6に示すように第1のバンプ電極5と第2のバンプ電極9との間に接続層12を形成して、第1のバンプ電極5と第2のバンプ電極9とを接続層12によって一体化する。
この後に、図7に示すように第2のバンプ電極9を形成用基板7から剥離させて、半導体基板1のパッド2に、UBM膜4を介して、第1のバンプ電極5と接続層12と第2のバンプ電極9とを積層したバンプ電極を形成する。
第2のバンプ電極9は、バンプ電極9の密着強度を向上させるためのUBM膜4を介さずに、銅を用いた形成端子8に直接形成されているため、密着強度が低いので、第2のバンプ電極9は、第1のバンプ電極5と一体化した状態で、形成用基板7から分離する。
なお、必要があれば形成基板7と形成端子8との接着強度を低下させておくことにより、形成端子8を残した状態で第2のバンプ電極9を形成用基板7から分離することも可能である。
通常、金を用いてメッキ形成されるバンプ電極は、バンプ電極のピッチが25μmの場合には、バンプ電極の幅は16μm、高さは20μm程度、となっている。本実施の形態による、バンプ電極は第1のバンプ電極5と第2のバンプ電極9と接続層12とを積層した構成となっているため、ピッチが25μm等の微細な場合にも、バンプ電極の高さが40μm以上とすることが容易である。
このため、フリップチップ接続時の押しつぶし量を確保することができ、アンダーフィルの充填性が向上し、加えて、熱応力等による変形を充分に吸収することができるので、バンプ電極の接続寿命が向上する。
また、本実施の形態のバンプ電極では、メッキ成長のむらによる形状や高さの違いが、中間の接続層12に吸収され、バンプ電極の接続面が第2のバンプ電極9の形成端子8接着面となるため、バンプ電極の接続面が平坦となる。
従来のバンプ電極では、例えばUBM膜4の凹凸によって、バンプ電極の表面に凹凸が生じる、或いは、メッキ成長のむらにより高さに偏差が生じるのを抑制するのが、困難であったが、本実施の形態では、形成用基板7の強度を確保して、形成用基板7の変形量を抑制することにより、バンプ電極間の高さの均一性を確保することが容易である。
なお、図1乃至図7に示す例では、無電解メッキで接続層12を形成したが、電解メッキによって接続層12を形成することも可能である。この場合には、図8に示すように形成用基板7については、形成端子8の金属配線を残した状態として、通電用の配線を確保しておく。
夫々バンプ電極5,9を形成した半導体基板1と形成用基板7とは、図8に示すように、1μm〜2μm程度の間隔で第1のバンプ電極と第2のバンプ電極とを対向させ、メッキ液11に浸漬し、電解メッキ処理を施す。なお、前記間隔については、第1のバンプ電極5と第2のバンプ電極9とが、接触していてもかまわない。
この電解メッキによって、第1のバンプ電極5と第2のバンプ電極9との間に接続層12を形成して、第1のバンプ電極と第2のバンプ電極とを接続層12によって一体化させた後に、図9に示すように第2のバンプ電極9を形成用基板7から剥離させて、半導体基板1のパッド2に、UBM膜4を介して、第1のバンプ電極5と第2のバンプ電極9と接続層12とからなるバンプ電極を形成する。
第2のバンプ電極9は、バンプ電極9の密着強度を向上させるためのUBM膜4を介さずに、銅を用いた形成端子8に直接形成されているため、密着強度が低いので、第2のバンプ電極9は、第1のバンプ電極5と一体化した状態で、形成用基板7から分離する。
接続層12の形成後は、図9に示すように形成端子8とともに、金属配線も剥離されるので、支障はない。また、通電用の配線としては、図1に示す状態のUBM膜4を用いることも可能であり、形成端子8の金属配線とエッチング前のUBM膜4の双方を利用してもよい。
電解メッキによって接続層12を形成することで、無電解メッキの場合と比較して、接続反応の速度が向上し、緻密な接続層12を形成することができる。また、無電解メッキによって接続層12を形成する場合には、電解メッキの場合と比較して、通電用の配線が不要となるので、微細パターンのバンプ電極形成に適している。
前述した例では、メッキ形成したバンプ電極を例としているが、バンプ電極にはメッキにより形成する以外に、ワイヤボンディングの技術を利用してバンプ電極を簡易に形成するスタッドバンプが用いられることがある。このスタッドバンプを用いても、本発明は実施が可能であり、図10及び図11に示すのは、第1のバンプ電極5にスタッドバンプを用いた例である。
スタッドバンプでは、ワイヤボンディングに用いられるキャピラリから露出させた金の細線を放電トーチ等によって溶融させて、表面張力により球状になった金ボールをUBM膜4に圧着させた状態で、ワイヤを繰り出さずにキャピラリを離隔させると、溶融部分が分離されてバンプ電極5が形成される。このため、パッド2に融着する球状部分5aと、この球状部分5aから連続して前記分離の際に金線が引き伸ばされてワイヤの径が徐々に縮小するため形成される円錐状の突起部分5bとが形成されている。
このスタッドバンプを用いた場合でも、図11に示すように第1のバンプ電極5と第2のバンプ電極9との間に接続層12を形成して、第1のバンプ電極と第2のバンプ電極とを接続層12によって一体化させることができる。
なお、図10及び図11に示す例では第1のバンプ電極5をスタッドバンプとしたが、第2のバンプ電極9をスタッドバンプとする、或いは双方をスタッドバンプとすることも可能である。
更には、バンプ電極の高さに対する要求は低いが、接続面の平坦性或いはバンプ電極間の高さの均一性を確保することが求められる場合には、図12及び図13に示すように、第1のバンプ電極5を形成せずに第2のバンプ電極9とUBM膜4とを接続層12によって一体化してバンプ電極を形成することも可能である。
半導体基板1とバンプ電極9を形成した形成用基板7とは、図12に示すように、1μm〜2μm程度の間隔でUBM膜4とバンプ電極とを対向させ、メッキ液11に浸漬し、無電解メッキ処理を施す。なお、前記間隔については、UBM膜4とバンプ電極9とが、接触していてもかまわない。
この無電解メッキによって、UBM膜4とバンプ電極9との間に接続層12を形成して、UBM膜4とバンプ電極9とを接続層12によって一体化させた後に、図13に示すようにバンプ電極9を形成用基板7から剥離させて、半導体基板1のパッド2に、UBM膜4を介して、バンプ電極9と接続層12とからなるバンプ電極を形成する。
バンプ電極9は、バンプ電極9の密着強度を向上させるためのUBM膜4を介さずに、銅を用いた形成端子8に直接形成されているため、密着強度が低いので、バンプ電極9は、UBM膜4と一体化した状態で、形成用基板7から分離する。
この例では、メッキ成長のむらによる形状や高さの違いが、中間の接続層12に吸収され、バンプ電極の接続面がバンプ電極9の形成端子8接着面となるため、バンプ電極の接続面が平坦となり、また、形成用基板7の強度を確保して、変形量を抑制することにより、とが容易である。
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、前述の説明では、半導体装置として半導体チップにバンプ電極を形成する場合を例にして説明したが、半導体チップをパッケージングした半導体装置或いは基板等にバンプ電極を形成する場合ついても同様に適用することが可能であり、
1…半導体基板、2…パッド、3…保護絶縁膜、4…UBM膜、5…バンプ電極、6,10…レジストマスク、7…バンプ電極形成用基板、8…形成端子、9…バンプ電極、11…メッキ液、12…接続層。
Claims (5)
- 半導体基板のパッドに、半導体装置の外部端子となるバンプ電極を形成する半導体装置において、
前記半導体基板に形成された第1のバンプ電極と第2のバンプ電極との間に接続層を形成して、この接続層によって前記第1のバンプ電極と前記第2のバンプ電極とを一体化させ、前記半導体基板のパッドに第1のバンプ電極と接続層と第2のバンプ電極を積層したバンプ電極を形成することを特徴とする半導体装置。 - 半導体基板のパッドに、半導体装置の外部端子となるバンプ電極を形成する半導体装置の製造方法において、
前記半導体基板とは異なるバンプ電極形成用基板にバンプ電極を形成する工程と、
前記半導体基板とバンプ電極を形成した前記バンプ電極形成用基板とを対向させ、前記半導体基板と前記バンプ電極との間に接続層を形成して、この接続層によって前記半導体基板と前記バンプ電極とを一体化させる工程と、
前記バンプ電極を形成用基板から剥離させて、前記半導体基板のパッドにバンプ電極と接続層とからなるバンプ電極を形成することを特徴とする半導体装置の製造方法。 - 前記パッドにも予めバンプ電極が形成されていることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記接続層を電解メッキ或いは無電解メッキによって形成することを特徴とする請求項2又は請求項3に記載の半導体装置の製造方法。
- 前記バンプ電極が、金を用いてメッキ形成されていることを特徴とする請求項2乃至請求項4の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215694A JP2007035842A (ja) | 2005-07-26 | 2005-07-26 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215694A JP2007035842A (ja) | 2005-07-26 | 2005-07-26 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007035842A true JP2007035842A (ja) | 2007-02-08 |
Family
ID=37794747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005215694A Withdrawn JP2007035842A (ja) | 2005-07-26 | 2005-07-26 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007035842A (ja) |
-
2005
- 2005-07-26 JP JP2005215694A patent/JP2007035842A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5065586B2 (ja) | 半導体装置の製造方法 | |
TW554453B (en) | Semiconductor device and method of manufacturing the same | |
KR100639736B1 (ko) | 회로 장치의 제조 방법 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP2006049819A (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
JP2007110117A (ja) | イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 | |
JP2007141970A (ja) | 半導体装置およびその製造方法 | |
JP2006310530A (ja) | 回路装置およびその製造方法 | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
JP4498991B2 (ja) | 半導体装置及び電子装置 | |
JP2005117036A (ja) | テープ配線基板とそれを利用した半導体チップパッケージ | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2008218932A (ja) | 半導体素子搭載用基板およびその製造方法 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP2007035842A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000195890A (ja) | 半導体装置の製造方法 | |
JP2006237412A (ja) | 半導体装置の製造方法および電子機器の製造方法 | |
JP2009246175A (ja) | 素子搭載用基板、半導体モジュール、ならびに携帯機器 | |
JP2001291820A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |