JP2007028597A - 被変調信号を生成するための変調器および方法 - Google Patents

Abstract

【課題】高ビット速度送信用被変調信号を生成するための変調器を提供すること。
【解決手段】直接変調シンセサイザ回路と、搬送周波数を、ある安定した周波数にロックするために、直接変調シンセサイザ回路に入力基準信号を供給するための基準周波数発振器と、データ・ビットを受信し、直接変調シンセサイザ回路の直接変調のための、データ・ビット依存電圧レベルを有する変調信号を生成するためのプリエンファシス・ユニットとを含む変調器。
【選択図】図１

Description

本発明は、概して、生体内装置からデータを送信する分野に関し、より詳細には、生体内装置からの被変調信号の高ビット速度送信に関する。

身体内の通路や空洞を生体内感知し、情報（例えば、画像情報、ｐＨ情報、温度情報、電気インピーダンス情報、圧力情報等）を感知し収集するためのデバイスおよび方法は業界においては周知である。

カプセルのような生体内感知装置は、感知システムおよび送信システムからなる。この場合、感知システムはデータを収集し、送信システムは、収集したデータを無線周波（ＲＦ）により、例えば、さらに処理し表示するために外部の受信システムに送信する。ＲＦ信号により情報を送信するある周知の方法は、ＭＳＫ（最小シフト・キーイング）直接変調による。
米国特許第７，００９，６３４号。 米国特許第５，６０４，５３１号。

しかし、変調器の帯域幅が制限されているために、伝送速度が制限を受ける場合がある。

本発明のある実施形態は、被変調信号を生成するための変調器を提供する。変調器は、
直接変調シンセサイザ回路と、
搬送周波数をある安定した周波数にロックするために、直接変調シンセサイザ回路に入力基準信号を供給するための基準周波数発振器と、
データ・ビットを受信し、直接変調シンセサイザ回路のためのデータ・ビット依存電圧レベルを有する変調信号を生成するためのプリエンファシス（ｐｒｅ‐ｅｍｐｈａｓｉｓ）ユニットと、を備える。

ある実施形態の場合には、変調器は生体内感知装置内に配置される。
本発明は、また、被変調信号を生成するための変調器を備える生体内感知装置を提供する。この変調器は、
直接変調シンセサイザ回路と、
搬送周波数をある安定した周波数にロックするために、直接変調シンセサイザ回路に入力基準信号を供給するための基準周波数発振器と、
データ・ビットを受信し、直接変調シンセサイザ回路の直接変調のための、データ・ビット依存電圧レベルを有する変調信号を生成するためのプリエンファシス・ユニットと、を備える。

ある実施形態の場合には、生体内感知装置は、撮像機と、１つ以上の照明源と、光学系とを備える。
必要に応じて、生体内感知装置は、プロセッサと、送信機と、アンテナとを備えることができる。

また、本発明のある実施形態は、被変調信号を生成するための方法を提供する。この方
法は、
直接変調シンセサイザ回路を提供するステップと、
搬送周波数をある安定した周波数にロックするために、直接変調シンセサイザ回路に基準信号を入力するステップと、
直接変調シンセサイザ回路にデータ・ビット依存電圧レベルを有する変調信号を入力するステップと、
直接変調シンセサイザ回路から被変調信号を出力するステップと、を含む。

被変調信号はＣＰＦＳＫ信号であってもよい。
ある実施形態の場合には、プリエンファシス・ユニットは、デジタル・アナログ変換器（Ｄ／Ａ）であり、変調信号の各電圧レベルは、所与のデータ・ビットのビット値および所与のデータ・ビットに先行するデータ・ビットのビット値の関数である。

ある実施形態の場合には、プリエンファシス・ユニットは、デジタル・アナログ変換器（Ｄ／Ａ）であり、変調信号の各電圧レベルは、所与のデータ・ビットのビット値および所与のデータ・ビットに先行する２つ以上のデータ・ビットのビット値の関数である。
変調信号は、少なくとも４つの電圧レベルを有することができる。

ある実施形態の場合には、少なくとも４つの電圧レベルは、
Ｖ０（所与のデータ・ビットが「０」であり、先行するデータ・ビットが「０」である場合）、
Ｖ０−δＶ（所与のデータ・ビットが「０」であり、先行するデータ・ビットが「１」である場合）、
Ｖ１（所与のデータ・ビットが「１」であり、先行するデータ・ビットが「１」である場合）、
Ｖ１＋δＶ（所与のデータ・ビットが「１」でり、先行するデータ・ビットが「０」である場合）、
ここで、Ｖ１およびＶ０は、基準ビット電圧レベルであり、Ｖ１はＶ０より大きく、δＶは、基準ビット電圧レベルがプリエンファシス・ユニットにより変わる正の電圧強化値である。

ある実施形態の場合には、直接変調シンセサイザ回路は、変調信号が入力される電圧制御発振器と、入力基準信号を、電圧制御発振器に接続しているフィードバック分周器が出力するローカル周波数信号と比較することにより位相検出器の出力信号を生成する位相検出器と、位相検出器の出力信号を受信し、変調信号と一緒に電圧制御発振器に入力されるフィルタリングした信号を生成するループ・フィルタに入力される出力信号を有するチャージ・ポンプと、を備える。

ある実施形態の場合には、プリエンファシス・ユニットは、デジタル・アナログ変換器（Ｄ／Ａ）と、１より小さい値を有するダンピング係数を有する少なくとも二次の低域フィルタとを備える。低域フィルタは、デジタル・アナログ変換器と直接変調シンセサイザ回路との間に配置される。

さらに、ある実施形態の場合には、低域フィルタから直接変調シンセサイザ回路に出力される変調信号は２つの電圧レベルを有する。
またさらにある実施形態の場合には、変調信号は、所与のデータ・ビットが１であり、所与のデータ・ビットに先行するデータ・ビットが０である場合には、オーバーシュートを有し、所与のデータ・ビットが０であり、所与のデータ・ビットに先行するデータ・ビットが１である場合には、アンダーシュートを有する。

本発明の主題については、本明細書の結論に詳細に指摘し、明確に記述してある。しかし、その目的、特徴および利点と一緒に動作の組織および方法は、添付の図面を参照しながら下記の詳細な説明を読めば、本発明を最もよく理解することができるだろう。

以下の説明においては、本発明の種々の態様について説明する。本発明を完全に理解してもらうために、説明中に特定の構成および詳細について説明する。しかし、当業者であれば、本明細書に記載する特定の詳細によらなくても本発明を実行することができることを理解することができるだろう。さらに、本発明を分かり易くするために周知の機能は省略や簡単化してある。

説明の一部は、生体内撮像用装置、システムおよび方法に関連しているが、本発明はこれに限定されるものではなく、本発明の実施形態は、種々の他の生体内感知装置、システムおよび方法と一緒に使用することができることに留意されたい。例えば、本発明のある実施形態は、例えば、ｐＨの生体内感知、温度の生体内感知、圧力の生体内感知、電気インピーダンスの生体内感知、物質または材料の生体内検出、医療状態または病理の生体内検出、データの生体内取得または分析、および／または種々の他の生体内感知装置、システムおよび方法と一緒に使用することができる。

本明細書で使用する場合、「処理」、「コンピューティング」、「計算」「決定」等のような用語は、コンピューティング・システムのレジスタおよび／またはメモリ内の電子量のような物理量を操作し、および／またはコンピューティング・システムのメモリ、レジスタ、または他のこのような情報記憶装置、送信または表示装置内の物理量として同様に表示される他のデータに変換するコンピュータまたはコンピューティング・システム、または類似の電子計算装置またはプラットフォームの動作および／またはプロセスを意味することに留意されたい。

本発明の実施形態は、本明細書に記載する動作を行うための装置を含むことができる。このような装置は、特に所望の目的のために構成することもできるし、またはこのような装置は、コンピュータが格納しているコンピュータ・プログラムにより、選択的に作動され、適応され、動作され、構成され、または再構成される汎用コンピュータを含むことができる。このようなコンピュータ・プログラムは、ディスク、ハードディスクドライブ、フロッピーディスク、光ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、光磁気ディスク、読出し専用メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、揮発性メモリ、不揮発性メモリ、磁気または光カード、または電子命令を格納するのに適していて、コンピュータ・システム・バスまたはコンピューティング・プラットフォームに動作できるように接続することができる任意の他のタイプの記憶媒体または記憶装置を含むがこれらに限定されないコンピュータ読み取り可能記憶媒体に格納することができる。

本明細書に記載するプロセスおよび表示は、任意の特定のコンピュータまたは他の装置に本来関係するものではない。種々の汎用システムを、本明細書に教示するプログラムと一緒に使用することができるか、または所望の方法を実行するためにもっと特殊な装置を構成する方が便利である場合もある。種々のこれらのシステムの所望の構造については以下に説明する。さらに、本発明の実施形態については、任意の特定のプログラミング言語により説明しない。本明細書に記載する本発明の内容を実施するために種々のプログラミング言語を使用することができることを理解することができるだろう。

本発明のある実施形態は、例えば、通常、嚥下可能生体内撮像用装置のような通常嚥下
可能生体内感知装置に関する。本発明のある実施形態によるデバイスは、本発明の共通譲受人に譲渡され、参照によりその全文を本明細書に組み込むものとする、米国特許第７，００９，６３４号および／または米国特許第５，６０４，５３１号に記載されている実施形態と類似のものであってもよい。さらに、本発明の実施形態と一緒に使用するのが適している受信および／または表示システムも、米国特許第７，００９，６３４号および／または米国特許第５，６０４，５３１号に記載されている実施形態と類似のものであってもよい。もちろん、本明細書に記載するデバイスおよびシステムは、他の構成および／または他の組の構成要素を有することができる。例えば、本発明は、内視鏡、ニードル、ステント、カテーテル等により実行することができる。

本発明のある実施形態によるＣＰＦＳＫ（連続位相周波数シフト・キーイング）直接変調器１０のブロック図を示す図１について説明する。変調器１０は、搬送周波数を設定する連続波（ＣＷ）シンセサイザ類似の直接変調シンセサイザ回路１２を含む。直接変調シンセサイザ回路１２は、変調電圧を有する変調信号１６が入力される電圧制御発振器（ＶＣＯ）１４と、入力基準信号２２を、ＶＣＯ１４に接続しているフィードバック分周器２６が出力するローカル周波数信号２４と比較することにより位相検出器の出力信号２０を生成する位相検出器１８と、位相検出器の出力信号２０を受信し、変調信号１６と一緒にＶＣＯ１４に入力されるフィルタリングした信号３４を生成するループ・フィルタ３２に入力されるチャージ・ポンプ出力信号３０を有するチャージ・ポンプ２８とを有する。ＶＣＯの入力は、変調信号１６とフィルタリングした信号３４を組み合わせた合計であってもよい。入力基準信号２２は、基準分周器３８が後に位置する水晶発振器のような基準周波数発振器３６により生成することができる。変調信号１６は、デジタル・アナログ変換器（Ｄ／Ａ）４２のようなプリエンファシス・ユニットによりプリエンファシスされたデータ・ビット４０から入手することができる。データ・ビット４０（図面中「送信されたビット」とも呼ばれる）は、撮像機（図７のところの説明参照）のようなセンサからデジタル・アナログ変換器４２に生体内感知装置内で内部的に送信することができる。出力信号４４は、例えば、さらに処理するためおよび表示する目的で、外部の受信システムに送信するために、生体内感知装置内の送信機に入力することができる。電圧制御発振器１４は、送信アンテナを含むことができる。その場合、他の送信機は必要としない。

ここで４つのグラフを示す図２について説明する。「送信されたビット」というグラフは、ＭＳＫ１ビット／記号信号によるデータ・ビット４０の一例を示す。「変調電圧」というグラフは、ＶＯＣ１４にデジタル・アナログ変換器４２が出力した変調信号１６の変調電圧を示す。２つの下のグラフは、変調器１０により変調した信号が歪みを含んでいない理想的な変調の場合の変調器１０が出力した出力信号４４の出力周波数および出力位相を示す。理想的な変調の場合、ＶＣＯ１４は、２進ビット０と２進ビット１との遷移中に出力周波数を瞬間的に変える。

出力位相は、出力周波数上の積分として計算される。この例はＭＳＫ変調に対するものであるので、各記号は、被変調ビットにより±π／２［ラジアン］の位相差を生じる。２進ビット１は、＋π／２［ラジアン］に対応し、一方、２進ビット０は、−π／２［ラジアン］に対応する。本明細書および特許請求の範囲を通して、「２進ビット０」および「２進ビット１」という用語は、それぞれ単に「０」および「１」で表す場合もある。この例の場合には、各記号の終わりのところの位相に対する可能な値は４つしかない。すなわち、Φ０、Φ０±π／２、Φ０−πである。位相計算の場合、簡単にするために、搬送周波数はゼロであると仮定する。他の位相差および被変調ビットも使用することができる。

実際には、ＶＣＯ１４は、有限の帯域幅を有し、周波数がその定常値になるには有限の時間が必要である。ＶＣＯ帯域幅が広ければ広いほど、周波数の変化に必要な時間は短くなる。図３は、本発明の一実施形態による、ＶＣＯ１４が狭い帯域幅を有する場合の直接
ＭＳＫ変調の一例である。図３の変調電圧が図１のものと同じであるが、図３のＶＣＯ１４の出力周波数は、図１の出力周波数と異なる。２つの隣接する記号間で周波数が変化するといつでも、出力周波数は、ある有限の時間間隔後にのみ所望の定常周波数になる（図３にΔで示す）。一方、２つの隣接する記号間で周波数が変化しない場合には、この問題は起こらない。この状況を記述するもう１つの方法は、その定常値になるための出力周波数の有限収束時間が、データ・ビット内の「１」→「０」または「０」→「１」の遷移中にだけ現れると記述する方法である。周波数の収束に有限の時間Δが必要であるために、例えば、下記の問題が発生する。

１．遷移の後の記号に対応する位相差は、±π／２位相変移に達しない。そのため、
ａ．受信機のビット誤り率（ＢＥＲ）性能が劣化する。何故なら、信号点間の最短距離がｓｉｎ^２（位相差）により短くなるからである。

ｂ．以降の記号の位相は、理想的変調の場合のように４つの可能な値、すなわち、Φ０、Φ０±π／２、Φ０−πを有さない。このため、受信機が位相を追跡するのが難しくなる。

２．先行する記号とほぼ同じである記号の位相の変化が依然として±π／２である。
すなわち、所与の記号の位相は、所与の記号に依存するばかりでなく、先行する記号にも依存する。もちろん、Δが記号の長さと比較して小さい場合には（例えば、Δが記号時間の１０％未満であるように）、上記観察は実際には無視される。

Δを無視することができない場合には、被変調信号が所望の特性を有することができるように、変調信号をプリエンファシスすることができる（または予め歪みを与えることができる）。本発明の一実施形態の場合には、このことは、所与のデータ・ビットおよび所与のデータ・ビットに先行するビットの両方の関数になるように、Ｄ／Ａ出力電圧（すなわち、変調電圧）を制御することにより行われる。このことは、Ｄ／Ａ出力が所与の各データ・ビットの関数でしかない理想的な場合（図２）とは対照的である。

本発明のある実施形態によれば、変調信号は、４つの電圧レベルを有する。各電圧レベルは、所与のデータ・ビットの２進ビット値および所与のデータ・ビットに先行するデータ・ビットの２進ビット値の関数である。４つの電圧レベルは下記のとおりである。

Ｖ０（所与のデータ・ビットが「０」であり、先行するデータ・ビットが「０」である場合）、
Ｖ０−δＶ（所与のデータ・ビットが「０」であり、先行するデータ・ビットが「１」である場合）、
Ｖ１（所与のデータ・ビットが「１」であり、先行するデータ・ビットが「１」である場合）、
Ｖ１＋δＶ（所与のデータ・ビットが「１」でり、先行するデータ・ビットが「０」である場合）、
ここで、Ｖ１およびＶ０は、基準ビット電圧レベルであり、Ｖ１はＶ０より大きく、δＶは、基準ビット電圧レベルがデジタル・アナログ変換器４２により変わる正の電圧強化値である。

ある実施形態の場合には、各電圧レベルは、所与のデータ・ビットの２進ビット値および所与のデータ・ビットに先行する２つ以上のデータ・ビットの２進ビット値の関数である。

ある実施形態の場合には、変調信号は、５つ以上の電圧レベルを有することができる。
本発明のある実施形態の場合には、上記各電圧は、全部の記号に対する位相差が、±π／２になるように選択される。このことは、Ｖ０、Ｖ１、δＶに対する校正手順により達成することができる。図４は、変調電圧の４つの電圧レベル、および出力信号４４の結果としての出力周波数および位相を示す。ビット「１」に対する強化レベルに対応する最後の定常周波数が、ビット「１」に対する定常周波数よりも高いことに留意されたい。しかし、両方の場合の累積位相は＋π／２である。同様に、強化レベル２進ビット０に対応する最後の定常周波数は、強化していないレベルの２進ビット「０」に対する定常周波数よりも低い。一方、両方の場合の累積位相は、−π／２である。

本発明のある実施形態によれば、プリエンファシスした変調信号が発生した出力信号の出力位相は、図２の理想的な変調の場合の出力位相の出力信号４４の出力位相と同じではない。しかし、各記号の終わりのところの位相は、４つの点、すなわち、Φ０、Φ０±π／２、Φ０−πのところに位置する。このことは、ＢＥＲ性能および出力信号４４の出力位相の受信機による追跡を改善する。ＭＳＫ変調について、本発明を図２〜図４に示してきたが、当業者であれば、本発明を任意の数のビット／記号用のＣＰＦＳＫ変調に容易に拡張することができることを理解することができるだろう。

ここで図５および図６について説明する。図５は、本発明の他の実施形態による第２のＣＰＦＳＫ変調器１１０のブロック図である。第２の変調器１１０の構造は、デジタル・アナログ変換器１４２が２つのレベルのＤ／Ａであり、デジタル・アナログ変換器１４２と電圧制御発振器１１４との間に高次低域フィルタ（ＬＰＦ）１３２’が配置される点を除けば、図１の変調器１０に類似している。低域フィルタ１３２’は、ダンピング係数ζが１より小さい少なくとも二次の低域フィルタである。変調信号１１６は、プリエンファシスを受けない。そのため、所与のデータ・ビットの電圧レベルは、所与のデータ・ビット（２進ビット０に対するＶ０、２進ビット１に対するＶ１、図６参照）の値だけに依存する。

変調信号１１６は、低域フィルタ１３２’を通過し、低いダンピング係数により、図６に示すように、変調信号１１６の周波数のオーバーシュートおよびアンダーシュートが発生する（「出力周波数」参照）。ある実施形態の場合には、変調信号の出力周波数は、所与のデータ・ビットが「１」である場合、および所与のデータ・ビットに先行するデータ・ビットが「０」である場合には（すなわち、「０」→「１」遷移の場合には）オーバーシュートを発生し、所与のデータ・ビットが「０」である場合、および所与のデータ・ビットに先行するデータ・ビットが「１」である場合には（すなわち、「１」→「０」の遷移の場合には）、アンダーシュートを発生する。所与のデータ・ビットおよび所与のデータ・ビットに先行するデータ・ビットが等しい場合には、低域フィルタ１３２’は、変調信号１１６を変更しない。オーバーシュートまたはアンダーシュートの大きさは、ダンピング係数ζの値により制御することができる。ダンピング係数ζは、定常値の増大からのオーバーシュートおよびアンダーシュートの偏差を低減する。ダンピング係数ζの値は、各記号に対する±π／２という位相差になるように校正することができる。図５および図６の本発明の実施形態は、ＭＳＫ変調を示しているが、当業者であればこのＭＳＫ変調を任意の数のビット／記号に対するＣＰＦＳＫ変調に容易に拡張することができることを理解することができるだろう。

本発明のある実施形態による生体内感知装置１００の略図を示す図７について説明する。ある実施形態の場合には、生体内感知装置１００は、無線装置であってもよい。ある実施形態の場合には、生体内感知装置１００は、自律的なものであってもよい。ある実施形態の場合には、生体内感知装置１００は、患者の胃腸管を感知するための嚥下可能カプセルであってもよい。しかし、他の体腔または空洞も、生体内感知装置１００により感知またはチェックすることができる。生体内感知装置１００は、外面１１４、および胃腸管ま
たは他の体腔または空洞の画像の画像フレームを取り込むための撮像機１１８のような少なくとも１つのセンサ、観察ウィンドウ１２０、１つ以上の照明源１２２、光学系１２４、送信機１２６、プロセッサ１２８、本発明のある実施形態による変調器１０、１１０、およびバッテリー１３１のような電源を含む内部チャンバを有するハウジング１１２を有する。変調器１０、１１０は、送信機１２６の一部であってもよい。アンテナ１３４は、送信機１２６に接続することができる。ある実施形態の場合には、プロセッサ１２８はメモリを含むことができる。

照明源１２２は、生体内感知装置１００が位置する体腔または空洞の一部を照明するために、観察ウィンドウ１２０を通して光を投影し、照明した一部の画像が、光学系１２４を通して撮像機１１８により取り込まれる。データ・ビット４０の形をしている取り込んだ画像データは、すでに説明したように、変調器１０に入力することができる。図１のところで説明したように、出力信号４４を、例えば、さらに処理し表示する目的で外部受信システムに送信するために、送信機１２６に入力することができる。すでに説明したように、電圧制御発振器１４は、送信アンテナを含むことができる。その場合、別々の送信機１２６およびアンテナ３４は必要ない。今まで本発明のいくつかの機能を図示し、説明してきたが、通常の当業者であれば種々の修正、置換、変更および等価物に思いつくことができるだろう。それ故、添付の特許請求の範囲は、本発明の真の精神に含まれるそのようなすべての修正および変更をカバーするためのものであることを理解されたい。

本発明のある実施形態によるＣＰＦＳＫ変調器のブロック図。 図１のＣＰＦＳＫ変調器を使用する理想的な直接ＭＳＫ変調用のデータ・ビット、変調電圧、出力周波数および出力位相を示すグラフ。 本発明のある実施形態による狭い帯域幅の電圧制御発振器変調器のための直接ＭＳＫ変調用のデータ・ビット、変調電圧、出力周波数および出力位相を示すグラフ。 図１のＣＰＦＳＫ変調器を含む、本発明の一実施形態によるプリエンファシス・ユニットを使用する、狭い帯域幅の電圧制御発振器変調器のための直接ＭＳＫ変調用のデータ・ビット、変調電圧、出力周波数および出力位相を示すグラフ。 本発明の他の実施形態によるＣＰＦＳＫ変調器のブロック図。 図５のＣＰＦＳＫ変調器を含む、本発明の他の実施形態によるプリエンファシス・ユニットを使用する、狭い帯域幅の電圧制御発振器変調器のための直接ＭＳＫ変調用のデータ・ビット、変調電圧、出力周波数および出力位相を示すグラフ。 本発明のある実施形態による生体内感知装置の簡単な概念図。

Claims (23)

1. 直接変調シンセサイザ回路と、
   搬送周波数をある安定した周波数にロックするために、前記直接変調シンセサイザ回路に入力基準信号を供給するための基準周波数発振器と、
   データ・ビットを受信し、前記直接変調シンセサイザ回路の直接変調のための、データ・ビット依存電圧レベルを有する変調信号を生成するためのプリエンファシス・ユニットと、
   を備える被変調信号を生成するための変調器。
2. 前記被変調信号がＣＰＦＳＫ信号である請求項１に記載の変調器。
3. 前記プリエンファシス・ユニットがデジタル・アナログ変換器であって、前記変調信号の各電圧レベルが、所与のデータ・ビットのビット値および前記所与のデータ・ビットに先行するデータ・ビットのビット値の関数である請求項１に記載の変調器。
4. 前記プリエンファシス・ユニットがデジタル・アナログ変換器であって、前記変調信号の各電圧レベルが、所与のデータ・ビットのビット値および前記所与のデータ・ビットに先行する２つ以上のデータ・ビットのビット値の関数である請求項１に記載の変調器。
5. 前記変調信号が少なくとも４つの電圧レベルを有する請求項３に記載の変調器。
6. 前記少なくとも４つの電圧レベルが、
   Ｖ０（前記所与のデータ・ビットが「０」であり、前記先行するデータ・ビットが「０」である場合）、
   Ｖ０−δＶ（前記所与のデータ・ビットが「０」であり、前記先行するデータ・ビットが「１」である場合）、
   Ｖ１（前記所与のデータ・ビットが「１」であり、前記先行するデータ・ビットが「１」である場合）、
   Ｖ１＋δＶ（前記所与のデータ・ビットが「１」であり、前記先行するデータ・ビットが「０」である場合）、
   ここで、Ｖ１およびＶ０は基準ビット電圧レベルであり、Ｖ１はＶ０より大きく、δＶは、前記基準ビット電圧レベルが前記プリエンファシス・ユニットにより変わる正の電圧強化値である請求項５に記載の変調器。
7. 前記直接変調シンセサイザ回路が、
   前記変調信号が入力される電圧制御発振器と、
   前記入力基準信号を前記電圧制御発振器に接続しているフィードバック分周器が出力するローカル周波数信号と比較することにより位相検出器の出力信号を生成する位相検出器と、
   前記位相検出器の出力信号を受信し、前記変調信号と一緒に前記電圧制御発振器に入力されるフィルタリングされた信号を生成するループ・フィルタに入力される出力信号を有するチャージ・ポンプと、
   を備える請求項１に記載の変調器。
8. 前記プリエンファシス・ユニットが、デジタル・アナログ変換器と、１より小さい値を有するダンピング係数を有する少なくとも二次の低域フィルタとを備え、前記低域フィルタが、前記デジタル・アナログ変換器と前記直接変調シンセサイザ回路との間に配置される請求項１に記載の変調器。
9. 前記低域フィルタから前記直接変調シンセサイザ回路に出力される前記変調信号が２つの電圧レベルを有する請求項８に記載の変調器。
10. 前記変調信号が、所与のデータ・ビットが１であり、前記所与のデータ・ビットに先行するデータ・ビットが０である場合に、オーバーシュートを有し、前記所与のデータ・ビットが０であり、前記所与のデータ・ビットに先行するデータ・ビットが１である場合に、アンダーシュートを有する請求項９に記載の変調器。
11. 前記変調器が生体内感知装置内に配置される請求項１に記載の変調器。
12. 被変調信号を生成するための変調器を備える生体内感知装置であって、前記変調器が、
    直接変調シンセサイザ回路と、
    搬送周波数をある安定した周波数にロックするために、前記直接変調シンセサイザ回路に入力基準信号を供給するための基準周波数発振器と、
    データ・ビットを受信し、前記直接変調シンセサイザ回路の直接変調のための、データ・ビット依存電圧レベルを有する変調信号を生成するためのプリエンファシス・ユニットと、を備える生体内感知装置。
13. 前記プリエンファシス・ユニットが、デジタル・アナログ変換器であって、前記変調信号の各電圧レベルが、所与のデータ・ビットのビット値および少なくとも前記所与のデータ・ビットに先行するデータ・ビットのビット値の関数である請求項１２に記載の生体内感知装置。
14. 撮像機と、１つ以上の照明源と、光学系とを備える請求項１２に記載の生体内感知装置。
15. 被変調信号を生成するための方法であって、
    直接変調シンセサイザ回路を提供するステップと、
    搬送周波数をある安定した周波数にロックするために、前記直接変調シンセサイザ回路に所与の周波数を有する基準信号を入力するステップと、
    前記直接変調シンセサイザ回路にデータ・ビット依存電圧レベルを有する変調信号を入力するステップと、
    前記直接変調シンセサイザ回路から前記被変調信号を出力するステップと、を含む方法。
16. 前記変調信号が、データ・ビットを入力として受信するプリエンファシス・ユニットにより提供され、前記被変調信号がＣＰＦＳＫ信号である請求項１５に記載の方法。
17. 前記プリエンファシス・ユニットがデジタル・アナログ変換器であり、前記変調信号の各電圧レベルが、所与のデータ・ビットのビット値および前記所与のデータ・ビットに先行するデータ・ビットのビット値の関数である請求項１６に記載の方法。
18. 前記変調信号が、少なくとも４つの電圧レベルを有する請求項１７に記載の方法。
19. 前記少なくとも４つの電圧レベルが、
    Ｖ０（前記所与のデータ・ビットが「０」であり、前記先行するデータ・ビットが「０」である場合）、
    Ｖ０−δＶ（前記所与のデータ・ビットが「０」でり、前記先行するデータ・ビットが「１」である場合）、
    Ｖ１（前記所与のデータ・ビットが「１」であり、前記先行するデータ・ビットが「１」である場合）、
    Ｖ０＋δＶ（前記所与のデータ・ビットが「０」であり、前記先行するデータ・ビットが「１」である場合）、
    ここで、Ｖ１およびＶ０は基準ビット電圧レベルであり、Ｖ１はＶ０より大きく、δＶは、前記基準ビット電圧レベルが前記プリエンファシス・ユニットにより変わる正の電圧強化値である請求項１８に記載の方法。
20. 前記直接変調シンセサイザ回路が、
    前記変調信号が入力される電圧制御発振器と、
    前記入力基準信号を、前記電圧制御発振器に接続しているフィードバック分周器が出力するローカル周波数信号と比較することにより位相検出器の出力信号を生成する位相検出器と、
    前記位相検出器の出力信号を受信し、前記変調信号と一緒に前記電圧制御発振器に入力されるフィルタリングした信号を生成するループ・フィルタに入力される出力信号を有するチャージ・ポンプと、
    を備える請求項１５に記載の方法。
21. 前記プリエンファシス・ユニットが、デジタル・アナログ変換器と、１より小さい値を有するダンピング係数を有する少なくとも二次の低域フィルタとを備え、前記低域フィルタが、前記デジタル・アナログ変換器と前記直接変調シンセサイザ回路との間に配置される請求項１５に記載の方法。
22. 前記低域フィルタから前記直接変調シンセサイザ回路に出力される前記変調信号が、２つの電圧レベルを有する請求項２１に記載の方法。
23. 前記変調信号が、所与のデータ・ビットが１であり、前記所与のデータ・ビットに先行するデータ・ビットが０である場合に、オーバーシュートを有し、前記所与のデータ・ビットが０であり、前記所与のデータ・ビットに先行するデータ・ビットが１である場合には、アンダーシュートを有する請求項２２に記載の方法。
    

Images