JP2007027621A - 面実装型フォトインタラプタとその製造方法 - Google Patents

面実装型フォトインタラプタとその製造方法 Download PDF

Info

Publication number
JP2007027621A
JP2007027621A JP2005211136A JP2005211136A JP2007027621A JP 2007027621 A JP2007027621 A JP 2007027621A JP 2005211136 A JP2005211136 A JP 2005211136A JP 2005211136 A JP2005211136 A JP 2005211136A JP 2007027621 A JP2007027621 A JP 2007027621A
Authority
JP
Japan
Prior art keywords
mold body
light
receiving element
emitting element
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005211136A
Other languages
English (en)
Inventor
Masashi Sano
正志 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005211136A priority Critical patent/JP2007027621A/ja
Priority to TW095106659A priority patent/TW200705698A/zh
Priority to CN200610076915.6A priority patent/CN1901235A/zh
Priority to US11/485,768 priority patent/US7453079B2/en
Publication of JP2007027621A publication Critical patent/JP2007027621A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
    • G01V8/00—Prospecting or detecting by optical means
    • G01V8/10—Detecting, e.g. by using light barriers
    • G01V8/12—Detecting, e.g. by using light barriers using one transmitter and one receiver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/005—Diaphragms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geophysics (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】 プリント基板等に対して面実装できるようにしたフォトインタラプタにおいて，その小型・軽量化を図る。
【解決手段】 発光素子１０及び受光素子１５を搭載した絶縁基板２に，前記発光素子をパッケージする透明合成樹脂による一次モールド体３０と，前記受光素子をパッケージする透明合成樹脂による一次モールド体３１とを固着し，更に，前記絶縁基板に，前記発光素子の一次モールド体と前記受光素子の一次モールド体との両方を一緒にパッケージする不透明合成樹脂による二次モールド体３２を固着し，この二次モールド体のうち前記発光素子の一次モールド体と前記受光素子の一次モールド体との間の部位に，被検出物が通過するギャップ溝３４が設けられ，前記発光素子からの光が前記ギャップ溝を横切ったのち前記受光素子に到達するように構成する。
【選択図】 図５

Description

本発明は，発光素子と受光素子とを備え，その間における被検出物の有無を検出するようにした面実装型フォトインタラプタのうち，発光素子及び受光素子の両方を，透明合成樹脂製の一次モールド体にて別々にパッケージし，この二つの一次モールド体を，不透明合成樹脂製の二次モールド体にて一緒にパッケージするように構成して成る面実装型フォトインタラプタと，その製造方法とに関するものである。
従来，この種のフォトインタラプタは，例えば，特許文献１等に記載されているように，金属板製の発光側リード端子に搭載した発光素子の部分を透明合成樹脂製の一次モールド体にてパッケージする一方，同じく金属板製の受光側リード端子に搭載した受光素子の部分を透明合成樹脂製の一次モールド体にてパッケージし，両一次モールド体を，その両者を，発光素子からの光が受光素子に向かうように互いに向かい合わせにした状態で，不透明合成樹脂製の二次モールド体にて，当該二次モールド体のうち発光素子と受光素子との間の部分に被検出物が通過するギャップ溝を設けて，一体的にパッケージするという構成にしている。
特開平６−３５０１２９号公報
しかし，前記した従来構成のフォトインタラプタにおいては，金属板製のリード端子を使用していることにより，重量及び製造コストが大幅にアップするという問題がある。
しかも，これを面実装型に構成する場合には，各リード端子を，二次モールド体から突出して，これをプリント基板等に対して半田付けする形態にしているから，前記各リード端子を二次モールド体から突出するだけ大型化することになり，換言すると，大幅な大型化を招来するという問題もあった。
本発明は，これらの問題を解消した面実装型フォトインタラプタと，その製造方法とを提供することを技術的課題とするものである。
この技術的課題を達成するため本発明における面実装型フォトインタラプタは，請求項１に記載したように，
「絶縁基板の上面に，発光素子及び受光素子が搭載されているとともに，前記発光素子をパッケージする透明合成樹脂による一次モールド体と，前記受光素子をパッケージする透明合成樹脂による一次モールド体とが固着されている一方，前記絶縁基板の側面及び下面のうちいずれか一方又は両方に，前記発光素子に対する端子電極と，前記受光素子に対する端子電極とが形成され，更に，前記絶縁基板の上面に，前記発光素子の一次モールド体と前記受光素子の一次モールド体との両方を一緒にパッケージする不透明合成樹脂による二次モールド体が固着され，この二次モールド体のうち前記発光素子の一次モールド体と前記受光素子の一次モールド体との間の部位に，被検出物が通過するギャップ溝が設けられ，前記発光素子からの光が前記ギャップ溝を横切ったのち前記受光素子に到達するように構成されている。」
ことを特徴としている。
また，本発明の面実装型フォトインタラプタは，請求項２に記載したように，
「前記請求項１の記載において，前記二次モールド体には，そのギャップ溝の両内壁面に，光の通過孔が設けられ，発光素子の一次モールド体には，発光素子からの光を前記通過孔の方向に屈折する傾斜反射面が，受光素子の一次モールド体には，前記通過孔からの光を受光素子の方向に屈折する傾斜反射面が各々設けられている。」
ことを特徴としている。
更にまた，本発明の面実装型フォトインタラプタは，請求項３に記載したように，
「前記請求項１又は２の記載において，前記二次モールド体には，前記発光素子の一次モールド体と，受光素子の一次モールド体との間の部分に，遮光部を備えている。」
ことを特徴としている。
加えて，本発明の面実装型フォトインタラプタは，請求項４に記載したように，
「前記請求項１〜３のいずれかの記載において，絶縁基板が，二枚以上を重ねた積層体である。」
ことを特徴としている。
次に，本発明における製造方法は，請求項５に記載したように，
「絶縁基板の上面に，発光素子と受光素子とを並べて搭載する一方，前記絶縁基板の側面及び下面のうちいずれか一方又は両方に，前記発光素子に対する端子電極及び前記受光素子に対する端子電極を形成する工程と，
前記絶縁基板の上面に，これに一次成形用金型を押し付けた状態で，前記発光素子をパッケージする透明合成樹脂製の一次モールド体及び前記受光素子をパッケージする透明合成樹脂製の一次モールド体を成形する工程と，
前記絶縁基板の上面に，これに二次成形用金型を押し付けた状態で，前記発光素子の一次モールド体と前記受光素子の一次モールド体との両方を一緒にパッケージする不透明合成樹脂による二次モールド体を，当該二次モールド体のうち前記発光素子の一次モールド体と前記受光素子の一次モールド体との間の部位に，被検出物が通過し且つ前記発光素子から受光素子に向かう光が横切るようにしたギャップ溝及び光通過孔とを，前記二次成形用金型に設けた中子型にて設けて成形する工程と，
を備えている。」
ことを特徴としている。
また，本発明における製造方法は，請求項６に記載したように，
「絶縁基板の複数個を並べて一体化して成る素材基板を製造する工程と，
前記素材基板における上面のうち前記各絶縁基板の箇所に発光素子と受光素子とを並べて搭載する一方，前記素材基板における前記各絶縁基板の各々に前記発光素子及び受光素子に対する端子電極を形成する工程と，
前記素材基板における上面のうち前記各絶縁基板の箇所に，これに一次成形用金型を押し付けた状態で，前記発光素子をパッケージする透明合成樹脂製の一次モールド体及び前記受光素子をパッケージする透明合成樹脂製の一次モールド体を成形する工程と，
前記素材基板における上面のうち前記各絶縁基板の箇所に，これに二次成形用金型を押し付けた状態で，前記発光素子の一次モールド体と前記受光素子の一次モールド体との両方を一緒にパッケージする不透明合成樹脂による二次モールド体を，当該二次モールド体のうち前記発光素子の一次モールド体と前記受光素子の一次モールド体との間の部位に，被検出物が通過し且つ前記発光素子から受光素子に向かう光が横切るようにしたギャップ溝及び光通過孔を，前記二次成形用金型に設けた中子型にて設けて成形する工程と，
前記素材基板を，前記各絶縁基板ごとに切断する工程と，
を備えている。」
ことを特徴としている。
更にまた，本発明における製造方法は，請求項７に記載したように，
「前記請求項５又は６の記載において，前記二次成形用金型を絶縁基板に対して押圧したとき，前記発光素子の一次モールド体及び前記受光素子の一次モールド体の両方を，当該二次成形用金型における前記中子型に対して押圧する。」
ことを特徴とする。
前記請求項１に記載したように，絶縁基板の上面に，発光素子及び受光素子を搭載するとともに，前記発光素子をパッケージする透明合成樹脂による一次モールド体と，前記受光素子をパッケージする透明合成樹脂による一次モールド体とを固着し，更に，前記発光素子の一次モールド体と前記受光素子の一次モールド体との両方を一緒にパッケージする不透明合成樹脂による二次モールド体を固着することにより，従来のフォトインタラプタにおいて使用されていた金属板製リード端子を廃止することができるから，大幅な軽量化と，低価格化とを図ることができる。
これに加えて，前記絶縁基板の側面及び下面のうちいずれか一方又は両方に，前記発光素子及び受光素子に対する端子電極を形成したことにより，この各端子電極をプリント基板等に対して半田付けできるから，従来のように二次モールド体からリード端子を突出すくことなく，換言すると，大型化を招来することなく面実装型に構成することでができる。
この場合において，請求項２に記載した構成にすることにより，発光素子と受光素子とを絶縁基板の上面に搭載した形態において，前記発光素子から受光素子に至る光を，二つの傾斜反射面を利用して確実にギャップ溝を横切らせることができるから，前記ギャップ溝内に被検出物が存在するか否かの検出精度を向上できる利点がある。
また，請求項３に記載した構成にすることにより，前記ギャップ溝を横切ることなく発光素子から受光素子側に直接に漏れる光を遮光部にて少なくできるから，検出精度をより向上できる。
更にまた，請求項４に記載した構成にすることにより，前記絶縁基板が，外力又は熱負荷等にてひずみ変形することを，当該絶縁基板の複数枚の積層構造することで確実に低減できるから，前記絶縁基板のひずみ変形に起因する検出精度の低下を回避できる。
そして，請求項５に記載した製造方法によると，前記請求項１に記載した構成のフォトインタラプタを，前記絶縁基板に対して押圧するという簡単構成（従来は，一次モールド体の成形に際しては，リード端子を左右両側から挟むようにした二つの成形用金型を使用しなければならず，また，二次モールド体の成形に際しては，四つの成形用金型を形成しなければならないから，成形用金型が複雑構造である）の一次成形用金型及び二次成形用金型を使用して，容易に低コストで製造することができる。
また，請求項６に記載した製造方法によると，前記請求項１に記載した構成のフォトインタラプタの複数個を，一枚の素材基板から同時に製造できるから，製造コストをより低減できる。
特に，本発明の製造方法においては，請求項７に記載したように，二次成形用金型を絶縁基板に対して押圧したとき前記発光素子の一次モールド体及び前記受光素子の一次モールド体における傾斜反射面に接当して，前記発光素子の一次モールド体及び前記受光素子の一次モールド体の両方を，当該二次成形用金型における前記中子型に対して押圧することにより，不透明合成樹脂による二次モールド体を成形するときに，前記両一次モールド体のうち光通過孔内の部分に，前記不透明合成樹脂が薄い膜状のバリとして発生することを確実に回避することができるから，光の透過性に優れた，換言すると，検出精度の高いフォトインタラプタを製造することができる。
以下，本発明の実施の形態を図面について説明する。
図１〜図８は，本発明の実施の形態による面実装型フォトインタラプタ１を示す。
この面実装型フォトインタラプタ１は，例えば，ガラスエポキシ等の不透明の絶縁材料によるメイン絶縁基板３と，前記メイン絶縁基板３と同じ不透明の絶縁材料，つまり，ガラスエポキシ等によるサブ絶縁基板４とを積層固着することによってチップ型に構成して成る絶縁基板２を備えている。
前記絶縁基板２のうちサブ絶縁基板３には，平面視において左右一対の貫通孔５ａ，５ｂが穿設されている。
前記絶縁基板２におけるメイン絶縁基板３の上面のうち前記一方の貫通孔５ａ内の個所には，一対の電極パターン６，７と，この両電極パターン６，７のうち一方の電極パターン６にダイボンディングした発光ダイオードチップ８と，この発光ダイオードチップ８と他方の電極パターン７との間をワイヤボンディングした金属線９とによって構成して成る発光素子１０が設けられている。
前記絶縁基板２におけるメイン絶縁基板２の上面のうち前記他方の貫通孔５ｂ内の個所には，一対の電極パターン１１，１２と，この両電極パターン１１，１２のうち一方の電極パターン１１にダイボンディングした受光チップ１３と，この受光チップ１３と他方の電極パターン１２との間をワイヤボンディングした金属線１４とによって構成して成る受光素子１５が設けられている。
前記絶縁基板２におけるメイン絶縁基板３の下面のうち前記発光素子１０の側の部分には，前記発光素子９における一方の電極パターン６にスルーホール１８内の端子電極１９を介して電気的に導通する端子電極２０と，前記発光素子１０における他方の電極パターン７にスルーホール２１内の導体２２を介して電気的に導通する端子電極２３とが各々形成されている。
更に，前記絶縁基板２におけるメイン絶縁基板３の下面のうち前記受光素子１５の側の部分には，前記受光素子１５における一方の電極パターン１１にスルーホール２４内の端子電極２５を介して電気的に導通する端子電極２６と，前記受光素子１５における他方の電極パターン１２にスルーホール２７内の端子電極２８を介して電気的に導通する端子電極２９が各々形成されている。
一方，前記絶縁基板２におけるサブ絶縁基板４の上面には，前記一方の貫通孔５ａの部分に，前記発光素子１０をパッケージする一次モールド体３０が，前記他方の貫通孔５ｂの部分に，前記受光素子１５をパッケージする一次モールド体３１が，エポシキ樹脂等の透明合成樹脂にて，各々固着成形されている。
更に，前記絶縁基板２におけるサブ絶縁基板４の上面には，前記発光素子１０の一次モールド体３０と，前記受光素子１５の一次モールド体３１との両方を同時（一緒）にパッケージする不透明合成樹脂製の二次モールド体３２が固着されており，この二次モールド体３２には，前記発光素子１０の一次モールド体３０と，前記受光素子１５の一次モールド体３１との間の部分に，被検出物３３が通過するようにしたギャップ溝３４が設けられている。
また，前記二次モールド体３２には，前記発光素子１０の一次モールド体３０と，前記受光素子１５の一次モールド体３１との間の部位に，前記サブ絶縁基板４における上面のうち両貫通孔５ａ，５ｂの間の部分に接当するように遮光部３５が設けられているとともに，前記ギャップ溝３４における左右両内壁面に，光の通過孔３６ａ，３６ｂが設けられている。
そして，前記発光素子１０の一次モールド体３１には，発光素子１０からの光を前記両通過孔３６ａ，３６ｂの方向に屈折する傾斜反射面３７が，前記受光素子１５の一次モールド体３２には，前記両通過孔３６ａ，３６ｂからの光を受光素子１５の方向に屈折する傾斜反射面３８が各々設けられている。
この構成のフォトインタラプタ１は，各種電気機器におけるプリント基板等に対して，そのメイン絶縁基板２の下面における各端子電極２０，２３，２６，２９及び側面における各端子電極１９，２２，２５，２８のうちいずれか一方又は両方を半田付けすることによって実装される。
前記ギャップ溝３４内に，被検出物３３が存在しないときには，前記発光素子１０における光は，前記ギャップ溝３４を，両通過孔３６ａ，３６ｂを通過するように横切って前記受光素子１５に到達することになるが，前記ギャップ溝３４内に被検出物３３が存在するときには，前記受光素子１５への光の到達が前記被検出物３３にて遮られることになるから，これによって，前記ギャップ溝３４内における被検出物３０の有無を検出することができる。
この場合において，絶縁基板２が，メイン絶縁基板３とサブ絶縁基板４とを積層固着して二枚重ねの積層体に構成したことにより，この絶縁基板２に，外力及び熱膨張差等による歪み変形が発生することを，絶縁基板を一枚のみで構成する場合よりも，確実に低減できる。この場合，メイン絶縁基板３とサブ絶縁基板４とが同じ材料であることにより，その間における熱膨張差による歪み変形が発生することを回避できる。
また，前記二次モールド体３２には，前記発光素子１０の一次モールド体３０と，受光素子１５の一次モールド体３１との間の部分に，前記サブ絶縁基板４における上面のうち両貫通孔５ａ，５ｂの間の部分に接当するように遮光部３５を設けられていることにより，発光素子１０における光が，二次モールド体３２におけるギャップ溝３４を横切るように通過することなく直接に受光素子１５に到達することを，前記遮光部３５によって確実に阻止できる。
次に，前記した構成による面実装型フォトインタラプタ１の製造方法について説明する。
先ず，図５，図１０及び図１１に示すように，前記メイン絶縁基板３の複数枚を縦及び横に並べて一体化して成るメイン素材基板Ａと，同じく，前記サブ絶縁基板４の複数枚を縦及び横に並べて一体化して成るサブ素材基板Ｂとを，ガラスエポキシ板より製作する。
なお，これらメイン素材基板Ａ及びサブ素材基板Ｂは，詳しくは後述するように，縦方向の切断線Ｃ１及び横方向の切断線Ｃ２に沿ってのダイシング加工によって，各メイン絶縁基板２及びサブ絶縁基板３ごとに分割される。
前記メイン素材基板Ａのうち前記各メイン絶縁基板２の個所ごとに，上面における電極パターン６，７，１１，１２の形成，及び，下面における端子電極２０，２３，２６，２９の形成，並びに，スルーホールの穿設とその内部における端子電極の形成を行う。
一方，前記サブ素材基板Ｂには，その各サブ絶縁基板２の個所ごとに貫通孔５ａ，５ｂを穿設する。
次いで，図１２及び図１３に示すように，前記メイン素材基板Ａの上面に，前記サブ素材基板Ｂを重ねて，積層固着したのち，前記サブ素材基板Ｂにおける各貫通孔５ａ，５ｂ内の各々に，発光ダイオードチップ８及び受光チップ１３のダイボンディングと，金属線９，１４によるワイヤボンディングとを行う。
なお，この発光ダイオードチップ８及び受光チップ１３のダイボンディングと，金属線９，１４によるワイヤボンディングとは，前記サブ素材基板Ｂを積層固着する前の段階において行うようにしても良いが，前記したように，前記サブ素材基板Ｂを積層固着した後の段階において行うようにした場合には，これらのダイボンディング及びワイヤボンディングを，素材基板Ａ，Ｂにおける剛性が高くてその歪み変形が小さい状態で的確に行うことができる利点がある。
次いで，図１４に示すように，前記サブ素材基板Ｂの上面に対して一次成形用金型Ｄを押し付けてトランスファ成形することにより，図１５及び図１６に示すように，前記発光素子１０の一次モールド体３０と，前記受光素子１５の一次モールド体３１とを，これら両一次モールド体３０，３１の各々に，光の傾斜反射面３７，３８を設けて成形するとともに，サブ素材基板Ｂに固着する。
次いで，図１７及び図１８に示すように，前記サブ素材基板Ｂの上面に対して二次成形用金型Ｅを押し付けてトランスファ成形することにより，図１９及び図２０に示すように，前記発光素子１０の一次モールド体３０と前記受光素子１５の一次モールド体３１とを同時（一緒）にパッケージする二次モールド体３２を成形するとともに，サブ素材基板Ｂに固着する。
この二次モールド体３２の成形に際しては，その二次成形用金型Ｅに中子型Ｅ１を設けて，前記ギャップ溝３４を成形するとともに，前記光の通過孔３６ａ，３６ｂを設ける。これに加えて，前記した遮光部３５を同時に設ける。
更に，前記二次モールド体３２の成形に際しては，その二次成形用金型Ｅに，前記発光素子１０の一次モールド体３０及び前記受光素子１５の一次モールド体３１における傾斜反射面３７，３８に対する接当部Ｅ２，Ｅ３を設けて，この接当部Ｅ２，Ｅ３にて前記両傾斜反射面３７，３８をサブ素材基板Ｂの方向に押圧することにより，前記両一次モールド体３０，３１を，前記中子型Ｅ１に対して押し付けるようにして，不透明合成樹脂による二次モールド体３２を成形するときに，前記両一次モールド体３０，３１のうち光通過孔３６ａ，３６ｂ内の部分に，前記不透明合成樹脂によるバリが発生しないようにしている。
本実施の形態の場合，各絶縁基板２における二次モールド体３２を，複数個の絶縁基板について一体化している。
次いで，複数個の絶縁基板について一体化した二次モールド体３２を，図２１に示すように，縦方向の切断線Ｃ１及び横方向の切断線Ｃ２に沿ってのダイシング加工によって，各絶縁基板２ごとに二次モールド体３２に分断する。
そして，メイン素材基板Ａ及びサブ素材基板Ｂから成る積層体を，図２２及び図２３に示すように，前記縦方向の切断線Ｃ１に沿ってのタイシング加工にて切断するとともに，前記横方向の切断線Ｃ２に沿ってのダイシング加工にて切断することにより，前記図１〜図８に示す構成通りの面実装型フォトインタラプタ１を得ることができる。
また，別の製造方法においては，図２４及び図２５に示すように，前記二次モールド体３２を，前記二次成形用金型Ｅを使用する成形するとき，この二次モールド体３２を，各絶縁基板２ごとに分断した形態にして成形することができる。
本発明の実施の形態による面実装型フォトインタラプタを示す正面図である。 図１の平面図である。 図１の左側面図である。 図１の底面図である。 本発明の実施の形態による面実装型フォトインタラプタを示す縦断正面図である。 図５のVI−VI視平断面図である。 図５のVII −VII 視断面図である。 図５のVIII−VIII視断面図である。 前記フォトインタラプタの製造に使用するメイン素材基板及びサブ素材基板の斜視図である。 図９のＸ−Ｘ視拡大断面図である。 図９のXI−VI視拡大断面図である。 第１の工程を示す斜視図である。 図１２のXIII−XIII視拡大断面図である。 第２の工程を示す断面図である。 第３の工程を示す断面図である。 図１５のXVI −XVI 視断面図である。 第４の工程を示す断面図である。 図１７のXVIII −XVIII 視断面図である。 第４の工程を示す断面図である。 図１９のXX−XX視断面図である。 第５の工程を示す断面図である。 第６の工程を示す断面図である。 図２２のXXIII −XXIII 視断面図である。 別の製造方法において第１の工程を示す断面図である。 別の製造方法において第２の工程を示す断面図である。
符号の説明
１ フォトインタラプタ
２ 絶縁基板
３ メイン絶縁基板
４ サブ絶縁基板
５ａ，５ｂ 貫通孔
１０ 発光素子
１５ 受光素子
２０，２３，２６，２９ 端子電極
１９，２２，２５，２８ 端子電極
３０，３１ 一次モールド体
３２ 二次モールド体
３４ ギャップ溝
３５ 遮光部
３６ａ，３６ｂ 光の通過孔
３７，３８ 光の傾斜反射面

Claims (7)

  1. 絶縁基板の上面に，発光素子及び受光素子が搭載されているとともに，前記発光素子をパッケージする透明合成樹脂による一次モールド体と，前記受光素子をパッケージする透明合成樹脂による一次モールド体とが固着されている一方，前記絶縁基板の側面及び下面のうちいずれか一方又は両方に，前記発光素子に対する端子電極と，前記受光素子に対する端子電極とが形成され，更に，前記絶縁基板の上面に，前記発光素子の一次モールド体と前記受光素子の一次モールド体との両方を一緒にパッケージする不透明合成樹脂による二次モールド体が固着され，この二次モールド体のうち前記発光素子の一次モールド体と前記受光素子の一次モールド体との間の部位に，被検出物が通過するギャップ溝が設けられ，前記発光素子からの光が前記ギャップ溝を横切ったのち前記受光素子に到達するように構成されていることを特徴とする面実装型フォトインタラプタ。
  2. 前記請求項１の記載において，前記二次モールド体には，そのギャップ溝の両内壁面に，光の通過孔が設けられ，発光素子の一次モールド体には，発光素子からの光を前記通過孔の方向に屈折する傾斜反射面が，受光素子の一次モールド体には，前記通過孔からの光を受光素子の方向に屈折する傾斜反射面が各々設けられていることを特徴とする面実装型フォトインタラプタ。
  3. 前記請求項１又は２の記載において，前記二次モールド体には，前記発光素子の一次モールド体と，受光素子の一次モールド体との間の部分に，遮光部を備えていることを特徴とする面実装型フォトインタラプタ。
  4. 前記請求項１〜３のいずれかの記載において，絶縁基板が，二枚以上を重ねた積層体であることを特徴とする面実装型フォトインタラプタ。
  5. 絶縁基板の上面に，発光素子と受光素子とを並べて搭載する一方，前記絶縁基板の側面及び下面のうちいずれか一方又は両方に，前記発光素子に対する端子電極及び前記受光素子に対する端子電極を形成する工程と，
    前記絶縁基板の上面に，これに一次成形用金型を押し付けた状態で，前記発光素子をパッケージする透明合成樹脂製の一次モールド体及び前記受光素子をパッケージする透明合成樹脂製の一次モールド体を成形する工程と，
    前記絶縁基板の上面に，これに二次成形用金型を押し付けた状態で，前記発光素子の一次モールド体と前記受光素子の一次モールド体との両方を一緒にパッケージする不透明合成樹脂による二次モールド体を，当該二次モールド体のうち前記発光素子の一次モールド体と前記受光素子の一次モールド体との間の部位に，被検出物が通過し且つ前記発光素子から受光素子に向かう光が横切るようにしたギャップ溝及び光通過孔を，前記二次成形用金型に設けた中子型にて設けて成形する工程と，
    を備えていることを特徴とする面実装型フォトインタラプタの製造方法。
  6. 絶縁基板の複数個を並べて一体化して成る素材基板を製造する工程と，
    前記素材基板における上面のうち前記各絶縁基板の箇所に発光素子と受光素子とを並べて搭載する一方，前記素材基板における前記各絶縁基板の各々に前記発光素子及び受光素子に対する端子電極を形成する工程と，
    前記素材基板における上面のうち前記各絶縁基板の箇所に，これに一次成形用金型を押し付けた状態で，前記発光素子をパッケージする透明合成樹脂製の一次モールド体及び前記受光素子をパッケージする透明合成樹脂製の一次モールド体を成形する工程と，
    前記素材基板における上面のうち前記各絶縁基板の箇所に，これに二次成形用金型を押し付けた状態で，前記発光素子の一次モールド体と前記受光素子の一次モールド体との両方を一緒にパッケージする不透明合成樹脂による二次モールド体を，当該二次モールド体のうち前記発光素子の一次モールド体と前記受光素子の一次モールド体との間の部位に，被検出物が通過し且つ前記発光素子から受光素子に向かう光が横切るようにしたギャップ溝及び光通過孔を，前記二次成形用金型に設けた中子型にて設けて成形する工程と，
    前記素材基板を，前記各絶縁基板ごとに切断する工程と，
    を備えていることを特徴とする面実装型フォトインタラプタの製造方法。
  7. 前記請求項５又は６の記載において，前記二次成形用金型を絶縁基板に対して押圧したとき，前記発光素子の一次モールド体及び前記受光素子の一次モールド体の両方を，当該二次成形用金型における前記中子型に対して押圧することを特徴とする面実装型フォトインタラプタの製造方法。
JP2005211136A 2005-07-21 2005-07-21 面実装型フォトインタラプタとその製造方法 Pending JP2007027621A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005211136A JP2007027621A (ja) 2005-07-21 2005-07-21 面実装型フォトインタラプタとその製造方法
TW095106659A TW200705698A (en) 2005-07-21 2006-02-27 Surface mount type interrupter and method for manufacturing the same
CN200610076915.6A CN1901235A (zh) 2005-07-21 2006-04-25 面安装型光电断路器及其制造方法
US11/485,768 US7453079B2 (en) 2005-07-21 2006-07-13 Surface mount type photo-interrupter and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005211136A JP2007027621A (ja) 2005-07-21 2005-07-21 面実装型フォトインタラプタとその製造方法

Publications (1)

Publication Number Publication Date
JP2007027621A true JP2007027621A (ja) 2007-02-01

Family

ID=37657038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005211136A Pending JP2007027621A (ja) 2005-07-21 2005-07-21 面実装型フォトインタラプタとその製造方法

Country Status (4)

Country Link
US (1) US7453079B2 (ja)
JP (1) JP2007027621A (ja)
CN (1) CN1901235A (ja)
TW (1) TW200705698A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012190934A (ja) * 2011-03-09 2012-10-04 Rohm Co Ltd 光学装置
JP2013211507A (ja) * 2011-08-08 2013-10-10 Rohm Co Ltd フォトインタラプタ、フォトインタラプタの製造方法、およびフォトインタラプタの実装構造
JP2016213504A (ja) * 2011-08-08 2016-12-15 ローム株式会社 フォトインタラプタおよびフォトインタラプタの実装構造

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100087873A1 (en) * 2008-10-06 2010-04-08 Warsaw Orthopedics, Inc. Surgical Connectors for Attaching an Elongated Member to a Bone
TWI463708B (zh) * 2009-02-24 2014-12-01 Advanced Optoelectronic Tech 側面出光型發光元件封裝結構及其製造方法
WO2012098981A1 (ja) * 2011-01-20 2012-07-26 ローム株式会社 光学装置
DE102011105374B4 (de) * 2011-06-22 2021-12-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterbauelementen im Verbund
EP2881753B1 (en) * 2013-12-05 2019-03-06 ams AG Optical sensor arrangement and method of producing an optical sensor arrangement
EP2881983B1 (en) 2013-12-05 2019-09-18 ams AG Interposer-chip-arrangement for dense packaging of chips
EP3121853B1 (en) * 2015-07-23 2022-01-19 ams AG Method of producing an optical sensor at wafer-level and optical sensor
CN106469721A (zh) * 2015-08-21 2017-03-01 意法半导体有限公司 邻近传感器及其制造方法
CN106653741B (zh) 2015-11-02 2020-03-24 意法半导体有限公司 邻近传感器、电子设备以及制造邻近传感器的方法
US10930802B2 (en) 2018-05-03 2021-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN109727967A (zh) * 2019-01-18 2019-05-07 深圳成光兴光电技术股份有限公司 透镜一体化红外对管模组以及具有该模组的红外传感器
US10950743B2 (en) 2019-05-02 2021-03-16 Stmicroelectronics (Research & Development) Limited Time of flight (TOF) sensor with transmit optic providing for reduced parallax effect
JP7374663B2 (ja) * 2019-08-29 2023-11-07 キヤノン株式会社 光学式センサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638514B2 (ja) * 1985-11-21 1994-05-18 日本電気株式会社 フオトインタラプタ
JPH0749815Y2 (ja) * 1990-07-23 1995-11-13 シャープ株式会社 表面実装型光結合装置
US5291038A (en) * 1990-12-19 1994-03-01 Sharp Kabushiki Kaisha Reflective type photointerrupter
JPH06350129A (ja) 1993-06-10 1994-12-22 Toshiba Corp 半導体光電変換装置の製造方法
JP2834984B2 (ja) * 1993-09-20 1998-12-14 ローム株式会社 ホトインタラプタの製造方法
JPH08184560A (ja) * 1994-12-28 1996-07-16 Hoechst Japan Ltd 有機溶剤蒸気を検出するための光センサ装置
JP2002176202A (ja) * 2000-12-11 2002-06-21 Rohm Co Ltd 光学装置、それを備えたフォトインタラプタ、および光学装置の製造方法
JP2005026546A (ja) * 2003-07-04 2005-01-27 Toshiba Corp フォトインタラプタとその製造方法及び光結合装置とその製造方法
JP2005064140A (ja) * 2003-08-08 2005-03-10 Toshiba Corp フォトインタラプタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012190934A (ja) * 2011-03-09 2012-10-04 Rohm Co Ltd 光学装置
JP2013211507A (ja) * 2011-08-08 2013-10-10 Rohm Co Ltd フォトインタラプタ、フォトインタラプタの製造方法、およびフォトインタラプタの実装構造
JP2016213504A (ja) * 2011-08-08 2016-12-15 ローム株式会社 フォトインタラプタおよびフォトインタラプタの実装構造

Also Published As

Publication number Publication date
CN1901235A (zh) 2007-01-24
TW200705698A (en) 2007-02-01
US7453079B2 (en) 2008-11-18
US20070018123A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP2007027621A (ja) 面実装型フォトインタラプタとその製造方法
KR101657330B1 (ko) 반도체 장치
JP2012109475A (ja) 発光装置、発光装置の製造方法、および光学装置
JP2004319530A (ja) 光半導体装置およびその製造方法
JP4349978B2 (ja) 光半導体パッケージ及びその製造方法
US20040212717A1 (en) Solid-state imaging device and method for producing the same
JP6566625B2 (ja) 電子部品、電子モジュール及びこれらの製造方法、電子機器
US7307285B2 (en) Optical semiconductor device and a method for manufacturing the same
JP2013211507A (ja) フォトインタラプタ、フォトインタラプタの製造方法、およびフォトインタラプタの実装構造
CN111477693A (zh) 光学芯片封装结构及其封装方法、光电装置
WO2017099022A1 (ja) センサ用基板およびセンサ装置
JP2010114114A (ja) 反射型フォトインタラプタ
KR102425194B1 (ko) 패키지
JP6236130B2 (ja) フォトインタラプタおよびフォトインタラプタの実装構造
JPH1093132A (ja) 光結合装置
JP2001291893A (ja) 反射型フォトインタラプタ
JP2006269777A (ja) 面実装型フォトインタラプタとその製造方法
KR102459822B1 (ko) 반도체 장치
JP4147171B2 (ja) 固体撮像装置およびその製造方法
JP6279414B2 (ja) 投受光モジュール
JP2017147400A (ja) 受発光装置
JP2018029140A (ja) 基板およびその製造方法並びにモジュール
JPH0661522A (ja) 反射型光結合装置
KR101819907B1 (ko) 반도체 발광소자용 기판
JP2015099948A (ja) 発光装置、発光装置の製造方法、および光学装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091021