以下、本発明の実施の形態に係るエンコーダおよび駆動装置を、図面に基づいて説明する。駆動装置は、プリンタを例として説明する。エンコーダは、プリンタの一部として説明する。
図1は、本発明の実施の形態に係るプリンタ1の一部を示す構成図である。プリンタ11は、制御対象物としての用紙搬送ローラ2を有する。用紙搬送ローラ2は、たとえばゴムなどの弾性部材を略円柱形状に形成したものである。
用紙搬送ローラ2には、駆動手段としての駆動モータ3と、スケール4と、が接続される。
駆動モータ3は、たとえばステッピングモータ、DC(Direct Current)モータなどである。駆動モータ3は、制御信号にしたがって、用紙搬送ローラ2を回転駆動する。なお、駆動モータ3の回転駆動力は、ギアなどからなる駆動伝達機構を介して、用紙搬送ローラ2へ伝えられるようにしてもよい。
図2は、図1中のスケール4を示す正面図である。スケール4は、たとえばステンレス製の板を、円板形状に形成したものである。スケール4は、180個のスリット11を有する。180個のスリット11は、スケール4の外周に沿って等角度間隔で一列に配列される。隣り合う2つのスリット11の間隔と、スリット11の配列方向での幅とは、略等しい。スケール4において、スリット11の幅は、そのスリット11から隣りのスリット11までの間隔の約50%となる。
スケール4は、用紙搬送ローラ2と一体化され、用紙搬送ローラ2とともに回転する。用紙搬送ローラ2が1回転すると、スケール4も1回転する。用紙搬送ローラ2の周長が1インチであると、スケール4単体での分解能は、180(=1インチ/180個)dpiとなる。なお、スケール4を、ギアなどからなる駆動伝達機構を介して用紙搬送ローラ2に接続し、たとえば用紙搬送ローラ2が1回転すると、スケール4が2回転するようにしてもよい。但し、スケール4と用紙搬送ローラ2とを一体化することで、駆動伝達機構のギアのかみ合わせの遊びなどによる誤差を含むことなく、スケール4の回転量と用紙搬送ローラ2の回転量とを正確に1対1に対応付けることができる。
図3は、図1中のスケール4を読み取るエンコーダ5を示す図である。エンコーダ5は、略長方体形状のハウジングを有する。略長方体形状のハウジングの一側面からハウジングの中央部にかけて、凹部21が形成される。この凹部21において相対向する2つの面の中の一方には、発光部としての発光素子22が配設され、他方には、基板23が配設される。基板23が配設される部位が受光部となる。基板23には、複数の受光素子31が形成される。エンコーダ5は、この凹部21でスケール4の外周部を部分的に挟み込むように、スケール4に対して位置決めされる。これにより、発光素子22と複数の受光素子31との間に、スケール4の外周部、すなわちスケール4のスリット11が形成される部位が位置する。
発光素子22は、たとえば発光ダイオードがある。発光ダイオードは、良好な直進性を有する光を発光する。
図4は、図3中の基板23と、その周辺部材との関係を示す模式図である。基板23には、スケール4の回転方向に沿って、複数の受光素子31が4列に配列されている。以下、図4の図の上側から、A列、B列、C列、D列とよぶ。受光素子31は、たとえばフォトダイオードである。フォトダイオードは、受光光量に応じたレベルの信号を出力する。
図4に示すように、発光素子22が発光する光が平行光として基板23へ照射されるものとすると、基板23には、スケール4の外周部におけるスリット11の形成周期と同じ周期で明暗が形成される。基板23において、スリット11が対応する部分には、発光素子22の光が照射される。スケール4のスリット11とスリット11との間の部位が対応する部分には、発光素子22の光がスケール4により遮蔽され、照射されない。基板23におけるこの明暗の周期は、基板23におけるスリット11の配設間隔に相当する明暗の周期となる。
なお、発光素子22が発光する光が、平行光と見なすことができない場合、すなわち拡散光である場合、基板23に形成される明暗の周期は、基板23において発光素子22に最も近い部位で狭く、発光素子22から離れるほど広がる。したがって、明暗周期は、基板23において一定の周期にはならない。
各列の複数の受光素子31は、基板23における複数の明暗周期にわたって形成される。各受光素子31は、それぞれが形成される部位における明暗周期を略4等分にした大きさの受光面を有する。図4では、発光素子22の光は平行光である。そのため、各列の複数の受光素子31は、明暗周期の4分の1のサイズとなる。
また、4列の受光素子31は、スケール4の回転方向において、少しずつずらして形成される。4列の受光素子31は、具体的には、スケール4の回転方向において、1明暗周期の16分の1ずつずらして形成される。図4では、スケール4が図の左側から右側に回転する。この場合、B列は、A列の受光素子31の右側へ、1明暗周期の16分の1だけずらした位置に形成される。C列は、A列の受光素子31の右側へ、1明暗周期の16分の2だけずらした位置に形成される。D列は、A列の受光素子31の右側へ、1明暗周期の16分の3だけずらした位置に形成される。
つまり、図4において、たとえば、A列の左端の受光素子A(31)と、B列の左端の受光素子A(31)と、C列の左端の受光素子A(31)と、D列の左端の受光素子A(31)とは、その順番で、スリットにより形成される明暗の移動方向に沿ってその明暗の1周期の16分の1ずつずれたずれ量で配列されることになる。
図5は、図1中のエンコーダ5の電気回路を示す回路図である。
エンコーダ5は、A列の複数の受光素子31を有する信号生成手段の一部としてのA列信号生成回路41と、B列の複数の受光素子31を有する信号生成手段の一部としてのB列信号生成回路42と、C列の複数の受光素子31を有する信号生成手段の一部としてのC列信号生成回路43と、D列の複数の受光素子31を有する信号生成手段の一部としてのD列信号生成回路44と、第一出力排他的論理和回路45と、第二出力排他的論理和回路46と、を有する。
A列信号生成回路41は、A列の複数の受光素子31と、第一から第四の4つのアンプ51,52,53,54と、第一差動信号生成回路55と、第二差動信号生成回路56と、排他的論理和回路57と、を有する。
図4において、A列の複数の受光素子31を、明暗周期毎に、図の左側から第一受光素子A(31)、第二受光素子B(31)、第三受光素子C(31)、第四受光素子D(31)とした場合、第一のアンプ51には、複数の第一受光素子A(31)が接続される。各第一受光素子A(31)は、それぞれの受光光量に応じたレベル信号を出力する。第一のアンプ51は、このレベル信号を増幅する。
同様に、第二のアンプ52には、複数の第二受光素子B(31)が接続される。第二のアンプ52は、複数の第二受光素子B(31)が出力するレベル信号を増幅して出力する。第三のアンプ53には、複数の第三受光素子C(31)が接続される。第三のアンプ53は、複数の第三受光素子C(31)が出力するレベル信号を増幅して出力する。第四のアンプ54には、複数の第四受光素子D(31)が接続される。第四のアンプ54は、複数の第四受光素子D(31)が出力するレベル信号を増幅して出力する。
第一のアンプ51と第三のアンプ53とは、第一差動信号生成回路55へ、増幅したレベル信号を出力する。第一のアンプ51により増幅されたレベル信号は、第一差動信号生成回路55の非反転入力端子に入力される。第三のアンプ53により増幅されたレベル信号は、第一差動信号生成回路55の反転入力端子に入力される。
第一差動信号生成回路55は、非反転入力端子に入力される信号のレベルが反転入力端子に入力される信号のレベルより高い場合、ハイレベルを出力し、非反転入力端子に入力される信号のレベルが反転入力端子に入力される信号のレベルより低い場合、ローレベルを出力する。第一差動信号生成回路55は、デジタル的な波形の信号を出力する。
第二のアンプ52と第四のアンプ54とは、第二差動信号生成回路56へ、増幅したレベル信号を出力する。第二のアンプ52により増幅されたレベル信号は、第二差動信号生成回路56の非反転入力端子に入力される。第四のアンプ54により増幅されたレベル信号は、第二差動信号生成回路56の反転入力端子に入力される。
第二差動信号生成回路56は、非反転入力端子に入力される信号のレベルが反転入力端子に入力される信号のレベルより高い場合、ハイレベルを出力し、非反転入力端子に入力される信号のレベルが反転入力端子に入力される信号のレベルより低い場合、ローレベルを出力する。第二差動信号生成回路56は、デジタル的な波形の信号を出力する。
第一差動信号生成回路55の出力信号と、第二差動信号生成回路56の出力信号とは、排他的論理和回路57へ入力される。排他的論理和回路57は、2つの入力がともにハイレベルあるいはローレベルである場合、ローレベルを出力し、2つの入力の中の一方のみがハイレベルである場合、ハイレベルを出力する。排他的論理和回路57の出力信号が、第一信号に相当する。
なお、B列信号生成回路42、C列信号生成回路43およびD列信号生成回路44の内部構成は、A列信号生成回路41と同様であり、その図示および説明を省略する。
第一出力排他的論理和回路45には、A列信号生成回路41が出力する第一信号と、C列信号生成回路43が出力する第三信号とが入力される。第一出力排他的論理和回路45は、第一信号と第三信号の排他的論理和である信号を第一排他的論理和信号として生成する。
第二出力排他的論理和回路46には、B列信号生成回路42が出力する第二信号と、D列信号生成回路44が出力する第四信号とが入力される。第二出力排他的論理和回路46は、第二信号と第四信号の排他的論理和である信号を第二排他的論理和信号として生成する。
エンコーダ5は、4つの出力端子61,62,63,64を有する。出力端子61は、A列信号生成回路41が生成する第一信号を出力する。出力端子62は、B列信号生成回路42が生成する第二信号を出力する。出力端子63は、第一出力排他的論理和回路45が生成する第一排他的論理和信号を出力する。出力端子64は、第二出力排他的論理和回路46が生成する第二排他的論理和信号を出力する。
4つの出力端子61,62,63,64は、図1に示すように、4本の信号線71,72,73,74により、制御手段としての制御ボード6に接続される。制御ボード6は、図示外の中央処理装置、RAM(Random Access Memory)、記憶デバイス、入出力ポート、これらを接続するシステムバスと、を有する。4本の信号線71,72,73,74は、入出力ポートに接続される。制御ボード6は、中央処理装置が記憶デバイスに記憶される図示外の用紙搬送制御プログラムをRAMに読み込んで実行する。制御ボード6は、この4本の信号線71,72,73,74から入力される信号に基づいて、制御信号を生成する。制御ボード6は、生成した制御信号を駆動モータ3へ出力する。制御ボード6は、たとえば駆動モータ3による用紙搬送ローラ2の回転量および回転速度をPID制御する。
次に、この実施の形態に係るプリンタ1による用紙搬送制御動作について説明する。
制御ボード6は、図示外のプリンタ1制御部からの用紙搬送指示があると、制御信号を生成し、駆動モータ3へ出力する。駆動モータ3は、制御信号にしたがって、用紙搬送ローラ2の回転駆動を開始する。用紙搬送ローラ2が回転すると、用紙搬送ローラ2により用紙Pが搬送される。
また、スケール4は、用紙搬送ローラ2とともに回転する。スケール4が回転すると、エンコーダ5の発光素子22と複数の受光素子31との間において、スリット11が移動する。受光素子31は、その受光光量にしたがったレベルの信号を出力する。受光素子31は、スリット11が対応しているときにハイレベルを出力し、スリット11とスリット11との間のスケール4が対応しているときにローレベルを出力する。受光素子31は、スリット11の移動速度に応じた周期で変化するレベル信号を出力する。
図6は、スケール4の回転により、エンコーダ5において生成される信号波形を示すチャートである。図6(A)は、第一のアンプ51および第三のアンプ53が出力する増幅したレベル信号波形である。第一のアンプ51には、複数の第一受光素子A(31)が生成するレベル信号が入力される。第三のアンプ53には、複数の第三受光素子C(31)が生成するレベル信号が入力される。
また、図4に示すように、第一受光素子A(31)と第三受光素子C(31)とは、1明暗周期の半分に相当する分だけずれて基板23に形成されている。したがって、第一のアンプ51が出力する増幅されたレベル信号波形と、第三のアンプ53が出力する増幅されたレベル信号波形とは、1明暗周期の半分の周期でずれる。
図6(B)は、第一差動信号生成回路55の出力信号波形である。第一差動信号生成回路55には、第一のアンプ51の出力信号と、第三のアンプ53の出力信号とが入力される。第一差動信号生成回路55は、第一のアンプ51の出力信号が第三のアンプ53の出力信号より高いとき、ハイレベルを出力し、第一のアンプ51の出力信号が第三のアンプ53の出力信号より低いとき、ローレベルを出力する。第一差動信号生成回路55の出力信号は、第一受光素子A(31)が出力するレベル信号と略同じ周期となり、且つ、約50%デューティの波形となる。
図6(C)は、第二のアンプ52および第四のアンプ54が出力する増幅したレベル信号波形である。第二のアンプ52には、複数の第二受光素子B(31)が生成するレベル信号が入力される。第四のアンプ54には、複数の第四受光素子D(31)が生成するレベル信号が入力される。図6(D)は、第二差動信号生成回路56の出力信号波形である。第二差動信号生成回路56の出力信号は、第二受光素子B(31)が出力するレベル信号と略同じ周期で、且つ、約50%デューティでデジタル的に変化する波形となる。
また、図4に示すように、第一受光素子A(31)と第二受光素子B(31)とは、1明暗周期の4分の1に相当する分だけずれて基板23に形成される。したがって、図6(B)に示す第一差動信号生成回路55の出力信号と、図6(D)に示す第二差動信号生成回路56の出力信号とは、1明暗周期の4分の1の周期でずれる。
図6(E)は、排他的論理和回路57が出力する第一信号の信号波形である。排他的論理和回路57には、第一差動信号生成回路55の出力信号と、第二差動信号生成回路56の出力信号とが入力される。排他的論理和回路57は、第一差動信号生成回路55の出力信号のみ、あるいは第二差動信号生成回路56の出力信号のみがハイレベルであるとき、ハイレベルを出力し、それ以外のとき、ローレベルを出力する。排他的論理和回路57の第一信号は、受光素子31のレベル信号の略半分の周期となる。
図6(F)は、B列信号生成回路42が出力する第二信号の信号波形である。図6(G)は、C列信号生成回路43が出力する第三信号の信号波形である。図6(H)は、D列信号生成回路44が出力する第四信号の信号波形である。これらの信号も、受光素子31のレベル信号の略半分の周期となる。
図4に示すように、B列の受光素子31は、A列の受光素子31の右側へ1明暗周期の16分の1だけずれて形成される。C列の受光素子31は、A列の受光素子31の右側へ、1明暗周期の16分の2だけずれて形成される。D列の受光素子31は、A列の受光素子31の右側へ、1明暗周期の16分の3だけずれて形成される。
したがって、図4(E)から(H)に示すように、B列信号生成回路42が出力する第二信号の位相は、A列信号生成回路41が出力する第一信号の位相に比べて、基本的に1明暗周期の16分の1の時間で遅れる。C列信号生成回路43が出力する第三信号の位相は、A列信号生成回路41が出力する第一信号の位相に比べて、基本的に1明暗周期の16分の2の時間で遅れる。D列信号生成回路44が出力する第四信号の位相は、A列信号生成回路41が出力する第一信号の位相に比べて、基本的に1明暗周期の16分の3の時間で遅れる。
図6(I)は、第一出力排他的論理和回路45が出力する第一排他的論理和信号の信号波形である。第一排他的論理和信号は、第一信号の略半分の周期となる。図6(J)は、第二出力排他的論理和回路46が出力する第二排他的論理和信号の信号波形である。第二排他的論理和信号は、第二信号の略半分の周期となる。また、第二信号は、上述したように第一信号に比べて1明暗周期の16分の1の時間で遅れる。したがって、第二排他的論理和信号も、第二排他的論理和信号に比べて1明暗周期の16分の1の時間で遅れる。
図4(E)の第一信号、(F)の第二信号、(I)の第一排他的論理和信号および(J)の第二排他的論理和信号の4つの信号は、図1に示すように、エンコーダ5の4つの出力端子61,62,63,64から、信号線71,72,73,74を介して制御ボード6へ出力される。
制御ボード6は、入力される各列の信号生成回路の出力信号のレベル変化点の数に基づいて、駆動モータ3へ出力する制御信号を変化させ、用紙搬送ローラ2の回転をPID制御する。制御ボード6は、たとえば、図4(E)および(F)の2つの信号のレベル変化点の単位時間当たりの個数に基づいて、用紙搬送ローラ2の回転速度を把握し、用紙搬送ローラ2の回転速度をPID制御する。制御ボード6は、たとえば、用紙搬送ローラ2の回転数が低いときには、図4(I)および(J)の2つの排他的論理和信号のレベル変化点に基づいて、用紙搬送ローラ2の回転量を把握し、用紙搬送ローラ2の回転量を制御する。制御ボード6は、たとえば、用紙搬送ローラ2の回転数が高いときには、図4(E)および(F)の2つの信号のレベル変化点に基づいて、用紙搬送ローラ2の回転量を把握し、用紙搬送ローラ2の回転量を制御する。
以上のように、この実施の形態では、エンコーダ5は、1つの基板23に4列に配列される複数の受光素子31が出力するレベル信号から、第一信号、第二信号、第三信号および第四信号の4つの信号を生成する。各信号は、各列において、基板23における1明暗周期において、その4分の1に相当する間隔毎に配列される4つの受光素子A(31),B(31),C(31),D(31)のレベル信号の波形から生成される。エンコーダ5は、その4つの信号の中の2つの信号を出力する。
したがって、第一信号、第二信号、第三信号および第四信号のうちから選択された2つの信号は、レベル信号の2倍の周波数を有し、且つ、そのすべてのレベルの変化点は、受光素子31のレベル信号のレベル変化点に対応する。エンコーダ5は、この2つの出力信号により、スケール4に形成されるスリット11の8倍の位置および速度の分解能を得ることができる。なお、エンコーダ5は、第一信号、第二信号、第三信号および第四信号の中の3つ以上の信号を出力するようにしてもよい。
この他にもエンコーダ5は、第一信号と第三信号との排他的論理和信号と、第二信号と第四信号との排他的論理和信号とを出力する。これら排他的論理和信号のレベルの変化点は、第一信号などの2倍である。エンコーダ5は、この2つの出力信号により、スケール4に形成されるスリット11の16倍の位置および速度の分解能を得ることができる。
その結果、従来と同様のサイズおよび同精度のスケール4を使用しながら、従来の8倍の位置あるいは速度の分解能を得たり、従来のものより小さいサイズのスケール4を使用して従来と同等の位置あるいは速度の分解能を得たりすることができる。エンコーダ5の発光素子22と受光素子31との間のギャップ精度やそのギャップ内でのスケール4の位置精度として、従来のエンコーダと同程度の精度において、従来より飛躍的に高い分解能を得ることができる。
また、4つの出力信号による位置あるいは速度の検出分解能は、従来のエンコーダの16倍としながらも、エンコーダ5から出力される4つの出力信号の周波数は、受光素子31が出力するレベル信号の2倍の周期に抑えられている。また、デューティも約50%であり、デューティが50%からずれた場合に発生する高周波成分が抑制されている。
したがって、複数の出力信号のレベル変化点同士を所望の前後関係に維持しつつ、高分解能と出力信号の高周波化の抑制とを両立することができる。エンコーダ5は、その高周波特性を格段に改善したりすることなく、所望の波形の出力信号を出力することができる。また、制御ボード6は、プリンタ1における用紙送り速度が高くなり、その結果としてエンコーダ5の出力信号の周波数が高くなったとしても、第一信号、第二信号、第三信号および第四信号の中から選択された2つの信号に基づいて、エンコーダ5の出力信号に基づいてスケール4の位置や回転速度を適切に判断し、PID制御を実行することができる。制御ボード6は、エンコーダ5との間の信号線71,72,73,74(伝送路)や図示外のノイズフィルタ回路などによる波形鈍りなどがあったとしても、その波形鈍りの影響を受けることなく、当該2つの信号に基づいてスケール4の位置を適切に把握することができる。制御ボード6は、エンコーダ5が出力する2つの排他的論理和信号による分解能にて、用紙Pの送り量や送り速度を把握し、用紙送りを制御することができる。
また、複数の受光素子31は、1つの基板23に4列に配列される。したがって、複数の受光素子31のレベル信号の変化点の順番(前後関係)、さらにはそれに基づいて生成される4つの信号のレベル変化点の順番(前後関係)は、A列の次にB列、B列の次にC列、C列の次にD列、D列の次にA列という所定の順番(前後関係)となる。
特に、紙送りの速度が速くなり、出力信号の周波数が高くなったとしても、あるいは、4つの列別の信号生成回路41,42,43,44の信号遅延時間にばらつきがあるとしても、少なくとも、A列の出力信号のレベル変化点とC列の出力信号のレベル変化点との順番(前後関係)と、B列の出力信号のレベル変化点とD列の出力信号のレベル変化点との順番(前後関係)とは、周波数が低い場合と同様の順番に維持される。第一排他的論理和信号および第二排他的論理和信号におけるレベル変化点と、出力レベルを変化させた受光素子との対応関係と、レベル変化点の前後関係とが保証される。制御ボード6は、この2つの排他的論理和信号のレベル変化点の数に基づいて、少なくとも従来のエンコーダの4倍の分解能にて位置および速度を把握し、制御することができる。
また、上記実施の形態では、エンコーダ5と制御ボード6とは、4本の信号線71,72,73,74で接続されている。このようにエンコーダ5の出力端子61,62,63,64を4つとし、4本の信号線71,72,73,74によりエンコーダ5と制御ボード6とを接続することで、以下のような効果がある。すなわち、従来から存在するアナログ式のエンコーダは、1つの波形信号を出力する。制御ボード6には、4本の信号線71,72,73,74を接続することができる。したがって、制御ボード6には、この実施の形態に係る1つのエンコーダ5に替えて、4つのアナログ式のエンコーダを接続することができる。4個のアナログ式のエンコーダをスケール4に対して所定の位置関係で配置することで、この実施の形態に係るエンコーダ5と同用の位相関係にある4つの出力信号を、制御ボード6に入力することができる。実施の形態のエンコーダ5に替えて、従来のアナログ式のエンコーダを代用することができる。
また、上記実施の形態では、たとえば図5に示すA列信号生成回路41の第一のアンプ51を例として説明すると、第一のアンプ51には、複数の第一受光素子A(31)が接続される。各第一受光素子A(31)は、それぞれの受光光量に応じたレベル信号を出力する。第一のアンプ51は、このレベル信号を増幅する。このように第一のアンプ51に複数の第一受光素子A(31)を接続することで、その複数の第一受光素子A(31)の中の一部のものが故障し、図6(A)の点線に示すように第一のアンプ51が適当な振幅のレベル信号を出力することができない場合であっても、第一のアンプ51は、残りの第一受光素子A(31)のレベル信号を増幅して出力し、第一差動信号生成回路55は、その故障が生じていない場合と同等の品質の第一差動信号を出力することができる。
以上の実施の形態は、本発明の好適な実施の形態の例であるが、本発明は、これに限定されるものではなく、発明の要旨を逸脱しない範囲において種々の変形、変更が可能である。
上記実施の形態では、エンコーダ5は、円板形状のスケール4の外周に沿って形成された複数のスリット11の透過光を検出するロータリエンコーダである。この他にもたとえば、エンコーダ5は、円板形状のスケール4の外周に沿って形成された複数のマークの反射光を検出するものであってもよい。さらに他にもたとえば、エンコーダ5は、一列に直線状に形成される複数のスリット11あるいは複数のマークを検出する、所謂リニアエンコーダであってもよい。
図7は、実施の形態に係るプリンタ1の変形例を示す構成図である。図7のプリンタ1は、制御ボード6、駆動モータ3、用紙搬送ローラ2、円板形状のスケール4、スケール4のエンコーダ5の他に、複数のインクタンクおよびインクノズル82を有するキャリッジ81と、キャリッジ81を用紙搬送ローラ2の長手方向に沿って移動可能に保持するキャリッジ駆動機構83と、キャリッジを用紙搬送ローラ2の長手方向に沿って移動させる駆動モータ84と、用紙搬送ローラ2の長手方向に沿って一直線に配列される複数のマーク85と、このマーク85と対向するようにキャリッジ81に配設されるリニアエンコーダ86と、を有する。
この変形例のプリンタ1に用いられるリニアエンコーダ86において、発光素子の光のマーク85による反射光が照射される基板に複数の受光素子を図4と同様に配列し、その複数の受光素子のレベル信号を図5の回路により統合することで、実施の形態のエンコーダ5と同様に、リニアエンコーダ86は、マーク85の分解能以上の分解能となる複数の出力信号を出力することができる。リニアエンコーダ86は、レベル変化点同士を所望の前後関係に維持しつつ、高い分解能の複数の出力信号を出力することができる。
上記実施の形態では、エンコーダ5は、4(=22)つの受光素子A(31),B(31),C(31),D(31)のレベル信号から、1つの出力信号を生成している。この他にもたとえば、エンコーダ5は、2n+1(nは、1以上の整数)組の受光素子31のレベル信号から1つの出力信号を生成するようにしてもよい。この場合、出力信号の周波数は、受光素子31のレベル信号の周波数の2n倍となる。このとき、たとえばA列の受光素子31とC列の受光素子31とは、基板23において、1明暗周期の2n+3分の1のずれ量で配設されればよい。また、B列の受光素子31とD列の受光素子31とは、基板23において、1明暗周期の2n+3分の1のずれ量で配設されればよい。
上記実施の形態では、各列の4つの受光素子A(31),B(31),C(31),D(31)は、1明暗周期に相当する範囲内に配列されている。この他にもたとえば、この4つの受光素子A(31),B(31),C(31),D(31)は、1明暗周期より大きい範囲に配置されてもよい。この場合、第二受光素子B(31)、第三受光素子C(31)および第四受光素子D(31)は、1明暗周期に相当する範囲内でのそれぞれの位置に、1明暗周期の整数倍の距離を加えた位置に配設されればよい。
上記実施の形態では、4つの列別の信号生成回路41,42,43,44は、略50%デューティで変化する出力信号を出力している。この他にもたとえば、4つの列別の信号生成回路41,42,43,44は、50%以外のデューティで変化する出力信号を出力するようにしてもよい。この場合、たとえば、4つの受光素子A(31),B(31),C(31),D(31)は、1明暗周期を4等分した以外のずれ量の間隔、さらにはそのずれ量に1明暗周期の整数倍のずれ量を加えた間隔で配設されればよい。
上記実施の形態では、プリンタを例として駆動装置を説明している。この他にも、用紙搬送機構を有する装置としては、たとえば、プリンタ複合機、スキャナ、ADF(Auto Document Feeder)装置、コピー機、ファクシミリ装置などがある。また、これらの装置の中には、用紙以外にもフィルムなどを搬送したり、読取りユニット、インクキャリッジ、感光体ドラムなどを駆動したりするものもある。さらに他にもたとえば、駆動機構を有する装置としては、NC(Numerical Control)などの工作機械、オートメーション機器などがある。
1 プリンタ(駆動装置)、2 用紙搬送ローラ(制御対象物)、3 駆動モータ(駆動手段)、4 スケール、5 エンコーダ、6 制御ボード(制御手段)、11 スリット、22 発光素子(発光部)、23 基板(受光部)、31 受光素子、41 A列信号生成回路(信号生成手段の一部)、42 B列信号生成回路(信号生成手段の一部)、43 C列信号生成回路(信号生成手段の一部)、44 D列信号生成回路(信号生成手段の一部)、45 第一出力排他的論理和回路、46 第二出力排他的論理和回路、55 第一差動信号生成回路、56 第二差動信号生成回路、57 排他的論理和回路、61,62,63,64 出力端子。