JP2007020226A - 単一の通信スイッチを経てatm、tdm及びパケットデータを交換するための方法及び装置 - Google Patents
単一の通信スイッチを経てatm、tdm及びパケットデータを交換するための方法及び装置 Download PDFInfo
- Publication number
- JP2007020226A JP2007020226A JP2006276125A JP2006276125A JP2007020226A JP 2007020226 A JP2007020226 A JP 2007020226A JP 2006276125 A JP2006276125 A JP 2006276125A JP 2006276125 A JP2006276125 A JP 2006276125A JP 2007020226 A JP2007020226 A JP 2007020226A
- Authority
- JP
- Japan
- Prior art keywords
- data
- switch
- request
- link
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 18
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 66
- 239000000872 buffer Substances 0.000 description 56
- 230000005540 biological transmission Effects 0.000 description 30
- 238000012360 testing method Methods 0.000 description 23
- 238000013475 authorization Methods 0.000 description 22
- 230000007246 mechanism Effects 0.000 description 21
- 239000012634 fragment Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000007493 shaping process Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000000348 solid-phase epitaxy Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 6
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000009432 framing Methods 0.000 description 6
- 238000013507 mapping Methods 0.000 description 6
- 241001522296 Erithacus rubecula Species 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 235000008694 Humulus lupulus Nutrition 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000013467 fragmentation Methods 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100534229 Caenorhabditis elegans src-2 gene Proteins 0.000 description 1
- 101100366397 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SPE3 gene Proteins 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000006727 cell loss Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
- H04J3/1617—Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6402—Hybrid switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6402—Hybrid switching fabrics
- H04L2012/6413—Switch peripheries
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
【解決手段】複数の行を有する繰り返しデータフレームを発生し、行Nの間に行N+1におけるスペースに対して要求を行い、そして帯域外リンクを経て要求を許可することによって通信スイッチにおいて帯域巾を裁定する。
【選択図】図1B
Description
又、本発明の目的は、TDM、ATM及び可変長さパケットトラフィックを、全て同じスイッチ機構を経てスイッチングできるネットワークエレメントを提供することである。
本発明の更に別の目的は、TDM、ATM及び可変長さパケットトラフィックの中で柔軟に仕切ることのできるネットワークスイッチを提供することである。
本発明の更に別の目的は、マルチキャスト及びユニキャストの音声及びデータ送信を取り扱うネットワークスイッチを提供することである。
本発明の付加的な目的は、クロウ(Clos)アーキテクチャー及び折り返しクロウアーキテクチャーをサポートするネットワークスイッチを提供することである。
本発明の装置は、一般に、ポートプロセッサ及びスイッチエレメントを備えている。図1は、ポートプロセッサ10の主たる特徴を示し、そして図2は、スイッチエレメント100の主たる特徴を示す。図1を参照すれば、ポートプロセッサ10は、SONETインターフェイス及びUTOPIAインターフェイスを備えている。入口(RX)側では、SONETインターフェイスは、シリアル−パラレルコンバータ12と、SONETフレーマ・搬送オーバーヘッド(TOH)抽出器14と、上位ポインタプロセッサ16と、経路オーバーヘッド(POH)抽出器18とを備えている。SPEで搬送されるATM及びIPパケットの場合に、SONETインターフェイスの入口側は、48個のHDLCフレーマ20(IP用)と、48個のセルデニリエイタ(輪郭描出器)22(ATM用)と、48個の64バイトFIFO24(ATM及びIP用)とを備えている。SPEで搬送されるTDM信号の場合に、SONETインターフェイスの入口側は、デマルチプレクサ・下位ポインタプロセッサ26を備えている。出口(TX)側では、SONETインターフェイスは、TDM信号に対して、マルチプレクサ・下位ポインタジェネレータ28を備えている。SPEで搬送されるATM及びIPパケットの場合に、SONETインターフェイスの出口側は、48個の64バイトFIFO30と、48個のHDLCフレームジェネレータ32と、48個のセルマッパー(マップ装置)34とを備えている。又、SONETインターフェイスの出口側は、POHジェネレータ36と、上位ポインタジェネレータ38と、SONETフレーマ・TOHジェネレータ40と、パラレル−シリアルインターフェイス42とを備えている。入口側では、UTOPIAインターフェイスは、ATM及びパケットのためのUTOPIA入力44と、1つの4x64バイトFIFO46とを備えている。出口側では、UTOPIAインターフェイスは、96個の4x64バイトFIFO48と、UTOPIA出力50とを備えている。
000 アイドル
0001 指定済み
1010 指定済み
1011 データ存在
1100 ビット31−24におけるV5バイト
1101 ビット23−16におけるV5バイト
1110 ビット15−8におけるV5バイト
1111 ビット7−0におけるV5バイト
データリンクマネージャー72は、deqflowid_fifoを監視し、そしてFLOWIDを使用して、外部メモリの待ち行列からデータPDUを取り出し、そしてそれらをスイッチマッパー52へ送信して、次の行タイムに送信する。
上位ポインタは、SONETフレームを発生するのに使用されるクロックと、SONET SPEを発生するのに使用されるクロックとのタイミング差を受け入れるために、上位ポインタジェネレータ38により正及び負のポインタ正当化を経て調整される。初期化の際に、SPE FIFOは、データが取り出される前に半分まで充填することが許される。中心点の周りの変化が監視されて、SONET包絡体のレートがSPEのレートより高いか低いか決定される。SONET包絡体のレートがSPEのレートよりも高い場合には、SPE FIFOが、より空いた状態に徐々に近づく。この場合には、正のポインタ移動が発生され、付加的なデータを送信する機会がSPEに与えられる。SONET包絡体のレートがSPEのレートよりも低い場合には、SPE FIFOが、よりいっぱいな状態に徐々に近づく。この場合には、負のポインタ移動が発生されて、FIFOから余計なデータバイトを出力する機会がSPEに与えられる。SONETフレーマ・TOHジェネレータ40は、BELLCORE GR−253規格に基づいて搬送オーバーヘッドを発生する。
出て行くSONETインターフェイスに対して潜在的に48個の異なるSPEが発生される。これらSPEは、全て、単一のタイミング基準から発生される。これは、異なるSONETタイミングドメインの異なるクロック間でマルチプレクシングを行わずに、全てのSPEジェネレータを全てのSONET及びテレコムバスインターフェイス間で共用するのを許す。SPEは、経路レベルオーバーヘッド及びペイロードデータより成る。ペイロードデータは、TDM、ATM、又はパケットである。これら全てのトラフィック形式は、各規格により要求されるように、単一のSPE又は連結されたSPEへマップされる。SPEが発生されるときには、それらがSPE FIFOに蓄積される。各SPEに対し、64バイトのFIFOがあり、これら個々のSPE FIFOは、SPE連結コンフィギュレーションレジスタを経て連結される。上述したように、SPE FIFOの充填状態を使用して、正又は負のポインタ正当化を実行する正しい時間を決定する。
データストリームシリアライザー138は、出力リンクシリアル流を形成する。データスロットは、データストリームマッパーモジュール136を経て受け取られ、そしてリンクオーバーヘッドは、データストリームシリアライザー138により内部に発生される。このシリアライザー138は、行データ流を、2つの経路110、114に送信するために2本の流れに分割する。
上述したモジュール(要求パーザー及び許可パーザー以外の)は、各スイッチエレメント100に対して12個ある各リンクモジュール102に対して例示される。次のモジュールは、各スイッチエレメントに対して1つだけ例示される。
許可パーザー154は、物理的に要求パーザー152と同様に動作し、そしてそれと同一である。唯一の相違は、順方向経路における要求エレメントに代わって逆方向経路における許可エレメントを処理することである。上述したように、許可エレメントは、要求エレメントと同じ情報、即ちあるポートプロセッサからスイッチを経て別のポートプロセッサへ至るリンクアドレスを含む。
テストパターンジェネレータ・アナライザー162は、データ流又は許可流の出力を経て任意のスロットにおいて送出できる種々のテストパターンを発生するのに使用される。又、これは、受信したデータ流又は許可流からの入力スロットを監視することもできる。
ユニリンクPLL166は、ユニリンクマクロにより必要とされるIFクロックを形成するのに使用される。各ユニリンクマクロ内では、別のPLLがIFクロックをシリアルクロックレートまで乗算する。コアPLL168は、スイッチエレメントコアロジックにより使用されるクロックを形成するのに使用される。ここに示す好ましい実施形態では、コアクロックが約250MHzである。
図2に示すように、スイッチされるトラフィックを入力リンクから出力リンクへ移動するのに使用されるデータ経路バスは3つある(入力リンクバス120、出力リンクバス122及び許可バス124)。これらのバスは、スイッチエレメントの内部で発生又は終端されるトラフィックを搬送するのにも使用される。入力リンクバスの意義のあるデータ経路を以下のテーブル2に要約する。出力リンクバスの意義のあるデータ経路を以下のテーブル3に要約する。許可バスの意義のあるデータ経路を以下のテーブル4に要約する。
名前 量 巾 説明 ソース
islot_num 1 11 トラフィックの現在 リンク同期
入力スロット番号
ilink_req_0 から 12 48 入力リンクで受け取る 各入力リンクの
ilink_req_11 要求エレメント データストリーム
デマッパー
モジュール
lcl_req_0 1 48 ローカル発生の要求 リンクRISC
エレメント コントローラ
req_a, req_b 2 48 パーズされた要求 要求パーザー
エレメント
ilink_tdm_data_0 から
ilink_req_11 12 47 TDMデータ、36ビット 各入力リンクの
データ+11ビット行先 データストリー
行バッファアドレス ムデマッパー
モジュール
ilink_tdm_dlink_0 から
ilink_tdm_dlink_11
12 4 行先出力リンク(即ち 各入力リンクの
行バッファ)識別子 データストリー
ムデマッパー
モジュール
ilink_pdu_0 から 12 512 到来スロットから 各入力リンクの
ilink_pdu_11 組み立てられた完全 データストリー
な64バイトPDU ムデマッパー
モジュール
ilink_pdu_flag_0 から
ilink_pdu_flag_11
12 13 現在PDUがアドレス 各入力リンクの
された各行先に対して データストリー
各フラグがアサート ムデマッパー
される。全行先=12 モジュール
出力リンク+内部MC
&帯域内通信制御器
lcl_pdu 1 64 ローカル発生のPDU リンクRISC
をデータストリームデ コントローラ
マッパーへ搬送するの
に使用するバス
名前 量 巾 説明 ソース
oslot_num 1 11 出力リンクに向けられた リンク同期&
トラフィックの現在出力 タイミング制御
スロット番号
rbuf_dout_0から
rbuf_dout_11 12 36 行バッファからのスロット 各出力リンク
データ出力 の行バッファ
rbuf_rd_addr 12 12 行バッファ読み取り 各出力リンク
アドレス のデータスト
リームマッパー
test_src 1, test_ src 2,
test src 3 3 36 テストトラフィックソース テストパターン
ジェネレータ、
テストインター
フェイスバス
idle_ptrn 1 36 有効なPDUデータが得ら 各入力リンク
れないときに送信されるア に対するデー
イドルパターン タストリーム
デマッパーモジ
ュール
olink_req_0から
olink_req_11 12 48 各出力リンクの要求 要求裁定
エレメント モジュール
omap_data_0から
omap_data_11 12 36 マッピングマルチプレクサ 各出力リンク
後のリンク出力。全12出力 のデータストリ
が各データストリームマッ ームマッパー
パーにフィードバックされ、
TDMマルチキャスティン
グを実行できる。
名前 量 巾 説明 ソース
olink_gntslot_num
1 10 許可ストリームデシリアラ リンク同期&
イザーからのトラフィック タイミング
現在入力スロット番号 制御
olink_gnt_0から
olink_gnt_11 12 48 出力リンクに関連した許可 許可ストリー
受信器で受け取った許可エ ムデマッパー
レメント
olink_gntslot_0から 受信した許可ストリームか 許可ストリー
olink_gntslot_11 12 36 らのデマップされたスロット。ムデマッパー
これらは、許可エレメント
を搬送しないスロット。
gnt_a, gnt_b 2 48 パーズされた許可エレメント 許可パーザー
12 シリアル−パラレルコンバータ
14 SONETフレーマ・搬送オーバーヘッド(TOH)抽出器
16 上位ポインタプロセッサ
18 経路オーバーヘッド(POH)抽出器
20 HDLCフレーマ
22 セルデニリエイタ(輪郭描出器)
24 FIFO
26 デマルチプレクサ・下位ポインタプロセッサ
28 マルチプレクサ・下位ポインタジェネレータ
30 FIFO
32 HDLCフレームジェネレータ
34 セルマッパー(マップ装置)
36 POHジェネレータ
38 上位ポインタジェネレータ
40 SONETフレーマ・TOHジェネレータ
42 パラレル−シリアルインターフェイス
44 UTOPIA入力
46 FIFO
48 FIFO
50 UTOPIA出力
52 スイッチマッパー
54 パラレル−シリアルスイッチ機構インターフェイス
56 要求裁定装置
58 シリアル−パラレルスイッチ機構インターフェイス
60 スイッチデマッパー(デマップ装置)
62 許可ジェネレータ
64 記述子構成装置
66 IPF及びATMルックアッププロセッサ
68 IP分類プロセッサ
70 RED/ポリシープロセッサ
72 (受信)データリンクマネージャー
74 (送信)データリンクマネージャー
76 送信スケジューラー・シェーパー
78 ホストインターフェイス
80 重み付けされたラウンドロビンスケジューラー
Claims (2)
- 通信スイッチにおいて帯域巾を裁定する方法であって、
a)複数の行を有する繰り返しデータフレームを発生し、
b)行Nの間に行N+1におけるスペースに対して要求を行い、そして
c)帯域外リンクを経て要求を許可する、
という段階を備えた方法。 - 通信スイッチにおいて帯域巾を裁定する装置であって、
a)複数の行を有する繰り返しデータフレームを発生する手段と、
b)行Nの間に行N+1におけるスペースに対して要求を発する手段と、
c)帯域外リンクを経て要求を許可する手段と、
を備えた装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/717,999 US6636515B1 (en) | 2000-11-21 | 2000-11-21 | Method for switching ATM, TDM, and packet data through a single communications switch |
US09/717,147 US7061935B1 (en) | 2000-11-21 | 2000-11-21 | Method and apparatus for arbitrating bandwidth in a communications switch |
US09/717,998 US6646983B1 (en) | 2000-11-21 | 2000-11-21 | Network switch which supports TDM, ATM, and variable length packet traffic and includes automatic fault/congestion correction |
US09/717,472 US6636511B1 (en) | 2000-11-21 | 2000-11-21 | Method of multicasting data through a communications switch |
US09/717,440 US6631130B1 (en) | 2000-11-21 | 2000-11-21 | Method and apparatus for switching ATM, TDM, and packet data through a single communications switch while maintaining TDM timing |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002544904A Division JP4083010B2 (ja) | 2000-11-21 | 2001-11-20 | 単一の通信スイッチを経てatm、tdm及びパケットデータを交換するための方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007020226A true JP2007020226A (ja) | 2007-01-25 |
JP4338728B2 JP4338728B2 (ja) | 2009-10-07 |
Family
ID=27542136
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002544904A Expired - Lifetime JP4083010B2 (ja) | 2000-11-21 | 2001-11-20 | 単一の通信スイッチを経てatm、tdm及びパケットデータを交換するための方法及び装置 |
JP2006276126A Pending JP2007006540A (ja) | 2000-11-21 | 2006-10-10 | 単一の通信スイッチを経てatm、tdm及びパケットデータを交換するための方法及び装置 |
JP2006276125A Expired - Fee Related JP4338728B2 (ja) | 2000-11-21 | 2006-10-10 | 単一の通信スイッチを経てatm、tdm及びパケットデータを交換するための方法及び装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002544904A Expired - Lifetime JP4083010B2 (ja) | 2000-11-21 | 2001-11-20 | 単一の通信スイッチを経てatm、tdm及びパケットデータを交換するための方法及び装置 |
JP2006276126A Pending JP2007006540A (ja) | 2000-11-21 | 2006-10-10 | 単一の通信スイッチを経てatm、tdm及びパケットデータを交換するための方法及び装置 |
Country Status (10)
Country | Link |
---|---|
EP (3) | EP2045982B1 (ja) |
JP (3) | JP4083010B2 (ja) |
KR (1) | KR20040014419A (ja) |
CN (2) | CN100433707C (ja) |
AT (3) | ATE517485T1 (ja) |
AU (1) | AU2002236447A1 (ja) |
CA (1) | CA2436146A1 (ja) |
DE (1) | DE60137450D1 (ja) |
IL (2) | IL156183A0 (ja) |
WO (1) | WO2002043302A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014524688A (ja) * | 2011-08-02 | 2014-09-22 | カビウム・インコーポレーテッド | ルックアップ・フロントエンド・パケット出力プロセッサ |
US9276846B2 (en) | 2013-03-15 | 2016-03-01 | Cavium, Inc. | Packet extraction optimization in a network processor |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1738224B (zh) * | 2004-08-19 | 2010-04-28 | 华为技术有限公司 | Tdm数据与帧格式转换的电路及方法、传输交换系统及方法 |
KR100665096B1 (ko) * | 2004-12-06 | 2007-01-04 | 한국전자통신연구원 | Tdm 데이터 변환 장치 및 그 방법과 그를 이용한 통합스위칭 시스템 |
CN1848715B (zh) * | 2005-04-05 | 2010-06-16 | 中兴通讯股份有限公司 | 实现同步串行数据在tdm网透传的方法、系统及处理装置 |
JP4899708B2 (ja) | 2006-08-09 | 2012-03-21 | 富士通株式会社 | 伝送装置 |
WO2008062164A2 (en) | 2006-11-20 | 2008-05-29 | Codian Limited | Hardware architecure for video conferencing |
GB0623097D0 (en) * | 2006-11-20 | 2006-12-27 | Codian Ltd | Hardware architecture for video conferencing |
CN101212822B (zh) * | 2006-12-28 | 2010-12-01 | 杭州华三通信技术有限公司 | 在以太网上进行同步时分交换的以太网交换方法与设备 |
CN101026892B (zh) * | 2006-12-30 | 2011-03-02 | 电子科技大学 | 光分组交换中的标签与净荷的分离方法 |
WO2009057222A1 (ja) * | 2007-11-02 | 2009-05-07 | Fujitsu Limited | 伝送装置、インタフェース装置及びフレームスイッチング方法 |
CN102098131B (zh) * | 2009-12-15 | 2014-01-15 | 航天科工惯性技术有限公司 | 一种基于动态参数配置的串口数据帧通用组帧解帧方法 |
US8532100B2 (en) | 2010-10-19 | 2013-09-10 | Cisco Technology, Inc. | System and method for data exchange in a heterogeneous multiprocessor system |
CN105930286B (zh) * | 2016-04-13 | 2018-06-26 | 西安邮电大学 | 一种使用在otn分组交换接口芯片内部的分时存储电路结构 |
CN112713923B (zh) * | 2020-11-30 | 2022-07-15 | 上海航天控制技术研究所 | 一种卫星综合电子数据链路动态调度方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2595804B2 (ja) * | 1990-10-25 | 1997-04-02 | 日本電気株式会社 | 交換装置 |
DE69227736T2 (de) * | 1991-08-30 | 1999-04-29 | Nec Corp., Tokio/Tokyo | Einfügen des "virtueller untergeordneter Pfad ist leer" Signals unter Verwendung des Zeitschlitzvermittlungsverfahrens |
JPH0779230A (ja) * | 1993-09-09 | 1995-03-20 | Toshiba Corp | Atmスイッチノード装置及び網立ち上げ方法 |
US5526344A (en) * | 1994-04-15 | 1996-06-11 | Dsc Communications Corporation | Multi-service switch for a telecommunications network |
US5909427A (en) * | 1995-07-19 | 1999-06-01 | Fujitsu Network Communications, Inc. | Redundant switch system and method of operation |
EP0758822B1 (en) * | 1995-08-11 | 2006-03-01 | Alcatel | Method and arrangement for dynamic allocation of bandwidth in a TDM/TDMA network |
JPH09307559A (ja) * | 1996-05-16 | 1997-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 交換システム |
US6052373A (en) * | 1996-10-07 | 2000-04-18 | Lau; Peter S. Y. | Fault tolerant multicast ATM switch fabric, scalable speed and port expansion configurations |
US5953314A (en) | 1997-08-28 | 1999-09-14 | Ascend Communications, Inc. | Control processor switchover for a telecommunications switch |
JPH11331374A (ja) * | 1998-05-20 | 1999-11-30 | Nec Corp | クロスバスイッチ装置及びその冗長化方法 |
JP2000049860A (ja) * | 1998-07-30 | 2000-02-18 | Nec Corp | パケット交換装置 |
EP1135904B1 (en) * | 1998-12-08 | 2003-04-16 | Salix Technology, Inc. | Signal processing system and hybrid switching |
US6493346B1 (en) * | 1999-03-31 | 2002-12-10 | Alcatel Usa Sourcing, L.P. | System for providing conversion of TDM-based frame relay data in a cross-connect matrix to and from ATM data |
-
2001
- 2001-11-20 EP EP09000213A patent/EP2045982B1/en not_active Expired - Lifetime
- 2001-11-20 DE DE60137450T patent/DE60137450D1/de not_active Expired - Lifetime
- 2001-11-20 AU AU2002236447A patent/AU2002236447A1/en not_active Abandoned
- 2001-11-20 CA CA002436146A patent/CA2436146A1/en not_active Abandoned
- 2001-11-20 EP EP09000222A patent/EP2045983B1/en not_active Expired - Lifetime
- 2001-11-20 AT AT09000222T patent/ATE517485T1/de not_active IP Right Cessation
- 2001-11-20 AT AT09000213T patent/ATE548832T1/de active
- 2001-11-20 CN CNB2005100594369A patent/CN100433707C/zh not_active Expired - Lifetime
- 2001-11-20 JP JP2002544904A patent/JP4083010B2/ja not_active Expired - Lifetime
- 2001-11-20 WO PCT/US2001/043379 patent/WO2002043302A2/en active Application Filing
- 2001-11-20 CN CN018221149A patent/CN1486560B/zh not_active Expired - Lifetime
- 2001-11-20 IL IL15618301A patent/IL156183A0/xx active IP Right Grant
- 2001-11-20 KR KR10-2003-7006891A patent/KR20040014419A/ko not_active Application Discontinuation
- 2001-11-20 AT AT01985971T patent/ATE421208T1/de not_active IP Right Cessation
- 2001-11-20 EP EP01985971A patent/EP1344355B8/en not_active Expired - Lifetime
-
2003
- 2003-05-28 IL IL156183A patent/IL156183A/en not_active IP Right Cessation
-
2006
- 2006-10-10 JP JP2006276126A patent/JP2007006540A/ja active Pending
- 2006-10-10 JP JP2006276125A patent/JP4338728B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014524688A (ja) * | 2011-08-02 | 2014-09-22 | カビウム・インコーポレーテッド | ルックアップ・フロントエンド・パケット出力プロセッサ |
US9031075B2 (en) | 2011-08-02 | 2015-05-12 | Cavium, Inc. | Lookup front end packet input processor |
US9497117B2 (en) | 2011-08-02 | 2016-11-15 | Cavium, Inc. | Lookup front end packet output processor |
US9729527B2 (en) | 2011-08-02 | 2017-08-08 | Cavium, Inc. | Lookup front end packet input processor |
US9276846B2 (en) | 2013-03-15 | 2016-03-01 | Cavium, Inc. | Packet extraction optimization in a network processor |
Also Published As
Publication number | Publication date |
---|---|
CA2436146A1 (en) | 2002-05-30 |
EP1344355A4 (en) | 2007-02-21 |
IL156183A (en) | 2008-03-20 |
WO2002043302A3 (en) | 2002-10-10 |
DE60137450D1 (de) | 2009-03-05 |
CN1677960A (zh) | 2005-10-05 |
JP4338728B2 (ja) | 2009-10-07 |
CN1486560B (zh) | 2010-05-26 |
EP1344355B1 (en) | 2009-01-14 |
ATE548832T1 (de) | 2012-03-15 |
EP1344355A2 (en) | 2003-09-17 |
EP2045983B1 (en) | 2011-07-20 |
JP4083010B2 (ja) | 2008-04-30 |
JP2004519123A (ja) | 2004-06-24 |
JP2007006540A (ja) | 2007-01-11 |
ATE517485T1 (de) | 2011-08-15 |
IL156183A0 (en) | 2003-12-23 |
WO2002043302A2 (en) | 2002-05-30 |
EP2045983A2 (en) | 2009-04-08 |
AU2002236447A1 (en) | 2002-06-03 |
EP2045982A3 (en) | 2009-07-08 |
EP2045982B1 (en) | 2012-03-07 |
EP2045983A3 (en) | 2009-06-24 |
EP2045982A2 (en) | 2009-04-08 |
CN1486560A (zh) | 2004-03-31 |
EP1344355B8 (en) | 2009-04-22 |
CN100433707C (zh) | 2008-11-12 |
KR20040014419A (ko) | 2004-02-14 |
ATE421208T1 (de) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4338728B2 (ja) | 単一の通信スイッチを経てatm、tdm及びパケットデータを交換するための方法及び装置 | |
US6631130B1 (en) | Method and apparatus for switching ATM, TDM, and packet data through a single communications switch while maintaining TDM timing | |
US6646983B1 (en) | Network switch which supports TDM, ATM, and variable length packet traffic and includes automatic fault/congestion correction | |
US20090141719A1 (en) | Transmitting data through commuincation switch | |
US7035294B2 (en) | Backplane bus | |
US6636515B1 (en) | Method for switching ATM, TDM, and packet data through a single communications switch | |
US7061935B1 (en) | Method and apparatus for arbitrating bandwidth in a communications switch | |
EP1518366B1 (en) | Transparent flexible concatenation | |
US5414707A (en) | Broadband ISDN processing method and system | |
US6798784B2 (en) | Concurrent switching of synchronous and asynchronous traffic | |
US20030227906A1 (en) | Fair multiplexing of transport signals across a packet-oriented network | |
US20040047367A1 (en) | Method and system for optimizing the size of a variable buffer | |
US7130276B2 (en) | Hybrid time division multiplexing and data transport | |
JP2004529594A (ja) | データ伝送方法および装置 | |
US6636511B1 (en) | Method of multicasting data through a communications switch | |
US8107362B2 (en) | Multi-ring resilient packet ring add/drop device | |
US20070047579A1 (en) | Multipacket interface | |
US6836486B2 (en) | Switching of low order data structures using a high order switch | |
EP1178699B1 (en) | Transport interface for time division frames | |
US20100329122A1 (en) | Received Information Monitor Adaptive to Multiple Monitoring Modes in a Communication Device | |
US20010015980A1 (en) | Mapping of dynamic synchronous transfer mode network onto an optical network | |
US7519064B1 (en) | Virtual tributary processing using shared resources | |
JPH11112510A (ja) | 回線終端装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4338728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |