JP2007018370A - センサ検知回路、及び開検知回路を備えた装置 - Google Patents

Abstract

【課題】 制御基板から複数のセンサ基板がカスケード接続される構成において、基板間を接続する信号線の数を低減する。
【解決手段】 制御基板（１）及び複数のセンサ基板（２，３）が、電源配線、制御信号及び出力信号の４つの信号線でカスケード接続された構成において、各センサ基板（２，３）に、アナログ電圧が所定の範囲であるか否かを判定する２つのコンパレータ（ＣＭＰ１，ＣＭＰ２）と、アナログ電圧が所定の範囲であると判定されたときに、当該基板に搭載されたセンサ（ＰＩ１，ＰＩ２）の出力を出力信号として出力する出力切り換え回路とを備える。
【選択図】 図１

Description

本発明はセンサ検知回路、及び開検知回路を備えた装置に関し、より詳細には、記録媒体上に記録ヘッドで印刷を行うプリンタで複数の光センサを搭載して制御を行う記録装置等で用いられるセンサ検知回路に関する。

近年、パーソナルコンピュータやデジタルカメラの普及に伴い、その出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタが広く使用されている。

プリンタは、普通紙や専用の用紙などの記録媒体上に記録ヘッドで印刷を行う構成が一般的であり、様々な目的で、光センサが複数搭載されている。具体的な目的としては、給紙及び排紙位置での記録媒体の有無、搬送中の記録媒体の先端検知、記録ヘッドの位置検知、インクカートリッジの有無の検知、ジャム処理等でのドア開閉の検知、記録媒体や記録ヘッドを稼動させる機構の状態の検知などがある。

一般的に、光センサはフォトダイオードとフォトトランジスタから構成され、フォトダイオードから照射された光をフォトトランジスタが受光したか否かで、確認したい対象物の有無を検知する。大きく分類するとフォトダイオードとフォトトランジスタが向かい合うように配置された透過型センサと、同一方向に配置された反射型センサの２種類がある。そのような光センサを電気的に駆動させるには、電源線（ＶＣＣ）とＧＮＤ線と出力線の３本の配線が必要である。

通常、プリンタにおいて光センサは、ＣＰＵなどを搭載した制御基板には搭載されず、給紙及び排紙位置での記録媒体の有無、搬送中の記録媒体の先端検知、記録ヘッドの位置検知、インクカートリッジの有無の検知、ジャム処理等でのドア開閉の検知、記録媒体や記録ヘッドを稼動させる機構の検知等のそれぞれの目的のために、対応する検出位置に個別の基板に搭載される。

図４は、一般的なプリンタにおける、制御基板と光センサ基板との接続例を示す図である。図示されたように、ＰＩ１からＰＩ１２の各々の光センサ基板は、プリンタの制御を行うＣＰＵ１０を搭載した制御基板１と、電源線（ＶＣＣ）とＧＮＤ線と出力線の３本を組とした配線で接続される。

光センサの数が増えると、制御基板と光センサ基板とを接続する３本を組とした配線は、小型化が進むプリンタにおいては厄介な問題となる。例えば、図４の例では、３×１２＝３６本の配線が必要となる。

この制御基板と複数の光センサ基板との接続に必要な信号線の数を減少するために、いくつかの方法が提案されている。第１の方法は、図５に示されるように、制御基板１のＣＰＵ１０の複数ポートから出力されるセンサ選択信号で、読み込みたい光センサを選択する方法である。第２の方法は、図６に示されるように、各光センサ基板にシリアルインタフェース用の制御回路６を搭載して、制御基板１のＣＰＵ１０から、読み込みたい光センサを選択する方法である。

しかしながら、上記従来の方法は、制御基板から第１の光センサ基板、第１の光センサ基板から第２の光センサ基板とカスケード接続されるため、基板間の配線本数を一層低減することが所望されている。

例えば、図５の方法では、電源線やＧＮＤ線や出力線の３本のほかに、光センサ数が４個まではセレクタのポート数が２本で計５本の配線、光センサが８個まではセレクタのポート数が３本で計６本の配線が必要となり、光センサの数が増えていくと基板間の配線本数が増加してしまう。図６の方法では、電源線が１本と、ＧＮＤ線が１本と、ＳＣＬＫ，ＴＸ，ＲＸのシリアル制御線３本と、出力線１本の計６本が必要になる。

いずれの方法においても、カスケード接続すると、第１の光センサ基板２などの中間にある基板では、制御基板１との配線（コネクタ１１−２１間の配線）に加え第２の光センサ基板との配線（コネクタ２２−３１間の配線）が必要となる。このため、装置を小型化する際には、このような基板間の配線本数を一層低減することが必要となる。

このような問題はプリンタに限らず、複数の光センサを用いる様々な装置や電子機器に共通の問題である。更に、センサの種類も光センサに限定されるものではない。

本発明は以上のような状況に鑑みてなされたものであり、制御基板から複数のセンサ基板がカスケード接続される構成において、基板間を接続する信号線の数を低減することを目的とする。

上記目的を達成する本発明の一態様としてのセンサ検知回路は、それぞれセンサを搭載した複数のセンサ基板と、
いずれかのセンサを選択するための選択信号を出力し、センサからの出力信号を受信する制御手段が搭載され、前記複数のセンサ基板に電源を供給する制御基板と、を備えたセンサ検知回路であって、
前記制御基板及び前記複数のセンサ基板は、電源配線、前記制御信号及び前記出力信号がカスケード接続されており、
各センサ基板は、
前記選択信号の電圧が所定の範囲であるか否かを判定する電圧範囲判定手段と、
前記電圧範囲判定手段が前記選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサの出力を前記出力信号として出力する出力切り換え手段とを備えている。

すなわち、本発明では、それぞれセンサを搭載した複数のセンサ基板と、いずれかのセンサを選択するための選択信号を出力し、センサからの出力信号を受信する制御手段が搭載され、複数のセンサ基板に電源を供給する制御基板と、を備え、制御基板及び複数のセンサ基板が、電源配線、制御信号及び出力信号の４つの信号線でカスケード接続された構成において、各センサ基板に、選択信号の電圧が所定の範囲であるか否かを判定する電圧範囲判定手段と、選択信号の電圧が所定の範囲であると判定されたときに、当該基板に搭載されたセンサの出力を出力信号として出力する出力切り換え手段とを備える。

このようにすると、制御基板と各センサ基板とが４本の信号線でカスケード接続された構成において、制御基板から出力される選択信号の電圧に応じて、該電圧を所定の範囲に含むセンサ基板に搭載されたセンサからの出力が得られる。

従って、各基板間を接続する信号線の数を４つに低減できると共に、選択信号の電圧を変えることにより、所望する光センサからの出力が得られる。

なお、各センサ基板の所定の範囲は、互いにオーバーラップしないのがよく、複数のセンサ基板の所定の範囲は、大きさが略等しく、電源の電圧値とＧＮＤとの間に所定間隔で設定されていてもよい。

センサとしては、２値のいずれかに対応する信号を出力する、例えば光学センサが好適である。

電圧範囲判定手段の具体的構成としては、所定の範囲の上限及び下限に対応した２つのコンパレータを含む構成がある。

出力切り換え手段の構成としては、選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサへ電源を供給する構成、あるいは当該基板に搭載されたセンサの出力を出力信号に接続する構成がある。

また、本発明は、上記のセンサ検知回路を備えた様々な装置や電子機器にも適用できるが、具体的な例としては、記録媒体に記録を行う記録装置や複写機、複合機などがある。

本発明によれば、制御基板と各センサ基板とが４本の信号線でカスケード接続された構成において、制御基板から出力される選択信号の電圧に応じて、該電圧を所定の範囲に含むセンサ基板に搭載されたセンサからの出力が得られる。

従って、各基板間を接続する信号線の数を４つに低減できると共に、選択信号の電圧を変えることにより、所望する光センサからの出力が得られる。

以下に、添付図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成要素はあくまで例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。

また、以下の実施形態では、上記従来例に関して説明した図５及び図６に示した部分と同様な部分を同じ参照符号で示す。

＜第１の実施形態＞
図１は、本発明に係る光センサ検知回路の第１の実施形態の概略構成を示すブロック図である。同図において、１は装置全体の制御を行うＣＰＵ１０を搭載した制御基板、２は第１の光センサＰＩ１を搭載した第１の光センサ基板、３は第２の光センサＰＩ２を搭載した第２の光センサ基板をそれぞれ示している。

制御基板１には光センサ基板との接続のために４ピンのコネクタ１１が設けられている。第１の光センサ基板２には、制御基板１との接続のための４ピンのコネクタ２１と、第２の光センサ基板３との接続のための４ピンのコネクタ２２が設けられている。第２の光センサ基板３には、第２の光センサ基板２との接続のための４ピンのコネクタ３１と、第３の光センサ基板（不図示）との接続のための４ピンのコネクタ３２が設けられている。

図１では、２つの光センサ基板しか示していないが、カスケード接続することにより、第３、第４等多数の光センサ基板を接続することができる。

１１、２１、２２、３１、３２の各コネクタのピン配列は同様であり、４ピンの並列ケーブル等によるカスケード接続が可能である。１番ピンはＶＣＣであり、光センサ基板の回路や光センサへ供給される電源用の端子である。２番ピンはＣＰＵ１０から出力されるアナログ電圧用の端子である。３番ピンはセンサ出力用の端子であり、各センサ基板の光センサの受光素子であるフォトトランジスタ（ＰＴｒ１、ＰＴｒ２）のエミッタが接続され、選択された光センサのフォトトランジスタの電流が、制御基板１の抵抗Ｒで検知されて、ＣＰＵ１０に入力される。

第１の光センサ基板２には、直列接続された３つの抵抗Ｒ１１、Ｒ１２、Ｒ１３が設けられており、抵抗Ｒ１１及びＲ１２の接続点からコンパレータＣＭＰ１に対する基準電圧Ｖｒｅｆ１１が供給される。同様に、抵抗Ｒ１２及びＲ１３の接続点から、コンパレータＣＭＰ２に対する基準電圧Ｖｒｅｆ１２が供給される。２つのコンパレータＣＭＰ１及びＣＭＰ２の出力は、一端が電源に接続された抵抗Ｒ１の他端に共通に接続され、更にトランジスタＴｒ１のベースに接続されている。ここで２つのコンパレータ出力は、オープンコレクタとなっている。従って、Ｔｒ１のベースには、２つのコンパレータＣＭＰ１及びＣＭＰ２の両方がハイインピーダンスになると、Ｒ１から電流が流れ込み、トランジスタＴｒ１はＯＮ状態となる。

Ｔｒ１のコレクタは、抵抗Ｒ３及びＲ２を介してトランジスタＴｒ２と接続されている。この構成により、Ｔｒ１がＯＮすると、Ｔｒ２もＯＮとなり、Ｔｒ１がＯＦＦすると、Ｔｒ２もＯＦＦする。ＬＥＤ１は光センサＰＩ１の発光素子として機能するフォトダイオードであり、電流制限用の抵抗Ｒ４が直列に接続されている。光センサを構成するフォトトランジスタＰＴｒ１とフォトダイオードＬＥＤ１とは、光センサＰＩ１が透過型センサの場合には対向して実装され、反射型センサの場合には検知対象物に対して同一方向に実装される。

第２の光センサ基板３も第１の光センサ基板２と同様な回路構成であるが、抵抗Ｒ２１、Ｒ２２及びＲ２３の値が、抵抗Ｒ１１、Ｒ１２及びＲ１３の値とは異なっている。不図示の第３の光センサ基板等がある場合にも、回路構成は同様であるが、３つの直列接続される抵抗の値が異なっている。

ここで、これら３つの抵抗の値の設定方法について図３を参照して説明する。第１の光センサ基板に関して説明したように、２つのコンパレータの基準電圧Ｖｒｅｆ１１及びＶｒｅｆ１２は、直列接続された３つの抵抗Ｒ１１、Ｒ１２及びＲ１３の値の比によって決定される。

本実施形態では、図３に示すように、ＧＮＤからＶＣＣまでの間に、各光センサ基板の２つの基準電圧が、他の光センサ基板の基準電圧とオーバーラップしないように、それぞれの光センサ基板の３つの抵抗の値を決定する。図３は、ｎ個の光センサ基板をカスケード接続する場合の、各光センサ基板の基準電圧を示している。本例では、Ｖｒｅｆ１１からＶｒｅｆｎ２まで基準電圧が略等間隔で並ぶように設定されている。

このように各基準電圧を設定することで、所望する光センサだけを選択的に駆動することが出来る。

例えば、第１の光センサ基板２の光センサＰＩ１を駆動してその状態を検知する場合には、制御基板１のＣＰＵ１０のアナログポートから出力されるアナログ電圧Ｖの値を、
Ｖｒｅｆ１１＜Ｖ＜Ｖｒｅｆ１２
の範囲に設定する。この場合、第１の光センサ基板２の２個のコンパレータＣＭＰ１及びＣＭＰ２の両方がハイインピーダンスになり、トランジスタＴｒ１のベースには抵抗Ｒ１を介して電流が流れる。するとトランジスタＴｒ１がＯＮとなり、トランジスタＴｒ２もＯＮとなって光センサＰＩ１に電源ＶＣＣが供給される。

一方、第２の光センサ基板３では、
Ｖ＜Ｖｒｅｆ２１＜Ｖｒｅｆ２２
となるので、コンパレータＣＭＰ１の出力はローインピーダンス、コンパレータＣＭＰ２の出力はハイインピーダンスとなる。その結果、トランジスタＴｒ１のベースには電流が流れず、Ｔｒ１はＯＦＦ状態となり、トランジスタＴｒ２もＯＦＦ状態となる。従って、光センサＰＩ２には電源ＶＣＣは供給されない。

第３以降の光センサ基板でも同様にして、Ｔｒ１及びＴｒ２がＯＦＦ状態となり、対応する光センサには電源ＶＣＣは供給されない。

同様に、第２の光センサ基板３の光センサＰＩ２を駆動してその状態を検知する場合には、制御基板１のＣＰＵ１０のアナログポートから出力されるアナログ電圧Ｖの値を、
Ｖｒｅｆ２１＜Ｖ＜Ｖｒｅｆ２２
の範囲に設定すれば良い。

第３以降の光センサ基板の光センサを駆動してその状態を検知する場合には、図３に示された電圧範囲に従って、制御基板１のＣＰＵ１０のアナログポートから出力されるアナログ電圧Ｖの値を設定すればよい。

以上説明したように、本実施形態実施の光センサ検知回路によれば、制御基板と各センサ基板との配線本数を４本に低減した構成で、制御基板１のＣＰＵ１０のアナログポートから出力されるアナログ電圧Ｖの値を、各光センサ基板に対してオーバーラップすることなく割り当てられた電圧範囲に設定することで、対応する光センサを駆動してその状態を選択的に検知することができる。

＜第２の実施形態＞
以下、本発明に係る光センサ検知回路の第２の実施形態に付いて説明する。図２は、光センサ検知回路の第２の実施形態の概略構成を図１と同様に示す示すブロック図であり、同図において、上述の第１の実施形態に関して説明した図１と同様な部分を同じ符号で示している。

本実施形態を第１の実施形態と比較すると、各光センサ基板の２つのコンパレータＣＭＰ１及びＣＭＰ２の出力が、第１の実施形態ではトランジスタＴｒ１のベースに接続されているのに対して、本実施形態ではアナログマルチプレクサ４のチャンネルセレクト端子Ａに接続されている点が異なっている。また、電源ＶＣＣの経路にトランジスタＴｒ２がないので、本実施形態では光センサには常に電源ＶＣＣが供給されている。

このアナログマルチプレクサ４は、チャンネルセレクト端子Ａがローレベルであれば、データＤ０を選択してその信号をコモン端子Ｘに出力する。一方、チャンネルセレクト端子Ａがハイレベルであれば、データＤ１を選択してその信号をコモン端子Ｘに出力する。従って、本実施形態では、チャンネルセレクト端子Ａがハイレベルであるときに、対応する光センサのフォトトランジスタＰＴｒのエミッタがコモン端子Ｘに接続されてコネクタのセンサ出力として制御基板１のＣＰＵ１０のアナログポートに入力される。

そして、各光センサ基板において、直列接続された３つの抵抗Ｒ１１、Ｒ１２及びＲ１３の値の比によって決定される２つの基準電圧の値を、第１の実施形態と同様に、図３に示されるように設定する。これにより、制御基板１のＣＰＵ１０のアナログポートから出力されるアナログ電圧Ｖの値に応じて、対応する光センサからの出力を読み込むことが出来る。

以上説明したように、本実施形態実施の光センサ検知回路によれば、制御基板と各センサ基板との配線本数を４本に低減した構成で、制御基板１のＣＰＵ１０のアナログポートから出力されるアナログ電圧Ｖの値を、各光センサ基板に対してオーバーラップすることなく割り当てられた電圧範囲に設定することで、対応する光センサの状態を選択的に検知することができる。

（変形例）
上記第１及び第２の実施形態では、各センサ基板の２つの基準電圧の値を図３に示したように設定するものとしたが、各センサ基板の２つの基準電圧の値の設定は、これに限定されるものではない。

例えば、図３の例では、第１の光センサＰＩ１から対応する電圧範囲が順番に高くなるような設定であるが、第１の光センサに対応する電圧範囲を最も高くして、以降の電圧範囲が順番に低くなるような設定としても良い。更に、ＣＰＵ側で電圧範囲と光センサとの対応関係を判別できる構成とすれば、光センサの番号に応じた順番とする必要はない。

また、各電圧範囲の幅や間隔を等しくする必要はなく、互いの電圧範囲がオーバーラップせず、生じ得る電圧変動等によって誤って認識されない程度に、各電圧範囲の幅や間隔を設定すれば良い。

＜他の実施形態＞
以上説明した実施形態では、本発明を光センサに適用した場合を例にあげて説明したが、本発明はハイレベル／ローレベルなどの２値のいずれかに対応する信号を出力するセンサであれば、光センサ以外の他のセンサにも適用できる。

また、上記の光センサ検知回路を用いる電子機器、装置やシステムも本発明の範囲に含まれる。本発明に係る光センサ検知回路が用いられる電子機器や装置の例としては、記録装置、複写機、ファクシミリ、複合機などの可動部を含む機器や装置がある。また、本発明に係る光センサ検知回路が用いられるシステムの例としてはこのような機器や装置を含むシステムに加え、自動車などのメカトロニクス制御を行うシステムがある。

本発明に係る光センサ検知回路の第１の実施形態の構成を示すブロック図である。 本発明に係る光センサ検知回路の第２の実施形態の構成を示すブロック図である。 複数の光センサ基板の基準電圧の設定を説明する図である。 一般的なプリンタにおける、制御基板と光センサ基板との接続例を示す図である。 従来の制御基板と複数の光センサ基板との接続の第１の例を示すブロック図である。 従来の制御基板と複数の光センサ基板との接続の第２の例を示すブロック図である。

符号の説明

１ 制御基板
２、３ 光センサ基板
４、５ アナログマルチプレクサ
６ 制御回路
１１，２１，２２，３１，３２ コネクタ
ＰＩ1〜ＰＩ１２ 光センサ
ＣＭＰ１，ＣＭＰ２ コンパレータ
ＰＴｒ１、ＰＴｒ２ フォトトランジスタ
ＬＥＤ１、ＬＥＤ２ フォトダイオード

Claims (10)

1. それぞれセンサを搭載した複数のセンサ基板と、
   いずれかのセンサを選択するための選択信号を出力し、センサからの出力信号を受信する制御手段が搭載され、前記複数のセンサ基板に電源を供給する制御基板と、を備えたセンサ検知回路であって、
   前記制御基板及び前記複数のセンサ基板は、電源配線、前記制御信号及び前記出力信号がカスケード接続されており、
   各センサ基板は、
   前記選択信号の電圧が所定の範囲であるか否かを判定する電圧範囲判定手段と、
   前記電圧範囲判定手段が前記選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサの出力を前記出力信号として出力する出力切り換え手段とを備えることを特徴とするセンサ検知回路。
2. 各センサ基板の前記所定の範囲が、互いにオーバーラップしないことを特徴とする請求項１に記載のセンサ検知回路。
3. 前記複数のセンサ基板の前記所定の範囲は、大きさが略等しく、前記電源の電圧値とＧＮＤとの間に所定間隔で設定されていることを特徴とする請求項２に記載のセンサ検知回路。
4. 前記センサは、２値のいずれかに対応する信号を出力するセンサであることを特徴とする請求項１から３のいずれか１項に記載のセンサ検知回路。
5. 前記センサは、光学センサであることを特徴とする請求項４に記載のセンサ検知回路。
6. 前記電圧範囲判定手段は、前記所定の範囲の上限及び下限に対応した２つのコンパレータを含むことを特徴とする請求項１から５のいずれか１項に記載のセンサ検知回路。
7. 前記出力切り換え手段は、前記電圧範囲判定手段が前記選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサへ電源を供給する手段を含むことを特徴とする請求項１から６のいずれか１項に記載のセンサ検知回路。
8. 前記出力切り換え手段は、前記電圧範囲判定手段が前記選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサの出力を前記出力信号に接続する手段を含むことを特徴とする請求項１から６のいずれか１項に記載のセンサ検知回路。
9. 請求項１から８のいずれか１項に記載のセンサ検知回路を備えたことを特徴とする装置。
10. 記録媒体に記録を行う装置であって、前記センサが、記録媒体の位置を検知するセンサを含むことを特徴とする請求項９に記載の装置。

Images