JP6021443B2

JP6021443B2 - 電子機器

Info

Publication number: JP6021443B2
Application number: JP2012124688A
Authority: JP
Inventors: 松本　潤; 潤松本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-05-31
Filing date: 2012-05-31
Publication date: 2016-11-09
Anticipated expiration: 2032-05-31
Also published as: JP2013250749A

Description

本発明は、記録材（記録媒体）上に画像を形成する機能を備えたプリンタや複写機に代表される画像形成装置等の電子機器に関する。

従来、プリンタや複写機に代表される画像形成装置等の電子機器においては、図６に示すように、入力操作を行う操作パネル４は、印刷制御を行う印字制御部５に接続された構成となっている。操作パネル４には、複数個のスイッチＳＷ２１〜ＳＷ２５が設けられている。更に、印字制御部５は、ＣＰＵ又はＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）等の中央演算装置１（以下、「ＣＰＵ１」という）、及び周辺回路等から構成されている。図６において、操作パネル４のスイッチＳＷ２１〜ＳＷ２５は、それぞれ対応するＣＰＵ１の入力ポート１〜入力ポート５に、回線を介して接続されている。そして、ＣＰＵ１の入力ポート１〜入力ポート５は、それぞれ抵抗Ｒ３１〜Ｒ３５を介して電源電圧Ｖｃｃにプルアップ接続されている。そのため、例えばスイッチＳＷ２１がオフ状態（スイッチが開いた状態）のときには、ＣＰＵ１の入力ポート１には電圧Ｖｃｃが入力される。逆に、スイッチＳＷ２１が押下されてオン状態（スイッチが閉じた状態）になると、入力ポート１には、ＧＮＤ（グランド（接地）レベル、以下、「ＧＮＤ」という）が入力される。従って、入力ポートに入力される電圧レベルにより、ＣＰＵ１は、回線を介して入力ポートに接続されたスイッチが押下されたことを検知することができる。

電子機器が電力消費量の少ないスリープ状態（以下、「待機状態」という）のときは、スイッチＳＷ２１〜ＳＷ２５のいずれかのスイッチが押下されると、ＣＰＵ１が検知し、電子機器を通常状態へ復帰させることが、ユーザビリティの観点からは望ましい。この場合、操作パネル４上のスイッチが押下されたことが検知されるためには、各スイッチＳＷ２１〜ＳＷ２５の状態を示す信号が、電子機器が待機状態においても信号検知が可能なＣＰＵ１の入力ポートに入力される必要がある。以下では、ＣＰＵ１の入力ポートのうち、スイッチからの信号を検知可能なＣＰＵ１の入力ポートを「アライブ・ポート」（ＡｌｉｖｅＰｏｒｔ）と呼ぶ。

一方、近年、省エネルギー化の要求が高まっており、例えば特許文献１には、多機能装置が待機状態のときに、必要のない周辺回路への電力の供給を停止する節電制御が開示されている。特許文献１では、待機状態において、入力信号の検知が不要なＣＰＵ１の入力ポートにおいても同様に、電力の供給を停止する節電制御がなされている。以下では、ＣＰＵ１の消費電力を抑制するために、電力の供給を遮断されたＣＰＵ１の入力ポートを、「デッド・ポート」（ＤｅａｄＰｏｒｔ）と呼ぶ。デッド・ポートは、電力供給が遮断されているために信号検知ができないので、スイッチの押下を検知することはできないが、消費電力を抑えることができるため、省エネルギー化の観点からは望ましい。

特開２００５−２６９０９６号公報

ところが、特許文献１において、多機能装置が待機状態のときに、操作パネル４のいずれのスイッチを押下しても、多機能装置が待機状態から通常状態へ復帰するためには、各スイッチに接続された入力ポートは全てアライブ・ポートに設定する必要がある。そのため、ユーザビリティと省エネルギーを両立させることができないという課題があった。

本発明はこのような状況のもとでなされたもので、待機状態において、操作パネルのいずれのスイッチを押下しても、押下を検出して通常状態へ復帰させるユーザビリティを備えると共に、消費電力も低減させることを目的とする。

前述した課題を解決するため、本発明では次のとおりに構成する。

（１）複数のスイッチを有する操作手段と、前記操作手段の前記複数のスイッチと接続され、電力供給されているときには前記スイッチのオンオフ状態を検知可能な複数の入力ポートを有する検知手段と、前記検知手段の前記複数の入力ポートのうちの所定の入力ポートと、前記所定の入力ポートと前記操作手段の所定のスイッチとを結ぶ回線と、前記所定の入力ポートとは異なる複数の入力ポートの夫々と対応する、前記所定のスイッチとは異なる複数のスイッチの夫々とを結ぶ複数の回線とを接続する複数のダイオードと、を備え、前記検知手段は、前記所定の入力ポートに電力が供給されており、前記所定の入力ポートとは異なる複数の前記入力ポートへの電力供給が遮断されているときに、前記所定の入力ポートにおいて前記複数のスイッチのオンオフ状態を検知し、複数の前記ダイオードのアノード側は、前記所定の入力ポートと、前記所定のスイッチとを結ぶ前記回線に接続され、前記ダイオードのカソード側は、前記所定の入力ポートとは異なる複数の前記入力ポートの夫々と、前記所定のスイッチとは異なる複数の前記スイッチの夫々とを結ぶ前記回線に夫々接続されることを特徴とする電子機器。
（２）複数のスイッチを有する操作手段と、前記操作手段の前記複数のスイッチと接続され、電力供給されているときには前記スイッチのオンオフ状態を検知可能な複数の入力ポートを有する検知手段と、前記検知手段の前記複数の入力ポートのうちの所定の入力ポートと、前記所定の入力ポートと前記操作手段の所定のスイッチとを結ぶ回線と、前記所定の入力ポートとは異なる複数の入力ポートの夫々と対応する、前記所定のスイッチとは異なる複数のスイッチの夫々とを結ぶ複数の回線とを接続する複数のダイオードと、を備え、前記検知手段は、前記所定の入力ポートに電力が供給されており、前記所定の入力ポートとは異なる複数の前記入力ポートへの電力供給が遮断されているときに、前記所定の入力ポートにおいて前記複数のスイッチのオンオフ状態を検知し、複数の前記ダイオードのカソード側は、前記所定の入力ポートと、前記所定のスイッチとを結ぶ前記回線に接続され、前記ダイオードのアノード側は、前記所定の入力ポートとは異なる複数の前記入力ポートの夫々と、前記所定のスイッチとは異なる複数の前記スイッチの夫々とを結ぶ前記回線に夫々接続されることを特徴とする電子機器。
（３）複数のスイッチを有する操作手段と、前記操作手段の前記複数のスイッチと接続され、電力供給されているときには前記スイッチのオンオフ状態を検知可能な複数の入力ポートを有する検知手段と、前記検知手段の前記複数の入力ポートのうちの所定の入力ポートと、前記所定の入力ポートと前記操作手段の所定のスイッチとを結ぶ回線と、前記所定の入力ポートとは異なる複数の入力ポートの夫々と対応する、前記所定のスイッチとは異なる複数のスイッチの夫々とを結ぶ複数の回線とを接続する複数の抵抗素子と、を備え、前記検知手段は、前記所定の入力ポートに電力が供給されており、前記所定の入力ポートとは異なる複数の前記入力ポートへの電力供給が遮断されているときに、前記所定の入力ポートにおいて前記複数のスイッチのオンオフ状態を検知し、複数の前記抵抗素子の一方の端子は、前記所定の入力ポートと、前記所定のスイッチとを結ぶ前記回線に接続され、前記抵抗素子の他方の端子は、前記所定の入力ポートとは異なる複数の前記入力ポートの夫々と、前記所定のスイッチとは異なる複数の前記スイッチの夫々とを結ぶ前記回線に夫々接続されることを特徴とする電子機器。

本発明によれば、待機状態において、操作パネルのいずれのスイッチを押下しても、押下を検出して通常状態へ復帰させるユーザビリティを備えると共に、消費電力も低減させることができる。

実施例１の電子機器の待機状態における制御部と操作パネルとの接続構成を示す図実施例１の電子機器の通常状態における制御部と操作パネルとの接続構成を示す図と、操作パネルのスイッチ変化と入力ポートの信号変化を対応させた表実施例２の電子機器の待機状態と通常状態における制御部と操作パネルとの接続構成を示す図と、操作パネルのスイッチ変化と入力ポートの信号変化を対応させた表実施例３の電子機器の待機状態と通常状態における制御部と操作パネルとの接続構成を示す図実施例４のレーザビームプリンタの概略構成を示す図従来例の電子機器の制御部と操作パネルとの接続構成を示す図

以下に、図面を参照して本発明の実施形態について詳細に説明する。

本実施例について、図面を参照して説明する。なお、従来例の図６と同様の構成については、同一符号を付し、説明は省略する。

［操作パネルと制御部との接続構成］
図１は、本実施例の電子機器の待機状態における電子機器の制御部であるＣＰＵ又はＡＳＩＣ等の中央演算装置１（以下、「ＣＰＵ１」という）と操作パネル４との接続構成を示す図である。図１において、操作パネル４上の複数個のスイッチＳＷ２１〜ＳＷ２５は、それぞれＣＰＵ１の対応する入力ポート１〜入力ポート５に、回線を介して１対１で接続されている。電子機器が待機状態のときには、スイッチＳＷ２１に対応する入力ポート１がアライブ・ポートに設定され、それ以外のスイッチＳＷ２２〜ＳＷ２５に対応する入力ポート２〜入力ポート５は、電力供給が遮断されるデッド・ポートに設定される。図１では、各入力ポートの状態を（アライブ）又は（デッド）で表示し、ＣＰＵ１と操作パネル４との接続構成を示した以降の図においても、同様に表示を行う。また、電子機器が待機状態のときにもアライブ・ポートに設定される所定のスイッチであるスイッチＳＷ２１のことを、代表スイッチＳＷ２１とも呼ぶ。

図１において、ＣＰＵ１の入力ポート１〜入力ポート５は、それぞれ抵抗Ｒ３１〜Ｒ３５を介して電源電圧Ｖｃｃにプルアップされている。操作パネル４内のスイッチＳＷ２１〜ＳＷ２５において、入力ポート１〜入力ポート５に接続されていない側の端子は、ＧＮＤに接続（接地）されている。これにより、例えばスイッチＳＷ２１が押下され、オン状態となったときの入力ポート１への入力信号はローレベル（ＧＮＤ）となり、スイッチＳＷ２１が押下されていないオフ状態のときの入力信号はハイレベル（Ｖｃｃ）となる。また、スイッチＳＷ２１とアライブ・ポートに設定された入力ポート１とを結んだ回線に、ダイオードＤ６１〜Ｄ６４のアノード側が接続されている。そして、ダイオードＤ６１のカソード側は、スイッチＳＷ２２とデッド・ポートに設定された入力ポート２とを結んだ回線に接続され、ダイオードＤ６２のカソード側は、スイッチＳＷ２３とデッド・ポートに設定された入力ポート３とを結んだ回線に接続されている。同様に、ダイオードＤ６３のカソード側は、スイッチＳＷ２４とデッド・ポートに設定された入力ポート４とを結んだ回線に接続され、ダイオードＤ６４のカソード側は、スイッチＳＷ２５とデッド・ポートに設定された入力ポート５とを結んだ回線に接続されている。

図２（ａ）は、本実施例の電子機器の通常状態におけるＣＰＵ１と、操作パネル４との接続構成を示す図である。図２（ａ）と図１の違いは、入力ポート２〜入力ポート５が、図１ではデッド・ポートに設定されているが、図２（ａ）ではアライブ・ポートに設定されている点である。図２（ａ）のその他の構成については、図１と同様なので、説明を省略する。図２（ａ）では、電子機器が通常状態であるため、入力ポート２〜入力ポート５はアライブ・ポートに設定され、対応するスイッチＳＷ２２〜ＳＷ２５の信号検知が可能となっている。

［スイッチの状態変化の検知］
次に、図１を用いて、電子機器が待機状態のときにおける、スイッチの状態変化（信号変化）の検知動作について説明する。図１において、代表スイッチＳＷ２１が押下されると、対応するアライブ・ポートである入力ポート１の入力信号は、ハイレベルからローレベルへ変化する。ＣＰＵ１は、入力ポート１の入力信号がローレベルになったことにより、代表スイッチＳＷ２１の押下を検知し、電子機器を待機状態から通常状態へ復帰させる。また、スイッチＳＷ２２が押下された場合は、スイッチＳＷ２２に対応する入力ポート２はデッド・ポートに設定されているため、入力ポート２はスイッチＳＷ２２の入力信号を検知することができない。ところが、スイッチＳＷ２２は、アライブ・ポートである入力ポート１に接続された回線にダイオードＤ６１を介して接続されているため、入力ポート１に入力される入力信号は、ハイレベルから（ＧＮＤ＋Ｖｆ）へ変化する。ここで、Ｖｆは、ダイオードＤ６１〜Ｄ６４の各ダイオードにおける順方向電圧降下分である。電圧（ＧＮＤ＋Ｖｆ）は、一般的にＣＰＵ１がローレベルと判定する最低電圧（以下、「電圧ＶｉＬ」と呼ぶ）より低いために、ＣＰＵ１は、入力ポート１の入力信号がローレベルであると検知できる。従って、ＣＰＵ１は、入力ポート１への入力信号に基づいて、スイッチＳＷ２２の押下による信号変化を検知することができる。また、スイッチＳＷ２３〜ＳＷ２５に関しても同様に、スイッチの押下による信号変化を入力ポート１を介して検知可能である。その結果、入力ポート１以外の入力ポートがデッド・ポートに設定された待機状態においても、ＣＰＵ１は、操作パネル上のいずれのスイッチの押下も検知することができ、電子機器を待機状態から通常状態へ復帰させることができる。

続いて、図２（ａ）を用いて、電子機器が通常状態のときにおけるスイッチの状態変化（信号変化）の検知動作について説明する。図２（ａ）において、代表スイッチＳＷ２１が押下されると、代表スイッチＳＷ２１に対応するアライブ・ポートである入力ポート１の入力信号は、ハイレベルからローレベルへ変化する。ＣＰＵ１は、入力ポート１の入力信号だけがローレベルになったことにより、代表スイッチＳＷ２１の押下を検知することができる。スイッチＳＷ２２が押下された場合には、スイッチＳＷ２２は、入力ポート１に接続された回線にダイオードＤ６１を介して接続されているため、入力ポート１に入力される入力信号は、ハイレベルから（ＧＮＤ＋Ｖｆ）へ変化する。これにより、ＣＰＵ１は、入力ポート１の入力信号がローレベルであると検知することができる。また、スイッチＳＷ２２に対応する入力ポート２の入力信号も、同様にハイレベルからローレベル（ＧＮＤ）へ変化する。ＣＰＵ１は、入力ポート１と入力ポート２の入力信号が共にローレベルに変化したことにより、スイッチＳＷ２２が押下されたことを検知する。同様に、スイッチＳＷ２３〜ＳＷ２５に関しても、入力ポート１と各スイッチに対応する入力ポート３〜入力ポート５の入力信号の変化を検知することにより、該当するスイッチの押下を検知することができる。

図２（ｂ）は、上述した電子機器の通常状態における各スイッチの変化に対する、各入力ポートにおける入力信号の変化をまとめた表である。図２（ｂ）において、横方向は、ＣＰＵ１の入力ポートを示し、縦方向は、各スイッチのオンオフ状態を示す。例えば、「全ＳＷオフ」とは、スイッチＳＷ２１〜ＳＷ２５が全てオフ状態（スイッチが押下されず、開いている状態）のことであり、この場合、図２（ｂ）からは、入力ポート１〜入力ポート５の入力信号は、全てハイレベルの状態であることが分かる。「ＳＷ２１のみオン」は、スイッチＳＷ２１だけが押下された状態で、その他のスイッチはオフ状態であることを示し、この場合は、図２（ｂ）より、入力ポート１の入力信号だけがローレベルで、他の入力ポートはハイレベルであることを示している。また、「ＳＷ２２のみオン」は、スイッチＳＷ２２だけが押下された状態で、その他のスイッチはオフ状態であることを示し、図２（ｂ）より、入力ポート１及び入力ポート２の入力信号がローレベルで、他の入力ポートはハイレベルであることを示している。電子機器の通常状態においては、各入力ポートがアライブ・ポートに設定されているので、ＣＰＵ１は、各スイッチの押下を対応する入力ポートの入力信号の変化により検知することができる。

以上説明したように、本実施例によれば、待機状態において、操作パネルのいずれのスイッチを押下しても、押下を検出して通常状態へ復帰させるユーザビリティを備えると共に、消費電力も低減させることができる。操作パネルのスイッチの内、代表スイッチが接続された入力ポートは常時アライブ・ポートに設定する。そして、代表スイッチを除く他のスイッチが接続された入力ポートは、待機状態ではデッド・ポートに設定し、通常状態ではアライブ・ポートへ切り替えることにより、待機状態における消費電力を抑制することができる。また、スイッチの状態変化を検知するＣＰＵ１の入力ポートには、アナログ信号をデジタル信号に変換するＡ／Ｄ変換ポートを適用してもよい。Ａ／Ｄ変換ポートにおいて、アナログ電圧を検知することにより、入力電圧（ＧＮＤ＋Ｖｆ）がローレベルと判断される電圧ＶｉＬよりも大きい場合においても、ＣＰＵ１においてローレベルと判断させることにより、スイッチの押下を検知することができる。更に、本実施例では、押下されるスイッチは１つの場合について説明したが、複数のスイッチで押下された場合にも、同様に本実施例を適用することができる。

本実施例では、実施例１と同様に、スイッチと入力ポートとを結ぶ回線間を接続するためにダイオードを使用した例について、図３を用いて説明する。本実施例では、ダイオードの接続方向（アノード側、カソード側の接続先）が実施例１と逆方向になっている点と、これに伴い、入力ポートはプルアップ接続からプルダウン接続に変更されている点が、実施例１と異なる。なお、実施例１と同様の構成については、同一符号を付し、説明は省略する。

［操作パネルと制御部との接続構成］
図３（ａ）は、本実施例の電子機器の待機状態におけるＣＰＵ１と操作パネル４との接続構成を示す図である。操作パネルの各スイッチＳＷ２１〜ＳＷ２５と、対応するＣＰＵ１の入力ポート１〜入力ポート５との接続は、実施例１と同様である。図３（ａ）において、ＣＰＵ１の入力ポート１〜入力ポート５は、それぞれ抵抗Ｒ３１〜Ｒ３５を介して、ＧＮＤにプルダウンされている。操作パネル４内のスイッチＳＷ２１〜ＳＷ２５において、入力ポート１〜入力ポート５に接続されていない側の端子は、電源電圧Ｖｃｃに接続されている。これにより、例えばスイッチＳＷ２１が押下され、オン状態となったときの入力ポート１への入力信号はハイレベル（Ｖｃｃ）となり、スイッチＳＷ２１が押下されていないオフ状態のときの入力信号はローレベル（ＧＮＤ）となる。また、スイッチＳＷ２１とアライブ・ポートに設定された入力ポート１とを結んだ回線に、ダイオードＤ７１〜Ｄ７４のカソード側が接続されている。そして、ダイオードＤ７１のアノード側は、スイッチＳＷ２２とデッド・ポートに設定された入力ポート２とを結んだ回線に接続され、ダイオードＤ７２のアノード側は、スイッチＳＷ２３とデッド・ポートに設定された入力ポート３とを結んだ回線に接続されている。同様に、ダイオードＤ７３のアノード側は、スイッチＳＷ２４とデッド・ポートに設定された入力ポート４とを結んだ回線に接続され、ダイオードＤ７４のアノード側は、スイッチＳＷ２５とデッド・ポートに設定された入力ポート５とを結んだ回線に接続されている。

図３（ｂ）は、本実施例の電子機器の通常状態におけるＣＰＵ１と、操作パネル４との接続構成を示す図である。図３（ｂ）と図３（ａ）の違いは、入力ポート２〜入力ポート５が、図３（ａ）ではデッド・ポートに設定されているが、図３（ｂ）ではアライブ・ポートに設定されている点である。その他の構成については、図３（ｂ）は図３（ａ）と同様なので、説明を省略する。図３（ｂ）では、電子機器が通常状態であるため、入力ポート２〜入力ポート５はアライブ・ポートに設定され、対応するスイッチＳＷ２２〜ＳＷ２５の信号検知が可能となっている。図３（ｂ）のその他の構成は、図３（ａ）と同様なので、説明を省略する。

［スイッチの状態変化の検知］
次に、図３（ａ）を用いて、電子機器が待機状態のときにおけるスイッチの状態変化（信号変化）の検知動作について説明する。図３（ａ）において、代表スイッチＳＷ２１が押下されると、対応するアライブ・ポートである入力ポート１の入力信号は、ローレベルからハイレベルへ変化する。ＣＰＵ１は、入力ポート１の入力信号がハイレベルになったことにより、代表スイッチＳＷ２１の押下を検知し、電子機器を待機状態から通常状態へ復帰させる。また、スイッチＳＷ２２が押下された場合は、スイッチＳＷ２２に対応する入力ポート２はデッド・ポートに設定されているため、スイッチＳＷ２２の入力信号を検知することができない。ところが、スイッチＳＷ２２は、アライブ・ポートである入力ポート１に接続された回線にダイオードＤ７１を介して接続されているため、入力ポート１に入力される入力信号は、ローレベルから（Ｖｃｃ−Ｖｆ）へ変化する。ここで、Ｖｆは、ダイオードＤ７１〜Ｄ７４の各ダイオードにおける順方向電圧降下分である。電圧（Ｖｃｃ−Ｖｆ）は、一般的にＣＰＵ１がハイレベルと判定する最高電圧（以下、「電圧ＶｉＨ」と呼ぶ）より高いために、ＣＰＵ１は、入力ポート１の入力信号がハイレベルであると検知できる。従って、ＣＰＵ１は、入力ポート１への入力信号に基づいて、スイッチＳＷ２２の押下による信号変化を検知することができる。また、スイッチＳＷ２３〜ＳＷ２５に関しても同様に、ＣＰＵ１は、スイッチの押下による信号変化を入力ポート１を介して検知することができる。その結果、入力ポート１以外の入力ポートがデッド・ポートに設定された待機状態においても、ＣＰＵ１は、操作パネル上のいずれのスイッチの押下も検知することができ、電子機器を待機状態から通常状態へ復帰させることができる。

続いて、図３（ｂ）を用いて、電子機器が通常状態のときにおけるスイッチの状態変化（信号変化）の検知動作について説明する。図３（ｂ）において、代表スイッチＳＷ２１が押下されると、代表スイッチＳＷ２１に対応するアライブ・ポートである入力ポート１の入力信号は、ローレベルからハイレベルへ変化する。ＣＰＵ１は、入力ポート１の入力信号だけがハイレベルになったことにより、代表スイッチＳＷ２１の押下を検知することができる。スイッチＳＷ２２が押下された場合には、スイッチＳＷ２２は、入力ポート１に接続された回線にダイオードＤ７１を介して接続されているため、入力ポート１に入力される入力信号は、ローレベルから（Ｖｃｃ―Ｖｆ）へ変化する。これにより、ＣＰＵ１は、入力ポート１の入力信号がハイレベルであると検知することができる。また、スイッチＳＷ２２に対応する入力ポート２の入力信号も、同様にローレベルからハイレベル（Ｖｃｃ）へ変化する。ＣＰＵ１は、入力ポート１と入力ポート２の入力信号が共にハイレベルに変化したことにより、スイッチＳＷ２２が押下されたことを検知する。同様に、スイッチＳＷ２３〜ＳＷ２５に関しても、入力ポート１と各スイッチに対応する入力ポート３〜入力ポート５の入力信号の変化を検知することにより、該当するスイッチの押下を検知することができる。

図３（ｃ）は、上述した電子機器の通常状態における各スイッチの変化に対する各入力ポートにおける入力信号の変化をまとめた表である。図３（ｃ）の見方は、図２（ｂ）での説明と同様なので、ここでの説明は省略する。ＣＰＵ１の入力ポート１〜入力ポート５は、それぞれ抵抗Ｒ３１〜Ｒ３５を介してＧＮＤにプルダウンされているため、図３（ｃ）の表では、実施例１の図２（ｂ）とは逆の論理となっている。

以上説明したように、本実施例によれば、待機状態において、操作パネルのいずれのスイッチを押下しても、押下を検出して通常状態へ復帰させるユーザビリティを備えると共に、消費電力も低減させることができる。また、実施例１と同様に、ＣＰＵ１の入力ポートには、アナログ信号をデジタル信号に変換するＡ／Ｄ変換ポートを適用してもよい。Ａ／Ｄ変換ポートにおいて、アナログ電圧を検知することにより、入力電圧（Ｖｃｃ−Ｖｆ）がハイレベルと判断される電圧ＶｉＨよりも小さい場合においても、ＣＰＵ１においてハイレベルと判断させることにより、スイッチの押下を検知することができる。更に、本実施例では、押下されるスイッチは１つの場合について説明したが、複数のスイッチで押下された場合にも、同様に本実施例を適用することができる。

本実施例では、ダイオードを使用した実施例１、２とは異なり、電気的接続手段として、抵抗素子を使用した例について、図４を用いて説明する。なお、実施例１、２と同様の構成については、同一符号を付し、説明は省略する。

［操作パネルと制御部との接続構成］
図４（ａ）は、本実施例の電子機器の待機状態におけるＣＰＵ１と操作パネル４との接続構成を示す図である。操作パネルの各スイッチＳＷ２１〜ＳＷ２５と、対応するＣＰＵ１の入力ポート１〜入力ポート５との接続は、実施例１、２と同様である。図４（ａ）において、ＣＰＵ１の入力ポート１〜入力ポート５は、それぞれ抵抗Ｒ３１〜Ｒ３５を介して、電源電圧Ｖｃｃにプルアップされている。操作パネル４内のスイッチＳＷ２１〜ＳＷ２５において、入力ポート１〜入力ポート５に接続されていない側の端子は、ＧＮＤに接続（接地）されている。これにより、例えばスイッチＳＷ２１が押下され、オン状態となったときの入力ポート１への入力信号はローレベル（ＧＮＤ）となり、スイッチＳＷ２１が押下されていないオフ状態のときの入力ポート１への入力信号は、ハイレベル（Ｖｃｃ）となる。また、スイッチＳＷ２１とアライブ・ポートに設定された入力ポート１とを結んだ回線に、抵抗Ｒ８１〜Ｒ８４の各抵抗の一方の端子が接続されている。そして、抵抗Ｒ８１の他方の端子は、スイッチＳＷ２２とデッド・ポートに設定された入力ポート２とを結んだ回線に接続され、抵抗Ｒ８２の他方の端子は、スイッチＳＷ２３とデッド・ポートに設定された入力ポート３とを結んだ回線に接続されている。同様に、抵抗Ｒ８３の他方の端子は、スイッチＳＷ２４とデッド・ポートに設定された入力ポート４とを結んだ回線に接続され、抵抗Ｒ８４の他方の端子は、スイッチＳＷ２５とデッド・ポートに設定された入力ポート５とを結んだ回線に接続されている。

図４（ｂ）は、本実施例の電子機器の通常状態におけるＣＰＵ１と操作パネル４との接続構成を示す図である。図４（ｂ）と図４（ａ）の違いは、入力ポート２〜入力ポート５が、図４（ａ）ではデッド・ポートに設定されているが、図４（ｂ）ではアライブ・ポートに設定されている点である。図４（ｂ）において、電子機器は通常状態であるため、入力ポート２〜入力ポート５はアライブ・ポートに設定され、対応するスイッチＳＷ２２〜ＳＷ２５の信号検知が可能となっている。図４（ｂ）のその他の構成については、図４（ａ）と同様なので、説明を省略する。

［スイッチの状態変化の検知］
次に、図４（ａ）を用いて、電子機器が待機状態のときにおけるスイッチの状態変化（信号変化）の検知動作について説明する。図４（ａ）において、代表スイッチＳＷ２１が押下されると、対応するアライブ・ポートである入力ポート１の入力信号は、ハイレベルからローレベルへ変化する。ＣＰＵ１は、入力ポート１の入力信号がローレベルになったことにより、代表スイッチＳＷ２１の押下を検知し、電子機器を待機状態から通常状態へ復帰させる。また、スイッチＳＷ２２が押下された場合は、スイッチＳＷ２２に対応する入力ポート２はデッド・ポートに設定されているため、スイッチＳＷ２２の入力信号を検知することができない。ところが、スイッチＳＷ２２は、アライブ・ポートである入力ポート１に接続された回線に抵抗Ｒ８１を介して接続されているため、入力ポート１に入力される入力電圧Ｖｉｗ２は、Ｖｉｗ２＝Ｖｃｃ×Ｒ８１／（Ｒ３１＋Ｒ８１）により算出される。そして、電圧Ｖｉｗ２が最低電圧ＶｉＬよりも十分小さくなるように、抵抗Ｒ３１と抵抗Ｒ８１の抵抗値を決定することにより、ＣＰＵ１は、入力ポート１の入力信号がローレベルであることを検知することができる。これにより、ＣＰＵ１は、入力ポート１への入力信号に基づいて、スイッチＳＷ２２の信号変化を検出することができる。また、スイッチＳＷ２３〜ＳＷ２５に関しても、スイッチＳＷ２２における抵抗Ｒ３１、Ｒ８１の抵抗値と同様に、抵抗Ｒ３１、抵抗Ｒ８２〜Ｒ８４の抵抗値を決定することにより、スイッチの信号変化を入力ポート１によって検知することが可能となる。その結果、電子機器が待機状態においても、ＣＰＵ１は、操作パネル上のいずれかのスイッチが押下されたことを検知することができ、電子機器を待機状態から通常状態へ復帰させることができる。

続いて、図４（ｂ）を用いて、電子機器が通常状態のときにおけるスイッチの状態変化（信号変化）の検知動作について説明する。図４（ｂ）において、代表スイッチＳＷ２１が押下されると、代表スイッチＳＷ２１に対応するアライブ・ポートである入力ポート１の入力信号は、ハイレベルからローレベルへ変化する。また、代表スイッチＳＷ２１は、抵抗Ｒ８１を介して入力ポート２にも接続されているため、入力ポート２に入力される電圧Ｖｉｓ２は、Ｖｉｓ２＝Ｖｃｃ×Ｒ８１／（Ｒ３２＋Ｒ８１）により算出される。そして、電圧Ｖｉｓ２が最高電圧ＶｉＨより十分大きくなるように、抵抗Ｒ３２と抵抗Ｒ８１の抵抗値を決定することにより、ＣＰＵ１は、入力ポート１の入力信号はローレベル、入力ポート２の入力信号はハイレベルであることを検知できる。更に、代表スイッチＳＷ２１は、抵抗Ｒ８２〜Ｒ８４を介して、それぞれ入力ポート３〜入力ポート５にも接続されている。そして、入力ポート２の電圧Ｖｉｓ２と同様に、入力ポート３〜入力ポート５にも、それぞれ電圧Ｖｉｓ３、Ｖｉｓ４、Ｖｉｓ５が入力される。電圧Ｖｉｓ３、Ｖｉｓ４、Ｖｉｓ５は、上述した電圧Ｖｉｓ２と同様に、電源電圧Ｖｃｃをそれぞれ抵抗Ｒ３３と抵抗Ｒ８２、抵抗Ｒ３４と抵抗Ｒ８３、抵抗Ｒ３５と抵抗Ｒ８４で分圧された電圧である。そして、電圧Ｖｉｓ３、Ｖｉｓ４、Ｖｉｓ５が最高電圧ＶｉＨより十分大きくなるように、抵抗Ｒ３３と抵抗Ｒ８２、抵抗Ｒ３４と抵抗Ｒ８３、抵抗Ｒ３５と抵抗Ｒ８４の抵抗値を決定することにより、入力ポート２〜入力ポート５の入力信号はハイレベルとなる。その結果、ＣＰＵ１は、入力ポート１の入力信号だけがローレベルになったことにより、代表スイッチＳＷ２１の押下を検知することができる。

また、スイッチＳＷ２２が押下された場合には、入力ポート２の入力信号はローレベルになる。このとき、入力ポート１にも、抵抗Ｒ３１と抵抗Ｒ８１で分圧された電圧が入力される。上述したように、抵抗Ｒ３１、Ｒ８１で分圧された電圧が最低電圧ＶｉＬよりも十分小さくなるように、抵抗Ｒ３１、Ｒ８１の抵抗値を決めることにより、ＣＰＵ１は、入力ポート１においてローレベルを検知することができる。その結果、ＣＰＵ１は、入力ポート１と入力ポート２の両方でローレベルを検知することにより、スイッチＳＷ２２の押下を検知することができる。同様に、スイッチＳＷ２３〜ＳＷ２５が押下された場合には、対応する入力ポート３〜入力ポート５の入力信号はローレベルになる。そして、このとき、入力ポート１にも、押下されたスイッチＳＷ２３〜ＳＷ２５に対応して、電源電圧Ｖｃｃを抵抗Ｒ３１と抵抗Ｒ８２、抵抗Ｒ３１と抵抗Ｒ８３、抵抗Ｒ３１と抵抗Ｒ８４で分圧された電圧が入力される。入力ポート１に入力される電圧が、最低電圧ＶｉＬより十分小さくなるように、抵抗Ｒ３１、抵抗Ｒ８２〜Ｒ８４の抵抗値を決定することによりＣＰＵ１は、スイッチＳＷ２３〜ＳＷ２５に関しても、スイッチの押下を検知することができる。その結果、ＣＰＵ１は、電子機器が通常状態において、全てのスイッチの押下を個別に検知することが可能となる。従って、電子機器の通常状態におけるスイッチＳＷ２１〜ＳＷ２５の変化に対する、入力ポート１〜入力ポート５における入力信号の変化は、実施例１の図２（ｂ）と同様となる。

以上説明したように、本実施例によれば、待機状態において、操作パネルのいずれのスイッチを押下しても、押下を検出して通常状態へ復帰させるユーザビリティを備えると共に、消費電力も低減させることができる。また、本実施例では、押下されるスイッチは１つの場合について説明したが、複数のスイッチで押下された場合にも、同様に本実施例を適用することができる。また、ＣＰＵ１の入力ポートにはＡ／Ｄ変換ポートを適用し、アナログ電圧を検知することにより、待機状態時におけるスイッチの押下を検知することができる。

また、本実施例では、入力ポートは抵抗を介してプルアップ接続されていたが、実施例２のように、入力ポートが全て抵抗を介してＧＮＤにプルダウンされている場合においても、スイッチの押下を検知することができる。即ち、入力ポートがプルアップ接続されている場合には、スイッチの押下は、入力ポートの入力信号がローレベルになることにより検知されていた。入力ポートがプルダウン接続されている場合には、スイッチの押下検出の論理が逆になり、入力ポートの入力信号がハイレベルになることにより、スイッチの押下が検知される。そのため、上述した入力ポートの抵抗分圧によるハイレベル、ローレベルのロジックが逆になるように、各抵抗の抵抗値を決定すればよい。例えば、電子機器が待機状態のときには、スイッチが押下されたことにより、抵抗分圧されて入力ポート１に入力される入力電圧がハイレベルとなるように、抵抗Ｒ３１、抵抗Ｒ８１〜Ｒ８４の抵抗値を決定すればよい。更に、電子機器が通常状態のときには、スイッチＳＷ２１〜ＳＷ２５の変化に対する、入力ポート１〜入力ポート５における入力信号の変化が、実施例２の図３（ｃ）と同様になるように、各抵抗の抵抗値を決定すればよい。

実施例１〜３で説明した操作パネルは、例えば、記録材に画像を形成する機能を備えた画像形成装置においては、各種情報を表示したり、操作指示を入力したりするのに用いられる表示操作パネルとして適用することができる。以下に、実施例１〜３の操作パネルが適用される画像形成装置の構成について説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図５に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、図５に示すように、実施例１〜３で説明した操作パネル４や、ＣＰＵ１を内部に有する印字制御部５を備えている。なお、実施例１〜３の操作パネル４や印字制御部５を適用可能な画像形成装置は、図５に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。また、レーザビームプリンタ３００の印字制御部５のＣＰＵ１は、画像形成部による画像形成動作や、シートの搬送動作を制御する。更に、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合には、ＣＰＵ１は、運用に差し障りのない回路や入力ポートへの電力供給を遮断することにより、負荷を軽くして消費電力を低減させる。そして、操作パネル４のスイッチ操作を検知すると、ＣＰＵ１は、画像形成装置を待機モードから通常モードに移行させて、画像形成動作に備える。

以上説明したように、本実施例によれば、待機状態において、操作パネルのいずれのスイッチを押下しても、押下を検出して通常状態へ復帰させるユーザビリティを備えると共に、消費電力も低減させることができる。

１中央演算装置
４操作パネル
Ｄ６１、Ｄ６２、Ｄ６３、Ｄ６４ダイオード
ＳＷ２１、ＳＷ２２、ＳＷ２３、ＳＷ２４、ＳＷ２５スイッチ

Claims

複数のスイッチを有する操作手段と、
前記操作手段の前記複数のスイッチと接続され、電力供給されているときには前記スイッチのオンオフ状態を検知可能な複数の入力ポートを有する検知手段と、
前記検知手段の前記複数の入力ポートのうちの所定の入力ポートと、前記所定の入力ポートと前記操作手段の所定のスイッチとを結ぶ回線と、前記所定の入力ポートとは異なる複数の入力ポートの夫々と対応する、前記所定のスイッチとは異なる複数のスイッチの夫々とを結ぶ複数の回線とを接続する複数のダイオードと、を備え、
前記検知手段は、前記所定の入力ポートに電力が供給されており、前記所定の入力ポートとは異なる複数の前記入力ポートへの電力供給が遮断されているときに、前記所定の入力ポートにおいて前記複数のスイッチのオンオフ状態を検知し、
複数の前記ダイオードのアノード側は、前記所定の入力ポートと、前記所定のスイッチとを結ぶ前記回線に接続され、前記ダイオードのカソード側は、前記所定の入力ポートとは異なる複数の前記入力ポートの夫々と、前記所定のスイッチとは異なる複数の前記スイッチの夫々とを結ぶ前記回線に夫々接続されることを特徴とする電子機器。
複数のスイッチを有する操作手段と、
前記操作手段の前記複数のスイッチと接続され、電力供給されているときには前記スイッチのオンオフ状態を検知可能な複数の入力ポートを有する検知手段と、
前記検知手段の前記複数の入力ポートのうちの所定の入力ポートと、前記所定の入力ポートと前記操作手段の所定のスイッチとを結ぶ回線と、前記所定の入力ポートとは異なる複数の入力ポートの夫々と対応する、前記所定のスイッチとは異なる複数のスイッチの夫々とを結ぶ複数の回線とを接続する複数のダイオードと、を備え、
前記検知手段は、前記所定の入力ポートに電力が供給されており、前記所定の入力ポートとは異なる複数の前記入力ポートへの電力供給が遮断されているときに、前記所定の入力ポートにおいて前記複数のスイッチのオンオフ状態を検知し、
複数の前記ダイオードのカソード側は、前記所定の入力ポートと、前記所定のスイッチとを結ぶ前記回線に接続され、前記ダイオードのアノード側は、前記所定の入力ポートとは異なる複数の前記入力ポートの夫々と、前記所定のスイッチとは異なる複数の前記スイッチの夫々とを結ぶ前記回線に夫々接続されることを特徴とする電子機器。
複数のスイッチを有する操作手段と、
前記操作手段の前記複数のスイッチと接続され、電力供給されているときには前記スイッチのオンオフ状態を検知可能な複数の入力ポートを有する検知手段と、
前記検知手段の前記複数の入力ポートのうちの所定の入力ポートと、前記所定の入力ポートと前記操作手段の所定のスイッチとを結ぶ回線と、前記所定の入力ポートとは異なる複数の入力ポートの夫々と対応する、前記所定のスイッチとは異なる複数のスイッチの夫々とを結ぶ複数の回線とを接続する複数の抵抗素子と、を備え、
前記検知手段は、前記所定の入力ポートに電力が供給されており、前記所定の入力ポートとは異なる複数の前記入力ポートへの電力供給が遮断されているときに、前記所定の入力ポートにおいて前記複数のスイッチのオンオフ状態を検知し、
複数の前記抵抗素子の一方の端子は、前記所定の入力ポートと、前記所定のスイッチとを結ぶ前記回線に接続され、前記抵抗素子の他方の端子は、前記所定の入力ポートとは異なる複数の前記入力ポートの夫々と、前記所定のスイッチとは異なる複数の前記スイッチの夫々とを結ぶ前記回線に夫々接続されることを特徴とする電子機器。
前記検知手段は、前記所定の入力ポートに電力が供給されており、前記所定の入力ポートとは異なる複数の前記入力ポートへの電力供給が遮断されているときに、前記所定の入力ポートとは異なる複数の前記入力ポートに接続された前記操作手段のスイッチのオン状態を検知することを特徴とする請求項１ないし３のいずれか１項に記載の電子機器。
前記電子機器は、記録材に画像を形成する画像形成装置であることを特徴とする請求項１ないし４のいずれか１項に記載の電子機器。
前記画像形成装置は、前記検知手段の複数の前記入力ポートへの電力の供給及び遮断を制御する制御手段を備え、
前記制御手段は、前記画像形成装置が待機状態の場合には、前記検知手段の前記所定の入力ポートとは異なる複数の前記入力ポートへの電力供給を遮断し、前記所定の入力ポートが前記操作手段のスイッチのオン状態を検知して、前記画像形成装置が通常状態になると、前記検知手段の全ての前記入力ポートへの電力供給を行うことを特徴とする請求項５に記載の電子機器。
前記検知手段の複数の前記入力ポートは、Ａ／Ｄ変換ポートであることを特徴とする請求項１ないし６のいずれか１項に記載の電子機器。