JP2021141709A - モータ異常検知装置、モータ異常検知装置の制御方法、及び画像形成装置 - Google Patents

Abstract

【課題】従来のモータ異常検知装置においては、モータドライバ毎にコンパレータを設け、システムの規模とコストの増大を抑えるために、複数のコンパレータの出力をワイヤードＯＲ接続する構成を採用していた。しかし、このような構成では、過電流が発生した場合、過電流がどのモータに関連して発生したかを特定することができなかった。【解決手段】本発明では、アナログＦＰＧＡに用意されたリソースを使用して、電流検出抵抗に接続されるコンパレータの入力側や出力側にアナログスイッチを設け、アナログスイッチのオンとオフを制御する。これにより、コストの増大をもたらすことなく、過電流が発生した要因となった箇所を特定することができるモータ異常検知装置を提供することができる。【選択図】図１５

Description

本発明は、モータ駆動電流の異常を検知するモータ異常検知装置、モータ異常検知装置の制御方法、及び画像形成装置に関する。

プリンタやＡＤＦ（オートドキュメントフィーダー）を搭載する画像形成装置は、その内部で、ＤＣブラシモータやステッピングモータなどのＤＣモータを多数使用している。
例えば、プリンタでは、紙送り機構として、紙搬送用モータ、排紙用モータ、定着駆動用モータ、ドラム駆動用モータ、両面駆動用モータなど、ブラシレスモータより安価なステッピングモータを使用するケースは少なくない。また、画像形成装置では、内部の各種センサにより取得したセンサ状態に基づく装置制御により、各モータの機能制御を実行する。このため、画像形成装置内のさまざまな箇所に配置された複数のステッピングモータと制御基板とがケーブルを通じて接続されるように構成される。更に、画像形成装置においては、トナーの補給やシートの排出などのために、ＤＣブラシモータなどの安価なモータが使われるケースも多い。

また、ステッピングモータやＤＣブラシモータなどのＤＣモータの制御には、多くの場合、半導体により形成された、安価で耐熱性能に優れた、定電流チョッピングなどのモータドライバＩＣが用いられるようになってきている。このようなモータドライバは、モータ駆動中、内部あるいは外部の駆動電流の経路上にされた低抵抗の抵抗素子に発生する電圧を内部のコンパレータでモニターし、内部のシーケンサで駆動電流が一定電流になるように制御を行っている。
しかしながら、モータ回転中の温度上昇に伴い、巻き線内でレアショートが発生したり、モータドライバや外部のプリント基板などの異常により過電流が発生したりした場合、モータを損傷させてしまうおそれがある。そのため、モータドライバでは、モータ駆動電流にチョッピング制御電流以上の過電流が発生したことを検知した場合、モータドライバ内部に設けられたシーケンサがモータ駆動電流を遮断するような、過電流検知機能を備えるものが多い。

また、モータドライバによりチョッピング制御を行う場合、駆動電流のオフ／オンに伴い、モータ巻線を経由する駆動電流が流れるルートで瞬間的に過電流が流れるチョッピングノイズが発生することがある。このため、モータドライバでは、チョッピングノイズの発生時間を予め想定することで、モータドライバ内部のコンパレータでの誤検知を防止する機能を有するものも多い。

例えば、特許文献１では、モータ駆動電流のチョッピング制御において、モータにかかる負荷に応じて、駆動電流検出用のコンパレータのリファレンス側に設けたフィルタを切り替えるように構成したモータ駆動装置を有する画像形成装置が開示されている。

しかし、市販のモータドライバや、特許文献１に記載のモータドライバでは、モータドライバ自体が、駆動電流による発熱やチョッピング電圧などの繰り返しストレスにより、劣化や破壊に至る可能性がある。そのため、駆動電流検出用の抵抗に発生する電圧をモータドライバ外部のアナログコンパレータやＡＤコンバータでモニターすることで異常を検知する回路を備え、テストモード等において異常を検知する自己診断機能を有する装置がある。

また、過電流検知回路では、複数あるモータの相電流の異常をモータ駆動中に検知するために、上述のように、モータドライバとは別に、相電流毎に設けたコンパレータを使用することが行われている。コンパレータを使用する理由は、迅速に過電流を検知することができ、モータドライバが駆動電流を遮断するまでの時間を短縮することができるためである。

特開２００１−３４６３９７号公報

ところで、画像形成装置のようなシステムにおいては、上述のように、紙送り機構などのために、多数のモータが内蔵されている。このように多数のモータが存在する場合、モータドライバの外部に、モータの相電流毎に多数のコンパレータを必要とする。しかし、各コンパレータに対応して、システムへのインタフェースとして多数の入出力ポートを設けると、構成上、コストが増大してしまう。
このため、従来、複数のコンパレータの出力をワイヤードＯＲ接続することにより、システムの規模とコストの増大を抑える構成が採用されている。

しかし、このような構成では、過電流が発生した場合、過電流がどのモータに関連して発生したかを特定することができなかった。また、モータ電流の異常が、コンパレータの入力側の要因による異常か、コンパレータの出力側の要因による異常かを判別することもできなかった。更に、コンパレータ自体の性能異常や、コンパレータ外部のリファレンス電圧の異常などの判別をすることもできなかった。

そこで、本発明は、上記のような事情に鑑み、コストの増大をもたらすことなく、過電流が発生した場合の異常の原因を特定することができるモータ異常検知装置を提供することを目的とする。

本発明は、モータを駆動する複数のモータドライバ毎に設けられ前記モータの駆動電流を検出する抵抗のそれぞれに発生する電圧が入力され、前記電圧の異常を示す信号を出力する信号処理回路を有するモータ異常検知装置であって、前記信号処理回路は、前記信号が、複数の前記抵抗に発生する電圧のうち、いずれの抵抗に基づくものであるかを特定する手段を有することを特徴とする。

本発明によれば、コストの増大をもたらすことなく、過電流が発生する要因となった箇所を特定することができるモータ異常検知装置を提供することができる。

画像形成装置の構成を示す図である。 比較例におけるモータ異常検知装置を示す図である。 モータドライバの内部構成を示す図である。 実施形態１におけるモータ異常検知装置の一例を示す図である。 モータ異常検知装置をＤＣブラシモータに適用した例を示す図である。 モータ異常検知装置をステッピングモータに適用した例を示す図である。 実施形態１におけるモータ異常検知装置の他の例を示す図である。 実施形態１におけるモータ異常検知装置の更に他の例を示す図である。 セレクタ信号の制御シーケンスの一例である。 実施形態１におけるモータ異常検知装置の更に他の例を示す図である。 ラッチ回路の動作テーブル例である。 実施形態１におけるモータ異常検知装置の更に他の例を示す図である。 セレクタ信号の制御シーケンスの他の例である。 セレクタ信号の制御シーケンスの更に他の例である。 実施形態２におけるモータ異常検知装置の一例を示す図である。 実施形態２におけるモータ異常検知装置の他の例を示す図である。 実施形態２におけるモータ異常検知装置の更に他の例を示す図である。 実施形態２におけるモータ異常検知装置の更に他の例を示す図である。 実施形態２におけるモータ異常検知装置の更に他の例を示す図である。

以下に、図面を参照して、本発明を実施するための各実施例について説明する。ただし、以下に説明する実施例はあくまで例示であり、本発明の範囲をそれらに限定する趣旨のものではない。また、以下の各実施例で説明されている特徴の組み合わせのすべてが本発明の解決手段に必須のものとは限らない。

＜実施形態１＞
図１は、本実施形態のモータ異常検知装置を内蔵した画像形成装置１００の構成を示した図である。
画像形成装置１００は、電子写真方式である。画像形成装置１００は、画像形成のための感光体１０9、一次帯電器１１１、電位センサ１１２、露光器１２１、現像器１２２、転写部１０８、クリーナー１０７、及び定着器１１３を備える。画像形成装置１００は、シート１１０の給送のために、シート１１０を収納する給紙カセット１２０、給紙ローラ１１９、及び搬送ローラ１１７、１１８を備える。

シート１１０が給送、排送される搬送経路やカセットには、複数のセンサ１０１、１０２、１０３、１０４、１０５、１０６が設けられる。シート１１０の搬送方向に沿って、初段のセンサ１０４、２段目のセンサ１０５、３段目のセンサ１０６が所定の間隔で配置される。画像形成装置１００は、ステッピングモータ１１４、１１６と、ＤＣブラシモータ１１５、１３５を備える。画像形成装置１００は、不図示のコントローラにより動作が制御される。

一次帯電器１１１は、感光体１０９の表面を一様に帯電する。表面が一様に帯電された感光体１０９は、露光器１２１により画像信号に応じて露光されることで、画像信号に応じた静電潜像を形成する。現像器１２２は、静電潜像を現像して感光体１０９の表面にトナー像を形成する。電位センサ１１２は、静電潜像の電位を測定するために、露光器１２１による露光位置と、現像器１２２による現像位置との間に設けられている。

感光体１０９の表面に形成されたトナー像は、転写部１０８によって、給紙カセット１２０から給紙されたシート１１０に転写される。転写後に感光体１０９に残留する転写残トナーは、クリーナー１０７により回収される。トナー像が転写されたシート１１０は、定着器１１３によりトナー像が定着されて画像形成装置１００から排出される。これにより、画像が印字された成果物が得られる。

シート１１０の給紙動作について説明する。コントローラは、給紙動作を開始する際に、給紙カセット１２０におけるシート１１０の有無をセンサ１０３により検知する。コントローラは、給紙カセット１２０にシート１１０がある場合、給紙ローラ１１９により給紙カセット１２０に収納されているシート１１０の給送を開始する。給紙ローラ１１９は、ＤＣブラシモータ１１５によりを駆動される。給紙ローラ１１９は、シート１１０を１枚ずつ給紙カセット１２０から搬送ローラ１１７へ搬送する。
センサ１０４は、搬送経路の給紙ローラ１１９と搬送ローラ１１７との間に設けられる。センサ１０４は、給紙ローラ１１９から搬送ローラ１１７までの搬送経路にある検知位置を、シート１１０が通過したか否かを検知する。コントローラは、センサ１０４の検知結果に応じて、シート１１０が所定タイミング以内に該検知位置を通過したか否かを検知する。

搬送ローラ１１７は、ステッピングモータ１１６により駆動される。コントローラは、センサ１０４がシート１１０を検知するとステッピングモータ１１６により搬送ローラ１１７を駆動する。搬送ローラ１１７は、回転することで給紙ローラ１１９から搬送されたシート１１０を搬送ローラ１１７へ搬送する。
センサ１０５は、搬送経路の搬送ローラ１１７と搬送ローラ１１８との間に設けられる。センサ１０６は、搬送ローラ１１７から搬送ローラ１１８までの搬送経路にある検知位置を、シート１１０が通過したか否かを検知する。コントローラは、センサ１０６の検知結果に応じて、シート１１０が所定タイミング以内に該検知位置を通過したか否かを検知する。

搬送ローラ１１８は、ステッピングモータ１１４により駆動される。コントローラは、センサ１０６がシート１１０を検知すると、ステッピングモータ１１４により搬送ローラ１１８を駆動する。搬送ローラ１１８は、回転することで搬送ローラ１１７から搬送されたシート１１０を転写部１０８へ搬送する。搬送ローラ１１８がシート１１０を転写部１０８へ搬送するタイミングは、感光体１０９に形成されたトナー像が転写部１０８に搬送されるタイミングに応じて調整される。これにより、シート１１０と感光体１０９に形成されたトナー像とが、転写部１０８を重なって通過し、トナー像の転写が行われる。コントローラは、感光体１０９上のトナー像がシート１１０に重なって転写部１０８を通過するように、搬送ローラ１１８によるシート１１０の搬送速度を制御してもよい。

排紙トレーセンサ１０１は、シート１１０が、定着器１１３を通って排出され、排紙トレー１２３上に排出されたか否かを検知する。また、排紙トレーセンサ１０１は、画像形成装置１００のジョブが一定時間発生せず、低消費電力モードを維持している間においても、ユーザーが排出トレー１２３にアクセスし、排出されたシート１１０を除去したことを素早く検知できる仕組みを備える。なお、低消費電力モード時において排出トレー１２３上からシート１１０が除去された場合、ユーザーが機器に対し何らかの操作を行う可能性があるため、画像形成装置１００は低消費電力モードから通常スタンバイモードへ復帰する。

ＤＣブラシモータ１３５は、感光体１０９へのトナー像形成に使用するためのトナーを、ユーザーがセットする不図示のトナー補給容器から定量的に現像器１２２へ運搬するために使用される。

カセット状態検知センサ１０２は、例えばシート１１０を補充する場合に、ユーザーがカセット１２０を機外に引き出した際に反応する。カセット状態検知センサ１０２は、排紙トレーセンサ１０１と同様に、画像形成装置１００のジョブが一定時間発生せず、低消費電力モードを維持している間においても素早く検知できる仕組みを備える。低消費電力モード時においてカセット１２０を引き抜くなどのユーザー操作が発生した場合、次のジョブ投入に備え、画像形成装置１００は低消費電力モードから通常スタンバイモードへ復帰する。

センサ１０１、１０２、１０３、１０４、１０５、１０６は、例えばフォトインタラプタにより構成される。この場合、センサ１０１、１０２、１０３、１０４、１０５、１０６は、それぞれ、発光部（例えばＬＥＤ（Light Emitting Diode））と、発光部から放出された光を受光する受光部（例えばフォトトランジスタ）を備える。シート１１０が搬送経路の検知位置に設けられる遮蔽物を押してＬＥＤとフォトトランジスタとの間の光路を遮蔽することで、センサ１０１、１０２、１０３、１０４、１０５、１０６は、シート１１０の有無を検知することができる。

ただし、搬送経路を搬送／排出されるシート１１０を検知位置で検知する、あるいはカセットの有無を検知することができれば、センサ１０１、１０２、１０３、１０４、１０５、１０６は上述の構成に限られるものではない。例えば、搬送経路を挟んでＬＥＤとフォトトランジスタとが対向して配置され、シート１１０が搬送経路を通過する際に光路が遮蔽される構成であってもよい。また、ＬＥＤの光を搬送経路のシート１１０が反射することでフォトトランジスタへの光路を形成する構成であってもよい。

本実施形態では、制御基板ユニット１２４内にモータドライバ１２５、２０５、２０７が備えられている。
モータドライバ１２５からは、ステッピングモータ１１６を駆動するために、Ａ相モータ駆動信号１２６及び１２７が、それぞれ、コネクタ１３０を経由し、ステッピングモータ１１６のＡ相信号線ケーブル１３２及び１３１に入力される。同様に、モータドライバ１２５からは、Ｂ相モータ駆動信号１２８及び１２９が、それぞれ、コネクタ１３０を経由し、ステッピングモータ１１６のＢ相信号線ケーブル１３３及び１３４に入力される。
同様に、ＤＣブラシモータ１１５は、モータドライバ２０７で駆動され、また、ＤＣブラシモータ１３５は、モータドライバ２０５で駆動される。

まず、図２を用いて、本実施形態の比較例にかかるモータ異常検知装置について説明する。
図２に示すモータ異常検知装置は、モータドライバ１２５によりステッピングモータ１１６が駆動されている際に、モータドライバ１２５の外部に接続される電流検出抵抗２０２にかかる電圧をコンパレータ２０９で検出するように構成される。モータドライバ１２５の内部の構成については、図３で説明するため、ここでは説明を省略する。

コンパレータ２０９の＋側入力端子には、リファレンス電圧２１８が入力される。また、コンパレータ２０９の−側入力端子には、電流検出抵抗２０２とモータドライバ１２５の接続部の電圧が入力される。そして、コンパレータ２０９は、＋側入力端子と−側入力端子に入力される電圧を比較する。
電流検出抵抗２０２とモータドライバ１２５の接続部には、（電流検出抵抗２０２の抵抗値）×（電流検出抵抗２０２に流れる電流値）として、電位が発生する。

ステッピングモータ１１６の駆動中にモータ巻き線のレアショートなどによる異常な過電流が生じた場合、電流検出抵抗２０２に流れる電流が増加し、電流検出抵抗２０２とモータドライバ１２５の接続部の電圧も上昇する。そして、コンパレータの−側入力端子の電位が、リファレンス電圧２１８以上になると、コンパレータ２０９の出力２１４はＬＯＷレベルに変化する。
なお、コンパレータ２０９はオープンコレクタとなっている。コンパレータ２０９の−側入力端子の電圧がリファレンス電圧２１８以下の場合は、出力２１４はオープン状態となり、ロジック電源によりプルアップされた抵抗２１３によりＨＩレベルとなっている。

ステッピングモータ１１６は２相の巻き線構成からなる。電流検出抵抗２０２とコンパレータ２０９を用いてＡ相側の過電流が検知されるのと同様に、電流検出抵抗２０４とコンパレータ２１０を用いてＢ相側の過電流が検知される。
リファレンス電圧２１８は、モータドライバ１２５が持つ定電流制御等のチョッピングノイズの影響を考慮し、異常と判断する過電流の値として予め設定しておく。コンパレータ２０９と２１０のいずれか一方が過電流を検知した場合、コンパレータ２０９及び２１０の出力２１４及び２１５は、ワイヤードＯＲ接続のためＬＯＷレベルとなる。

図２において、電流検出抵抗とコンパレータとは、モータドライバ毎に設けられる。すなわち、図１に示したＤＣブラシモータ１１５を駆動するモータドライバ２０５については、電流検出抵抗２０６とコンパレータ２１１を用いて過電流の検知が行われる。
同様に、図１に示したＤＣブラシモータ１３５を駆動するモータドライバ２０７については、電流検出抵抗２０８とコンパレータ２１２を用いて過電流の検知が行われる。

図３は、図２で説明したモータドライバ１２５の内部構成の詳細を示す図である。
モータドライバ１２５は、ステッピングモータ１１６のＡ相を駆動するためのモータドライバ２０１と、ステッピングモータ１１６のＢ相を駆動するためのモータドライバ２０３と、を有する。なお、以下では、モータドライバ２０１及び２０３を、適宜、モータドライバ１２５と区別するために、「モータドライバ部」ということもある。

ステッピングモータ１１６のＡ相側において、巻き線には、接続コネクタ１３０を経由し、ケーブル１３２を介してＯＵＴＰＵＴ Ａ信号１２６が、ケーブル１３１を介してＯＵＴＰＵＴ ／Ａ信号１２７が、それぞれ、入力される。
ＯＵＴＰＵＴ Ａ信号１２６及びＯＵＴＰＵＴ ／Ａ信号１２７は、モータドライバ部２０１内のＦＥＴ＆シーケンス部１３８を介して、モータドライバ１２５から出力される。

ステッピングモータ１１６のＢ相側においても、Ａ相側と同様に、巻き線には、接続コネクタ１３０を経由し、ケーブル１３３を介してＯＵＴＰＵＴ Ｂ信号１２８が、ケーブル１３４を介してＯＵＴＰＵＴ ／Ｂ信号１２９が、それぞれ、入力される。
ＯＵＴＰＵＴ Ｂ信号１２８及びＯＵＴＰＵＴ ／Ｂ信号１２９は、モータドライバ部２０１内のＦＥＴ＆シーケンス部１３８を介して、モータドライバ１２５から出力される。

モータドライバ１２５の外部に外付けされる電流検出抵抗２０２には、ステッピングモータ１１６のＡ相側の駆動電流が流れる。モータドライバ部２０１において、コンパレータ１３７は、電流検出抵抗２０２へ発生する電圧が、予め設定されたリファレンス電圧発生部１３９の電圧以上であるか否かを、抵抗１３６を介して検出する。コンパレータ１３７の出力は、ＦＥＴ＆シーケンス部１３８を介して、ステッピングモータ駆動中の定電流制御に使用される。

モータドライバ１２５の外部に外付けされる電流検出抵抗２０４には、ステッピングモータ１１６のＢ相側の駆動電流が流れる。モータドライバ部２０３の構成や機能は、上述したモータドライバ部２０１と同様である。

なお、図２で説明したコンパレータ２０９〜２１２は、モータドライバ１２５の外部に配置され、モータドライバ１２５の異常検知や自己診断の用途として使用される。これに対して、モータドライバ１２５内部のコンパレータ１３７は、モータ電流制御用であり、使用用途が異なる。

次に、図４を用いて、本実施形態のモータ異常検知装置の一構成例について説明する。
図４の例において、モータドライバ２０１、２０３、２０５、２０７と各モータドライバに外付けされる電流検出抵抗２０２、２０４、２０６、２０８の構成は、図２及び図３で説明した比較例と同様である。ただし、本実施形態のモータ異常検知装置では、信号処理回路としてアナログＦＰＧＡ２３６が用いられる。

ＦＰＧＡは、Field-Programmable Gate Arrayの略であり、設計者が内部の回路構成を変更可能な集積回路であるＰＬＤ（Programmable Logic Device）の一種である。アナログＦＰＧＡにおいては、コンパレータやアナログスイッチなどの予め用意されたアナログリソースから使用するリソースを選択することができ、更に、デジタル系のリソースと併せて使用することもできる。

アナログＦＰＧＡは、予め用意されたアナログリソースの範囲内で構成される場合、回路構成が変わっても同一コストであり、回路構成をシステム設計に合わせ容易に変更できる柔軟性を持ち合わせている。
また、アナログＦＰＧＡでは、コンパレータ専用のＩＣやアナログスイッチ専用のＩＣなどの複数個のＩＣデバイスをプリント配線板上に搭載し、ＩＣデバイス間をパターン配線するなどの構成をとっても、入出力端子のパターン配線を変更する必要はない。しかし、従来のＩＣデバイス間でのパターン配線は不要であり、複数のＩＣデバイスのパッケージ間の実装用スペースが不要となるため、プリント配線板の面積を小さくできる可能性がある。
このため、アナログＦＰＧＡを採用することにより、従来、コストアップの観点からＩＣデバイスを増やしたり、プリント配線板のスペースや密度をアップしたりすることが困難であったという問題を改善し、容易に機能の向上を図ることができる。
本実施形態では、アナログＦＰＧＡはアナログコンパレータやアナログスイッチなどの最低限のリソースを用意していることを想定しており、従来の同様の過電流検知機能を提供することが可能である。

次に、アナログＦＰＧＡ２３６の構成について説明する。図４において、アナログＦＰＧＡ２３６は、１つの半導体パッケージにより構成される。アナログＦＰＧＡ２３６は、アナログコンパレータである２つのコンパレータ２２３及び２２４を有する。また、アナログＦＰＧＡ２３６は、各コンパレータ２２３及び２２４の入力側に、セレクタ信号２１７により制御されるアナログスイッチであるスイッチ２１９〜２２２を有する。

コンパレータ２２３の−側入力端子には、スイッチ２１９を介して、アナログＦＰＧＡ２３６の外部に配置されたモータドライバ２０１の駆動電流を検出する電流検出抵抗２０２とＧＮＤ間に発生した電圧が入力される。
図４の例では、スイッチ２１９は、セレクタ信号２１７により切替が行われる。すなわち、セレクタ信号２１７がＨＩレベルの時、スイッチ２１９はオンとなり、電流検出抵抗２０２に発生した電圧がコンパレータ２２３の−側入力端子へ印加される。一方、セレクタ信号２１７がＬＯＷＩレベルの時には、スイッチ２１９はオフとなり、電流検出抵抗２０２に発生した電圧はコンパレータ２２３の−側入力端子には印加されない。
なお、コンパレータ２２３の−や＋の入力側はＧＮＤに対し高抵抗であり、スイッチ２１９が数十Ωのオン抵抗値を持っていても電圧降下は少ないため、影響はほぼない。

更に、本実施形態では、モータドライバ２０３の駆動電流を検出する電流検出抵抗２０４に発生する電圧を、スイッチ２２０を介してスイッチ２１９とワイヤードＯＲ接続し、コンパレータ２２３の−側入力端子へ入力させる。なお、スイッチ２２０は、スイッチ２１９とは逆に、セレクタ信号がＬＯＷレベルの時にオンする構成であり、スイッチ２１９とスイッチ２２０の両方が同時にオンになり影響し合うことを防いでいる。このように、スイッチ２１９とスイッチ２２０のいずれか一方をオンにすることにより、コンパレータ２２３の−側入力端子に異常な電圧が入力された場合、その異常がモータドライバ部２０１又は２０３のいずれの要因によるものかを特定することができる。

リファレンス電圧２１８は、モータ駆動時の過電流により電流検出抵抗に発生する電圧が過大に上昇すること想定して、モータドライバやモータなどの保護のために必要な基準電圧として予め設定しておく。また、セレクタ信号は、論理的な制御機能を有するシステム内のＣＰＵやＡＳＩＣ（いずれも不図示）などにより、ＨＩレベルあるいはＬＯＷレベルに制御可能である。

同様に、モータドライバ２０５と電流検出抵抗２０６、モータドライバ２０７と電流検出抵抗２０８の各ペアに対し、アナログＦＰＧＡ２３６のリソースであるスイッチ２２１、２２２とコンパレータ２２４により、過電流の検知機能が構成される。アナログＦＰＧＡ２３６内のコンパレータ２２３と２２４の出力は、上述のように、オープンコレクタ出力であり、ワイヤードＯＲ接続され、更に、プルアップ抵抗２１３によりロジック電源にプルアップされており、過電流検知時にＬＯＷレベルとなる。

図４の例では、アナログＦＰＧＡ２３６の最低限のリソースとしては、モータドライバの２つの電流検出抵抗に対して、アナログスイッチが２つとアナログコンパレータが１つである。アナログＦＰＧＡ２３６のリソースとしてアナログコンパレータやアナログスイッチなどが豊富に用意されているケースでは、より多数のモータドライバの電流検出抵抗の電圧をモニターすることが可能である。

次に、図５を用いて、アナログＦＰＧＡ２３６を用いた本実施形態のモータ異常検知装置をＤＣブラシモータに適用した例について説明する。
図５に、ＤＣブラシモータ１１５及び１３５をそれぞれ駆動するモータドライバ２０７及び２０５の内部構成を示す。モータドライバ２０７及び２０５は、それぞれ、ＨＩサイドＦＥＴ２２５とＬＯＷサイドＦＥＴ２２６とが接続されたシーケンサ＆ＦＥＴ部１３８を有する。

ＨＩサイドＦＥＴ２２５とＬＯＷサイドＦＥＴ２２６が共にオン状態となると、電源からＤＣブラシモータ１１５の巻き線へ駆動電流が流れる。その時の駆動電流は、モータドライバ２０７の外部の電流検出抵抗２０８からＧＮＤへ流れ込む。なお、電流検出抵抗２０８の抵抗は小さく、モータ駆動の妨げにはならない。また、電流検出抵抗２０８の端子間には、（電流検出抵抗２０８の抵抗値）×（電流検出抵抗２０８に流れる電流値）の電圧が発生する。

更に、ＨＩサイドＦＥＴ２２５及びＬＯＷサイドＦＥＴ２２６には、それぞれ、並列に仮想的なダイオード２２７及び２２８が存在する。仮想ダイオード２２７及び２２８は、ＨＩサイドＦＥＴ２２５とＬＯＷサイドＦＥＴ２２６がオン状態からオフ状態になった際に、ＤＣブラシモータ１１５のインダクタンスにより発生する逆起電力を電源やＧＮＤへ逃がす機能を有する。
特に、ＨＩサイドＦＥＴ２２５とＬＯＷサイドＦＥＴ２２６は、いずれか一方を常時オンとし、更に、オンとオフを繰り返す定電流チョッピング制御を行う際においては、サージの影響を極力回避するために有効な手段となる。定電流チョッピング制御では、図３で説明したモータドライバ１２５内部のコンパレータ１３７からの論理出力に同期し、シーケンサ＆ＦＥＴ部１３８内のＨＩサイドＦＥＴ２２５あるいはＬＯＷサイドＦＥＴ２２６の一方がオンとオフを繰り返す。

ＤＣブラシモータ１３５を駆動するモータドライバ２０５は、モータドライバ２０７と同様に、シーケンサ＆ＦＥＴ部１３８を有する。また、モータドライバ２０５の外部には、ＤＣブラシモータ１３５の駆動電流を検出する電流検出抵抗２０６が接続される。

ここで、電流検出抵抗２０８に発生する電圧は、アナログＦＰＧＡ内の抵抗２３１を経由し、コンパレータ２３４の−側入力端子へ入力される。なお、図５においては、アナログスイッチに置き換えて、抵抗２３１を用いた例を示している。また、抵抗２３２は、抵抗２３１と同様の抵抗値を有し、電流検出抵抗２０６に接続される。

アナログスイッチの場合、オン抵抗は、上述したように、数十Ω程度の抵抗値であるのに対して、オフ抵抗は数百ＫΩ〜数ＭΩ以上という極めて高い抵抗値を有する。
一方、抵抗２３１及び２３２が、それぞれ、仮に１００ＫΩであった場合、ＤＣブラシモータ１１５の駆動中は、電流検出抵抗２０８に発生する電圧のおおよそ１／２がコンパレータ２３４の−側入力端子へ印加される。これは、ＤＣブラシモータ１３５は駆動せず、ＬＯＷサイドＦＥＴ２２８がオフ状態であるため、電流検出抵抗２０８に発生した電圧が、抵抗２３１と抵抗２３２と抵抗２０６経由でＧＮＤへ接続され、分圧されるためである。すなわち、ＤＣブラシモータ１１５と１３５とを同時に駆動することはできない。このため、ＤＣブラシモータ１１５と１３５を同時に駆動するためには、抵抗２３１と２３２をアナログスイッチにして、オン時に低抵抗となり、かつ、オフ時に高抵抗となるように制御する必要がある。

次に、図６を用いて、アナログＦＰＧＡ２３６を用いた本実施形態のモータ異常検知装置をＤＣブラシモータに適用した例について説明する。
本実施形態では、ステッピングモータ１１６は、図３で説明したように、Ａ相とＢ相の２相の巻き線構成からなる。また、図６では、図５で説明したシーケンサ＆ＦＥＴ部１３８と同一の構成を有するモータドライバが使用される。シーケンサ＆ＦＥＴ部１３８は、ステッピングモータのＡ相及びＢ相の巻き線に対し、それぞれ２つずつ必要であり、その構成からＨブリッジと呼ばれる。

シーケンサ＆ＦＥＴ部１３８は、図５で説明したように、ＨＩサイドＦＥＴ２２５、ＬＯＷサイドＦＥＴ２２６、仮想ダイオード２２７、仮想ダイオード２２８で構成される。モータ駆動電流用の電流検出抵抗２０２は、２つのシーケンサ＆ＦＥＴ部１３８で共有して使用される。
ステッピングモータ１１６を駆動するために、Ｈブリッジ内のＨＩサイドＦＥＴ２２５及びＬＯＷサイドＦＥＴ２２６は、それぞれ、図３で説明したコンパレータ１３７の論理出力によって制御される。また、過電流検知用のコンパレータ２３４の構成は、図５と同様である。

図５及び図６の例では、コンパレータ２３４は、アナログＦＰＧＡ２３６の外部にある２つの駆動電流用の電流検出抵抗２０２及び２０４に対して、１つで足りる。このため、アナログＦＰＧＡ２３６内でアナログコンパレータのリソースを使用する際に、モニターしたい電流検出抵抗の数が多い場合は、特に有用な構成となる。
なお、アナログＦＰＧＡ２３６のリソースとしてアナログコンパレータの数に限りがある場合には、アナロコンパレータに代えて、アナログスイッチなどの他のリソースを使用してもよい。この場合、アナログＦＰＧＡ２３６をＴＲＩステート入力として、複数の電流検出抵抗に発生する電圧をモニターすることが可能である。

次に、図７を用いて、本実施形態のモータ異常検知装置に用いられるアナログＦＰＧＡ２３６の他の例について説明する。
図７の例では、アナログＦＰＧＡ２３６の外部からの入力信号２４１、２４３、２４６、２４７に対し、チョッピングノイズをマスクする機能を有する。
図７では、セレクタ信号２４２と２４４は２本あり、図４に比べて１本多い。そして、セレクタ信号２４２及び２４４を用いて、アナログＦＰＧＡ２３６内のすべてのスイッチ２３７〜２４０でオフすることにより、電源立ち上げ直後の不安定な状態で発生する可能性があるチョッピングノイズの影響を除去することが可能である。
このように、アナログＦＰＧＡでは、使用環境や用途、機能に対応して、容易に構成の変更が可能であるというメリットを有する。

次に、図８を用いて、本実施形態のモータ異常検知装置に用いられるアナログＦＰＧＡ２３６の更に他の例について説明する。
図８の例では、セレクタ信号を制御するためのデジタルリソースであるカウンタタイマー２４８がアナログＦＰＧＡ２３６内部に設けられている。
入力信号２４１、２４３、２４６、２４７としては、アナログＦＰＧＡ２３６の外部の電流検出抵抗の電圧が入力される。図８では、各入力信号２４１、２４３、２４６、２４７のオン及びオフは、スイッチ２３７〜２４０によって制御される。これらの制御は、アナログＦＰＧＡ２３６内のデジタルリソースであるカウンタタイマー２４８からのセレクタ信号２４９及び２５０によって行われる。

図９は、図８の例において用いられるセレクタ信号の制御シーケンスの例を示す。
図９に示すように、セレクタ信号２４９とセレクタ信号２５０は、論理が反転したトグル状の信号である。各コンパレータ２２３及び２２４への入力信号２４１、２４３、２４６、２４７は、スイッチ２３７〜２４０を介して、セレクタ信号２４９と２５０によって切り替えられる。

上述のとおり、アナログＦＰＧＡは、カウンタタイマーなどのデジタルリソースも用意することができる。例えば、デジタルリソースとして、デジタルＦＰＧＡのセル構成を司るＬＵＴなどを用意することもできる。なお、ＬＵＴは、Lookup Tableの略であり、論理的に柔軟な論理回路を構成可能で、ＦＰＧＡに予め用意されたリソースにより構成される論理要素である。複数のＬＵＴを使用し、カウンタタイマーなどを構成することは容易であることから、アナログＦＰＧＡを用いることにより、柔軟性に富んだ論理回路を構成することが可能である。

図１０は、本実施形態のモータ異常検知装置に用いられるアナログＦＰＧＡ２３６の更に他の例である。
図１０の例では、図８の構成に加えて、更に、コンパレータ２２３及び２２４の出力側に、ＬＵＴから構成されるラッチ回路２５３を備えている。ラッチ回路２５３を用いることにより、図９に示すように、カウンタタイマー２４８からのセレクタ信号２４９及び２５０がトグル状に変化した場合、コンパレータからの出力もトグル状となる。これにより、アナログＦＰＧＡ２３６からの出力信号がアナログＦＰＧＡ２３６の後段に接続される回路に入力される場合に、後段の回路による出力信号の取得を確実に行うことが可能である。

アナログＦＰＧＡ２３６の後段に接続される回路への出力信号の入力は、ラッチあるいは割り込み入力機能を使用する場合には、確実に行われる。それ以外の例えばＣＰＵを使用した制御回路では、アナログＦＰＧＡ２３６からのコンパレータ出力を入力ポートで受けるなどするが、ＣＰＵはその内部の制御ソフトウェアによって、ラウンドロビン方式で、入力ポートを監視し、変化を検知する必要がある。入力ポートにトグル状の過電流検知出力信号が入力された場合、ラウンドロビンの間隔が出力信号のトグル周波数に近い場合や、それ以上である場合、出力信号の取りこぼしや、過電流検知判定までの遅延が発生してしまう。
そのため、図１０の例のように、アナログＦＰＧＡ２３６内でラッチ回路２５３を使用してコンパレータの出力をラッチあるいは論理的に固定することにより、後段の回路によるアナログＦＰＧＡ２３６からの出力信号の取得を確実に行うことが可能である。

ここで、図１１に、ラッチ回路２５３の動作の一例を示すテーブルを示す。
図１１に示すように、ラッチ回路２５３は、コンパレータ２２３の出力２５１とコンパレータ２２４の出力２５２のいずれか一方がＬＯＷレベルの場合、ＬＯＷレベルをラッチして、アナログＦＰＧＡ２３６からの出力信号２５４を後段の回路に出力する。コンパレータ出力２５１と２５２が共にＨＩレベルの場合は、以前の状態を保持し、そのままのレベルとなる。

モータを駆動するシステムでは、モータあるいはモータドライバが破損し定常の電流以上の過電流が持続的に流れると、最悪の場合、発煙や発火などの致命的な状態に陥ることがある。このため、モータ自体の構造上の安全策とモータドライバが持つ安全装置の他に、システムの電源がオフするまで過電流検知状態をラッチする仕組みを備えることは、システムを確実に保護するために必要不可欠である。
図１０の例によれば、ラッチ回路２５３が出力信号２５４のＬＯＷをラッチするため、システムの電源がオフするまで過電流検知状態が保持され、過電流検知の取りこぼしや遅延を発生させない安全なシステムを構築することができる。

図１２は、本実施形態のモータ異常検知装置に用いられるアナログＦＰＧＡ２３６の更に他の例である。
図１２の例では、外部からの入力信号２４１、２４３、２４６、２４７が４つあるのに対して、アナログＦＰＧＡ２３６内のコンパレータ２５６は１つのみである。
上述のとおり、入力信号２４１、２４３、２４６、２４７からは、アナログＦＰＧＡ２３６の外部にあるモータの駆動電流用の電流検出抵抗に発生する電圧が入力される。そして、アナログＦＰＧＡ２３６内において、入力信号２４１はスイッチ２３７へ、入力信号２４３はスイッチ２３８へ、入力信号２４６はスイッチ２３９へ、入力信号２４７へはスイッチ２４０へ、それぞれ、接続される。

各スイッチ２３７〜２４０は、オン状態では数十Ω程度の低抵抗であり、各入力信号をコンパレータ２５６の−側入力端子へ入力させる。また、各スイッチ２３７〜２４０は、スイッチがオフ状態では数百ＫΩ〜数ＭΩ以上の高抵抗となり、コンパレータ２５６との接続を切断する。
各スイッチ２３７〜２４０のオンやオフの制御は、アナログＦＰＧＡ２３６の内部に設けられたカウンタタイマー２４８からのセレクタ信号２５８〜２６１により行われる。

図１２において、セレクタ信号２５８〜２５９はカウンタタイマー２４８からパルス信号として継続的に出力され、ＨＩレベル期間のみ、セレクタ信号が入力されるスイッチはオン状態（低抵抗）になる。そのため、各セレクタ信号のＨＩレベルの期間がオーバーラップ（重複）しないようにすることで、各入力信号によるコンパレータ２５６の−側入力端子への干渉による影響を防ぐことができる。

ここで、図１３に、図１２の例において用いられるセレクタ信号の制御シーケンスの一例を示す。
図１３に示すように、入力信号２４１が過電流の状態となりリファレンス電圧２４５を超えた場合（ｔ１１の時点）、セレクタ信号２５８のＨＩレベル期間に同期して、コンパレータ２５６の出力信号２５７がＬＯＷレベルとなる（ｔ１２の時点）。そして、入力信号２４１に関連するモータやモータドライバでの過電流状態が継続する限り、コンパレータ２５６の出力２５７（出力信号２５４）のＬＯＷ期間は、セレクタ信号２５８のＨＩ期間に同期する。
出力信号２５４が入力される後段の回路における出力信号の取りこぼしや遅延を防ぐために、図１０で説明したラッチ回路２５３などのラッチ部をコンパレータ２５６の出力端子側に接続させることも可能である。

但し、近年のモータドライバによる過電流検知のスピードは高速化されており、過電流検知時間が１ｍ秒に満たない状態でモータドライブ用フロントエンドのＦＥＴをオフするものもある。その場合、カウンタタイマー２４８から発生されるセレクタ信号２５８〜２６１のパルス周波数を１０ＫＨｚ〜数ＭＨｚと高速化させる必要がある。すなわち、図１３に示したセレクタ信号２５８〜２６１のオン期間の合計時間２３０をモータドライバによる過電流検知時間より短くする必要がある。
また、モータ数が増え、セレクタ信号が増えても、各セレクタ信号のオン期間の合計時間を短くすることにより、モータドライバによる過電流検知時間より短くする必要がある。
なお、近年では、アナログＦＰＧＡについても、内部を数ＭＨｚ以上のクロック周波数で動作させる高速なものもあるため、上記に対する対応は容易に行える環境になってきている。

図１４は、図１３に示したセレクタ信号２５８〜２６１の制御シーケンスを改善し、各セレクタ信号２５８〜２６１のＨＩ期間をオーバーラップさせた場合の制御シーケンスを示す。
各セレクタ信号のＨＩ期間をオーバーラップさせることにより、各セレクタ信号のＨＩ期間を短くしすぎることなく、コンパレータ２５６の−側入力端子に各入力信号が印加する時間をオーバーラップさせる。これにより、アナログＦＰＧＡ２３６の後段における出力信号２５７の取得を確実に行うことができる。

本実施形態におけるモータの異常検知は、システムが自己診断を行う場合などの実使用状態以外でのテストモードにおいて行うことができるが、以下に述べるように、図１４に示した方式は特にテストモードで行うことが有効である。
２以上のセレクタ信号がオーバーラップすると、セレクタ信号がオーバーラップして入力したアナログスイッチが数十Ωの導通状態となる。例えば、セレクタ信号２５８とセレクタ信号２５９とセレクタ信号２６０が同時にＨＩとなっている期間では、数十Ωのアナログスイッチが３個の合成抵抗ができてしまうことから、モータ駆動中に、電流検出抵抗の抵抗値が見かけ上で低下してしまう。これにより、モータ駆動電流自体も低下してしまう。
しかし、モータ巻き線のレアショートやモータドライバの破損による過電流が発生した場合、モータドライバが過電流を検知するまでの時間が１ｍ秒未満であるため、電流検出抵抗の抵抗値の低下に影響されない。

これを応用し、過電流状態か否かをテストするテストモードでは、まず、入力信号２４１と関連するモータ巻き線へ駆動電流を流すことでモータを定電流駆動する。他のモータ巻き線に対しては、モータドライバのＬＯＷサイドＦＥＴ２２６をオフすることにより、駆動電流を流さないようにする。
この場合、入力信号２４１による電圧が過電流によりリファレンス電圧２４５を超えた時点（図１４におけるｔ２１）において、コンパレータ２５６の出力信号２５７はＬＯＷレベルに変化する。その後、セレクタ信号２５８のＨＩ期間に同期して、出力信号２５７はＬＯＷレベルとなる。

その際、入力信号２４１以外の入力信号に関連するスイッチ２３８、２３９、２４０も間欠的にオン状態にされる。これは、入力信号２４１に関連するモータ巻き線以外でも意図しないモータドライバの破壊やソフトウェアの暴走などにより、過電流が発生していないかを検知するためである。
上述したように、各セレクタ信号のオン期間がオーバーラップする期間では、駆動対象となるモータの定電流制御の電流値は通常より低下している。このため、リファレンス電圧を可変にし、テストモード時のみ下げることで、過電流の検知感度を向上させることが可能となる。

また、セレクタ信号２５８が他のセレクタ信号とオーバーラップしていない期間（図１４におけるｔ２２からｔ２３の期間）において、出力信号２５７はＨＩレベルとなる。この期間では、例えば、アナログＦＰＧＡ２３６内に出力信号２５７を高速にモニターし演算するプロセッサを搭載することで、どの入力信号において過電流検知が発生しているかを判別することが可能である。

以上のとおり、本実施形態によれば、アナログＦＰＧＡを用いたモータ異常検知装置において、アナログＦＰＧＡ内において、コンパレータの入力側にアナログスイッチを設けてオンとオフを制御するように構成した。これにより、コストの増大をもたらすことなく、過電流が発生したモータの相を特定することが可能である

＜実施形態２＞
実施形態１では、上述のとおり、アナログＦＰＧＡを用いたモータ異常検知装置において、アナログスイッチをコンパレータの入力側に設けるように構成した。
これに対して、実施形態２では、コンパレータの出力側にアナログスイッチを設けることにより、実施形態１と同様に、過電流が発生したモータの相を特定できるように構成する。

図１５は、本実施形態のモータ異常検知装置の一構成例である。
図１５の例では、実施形態１と同様に、アナログＦＰＧＡ２３６内のコンパレータ２０９により、モータドライバ２０１でモータを駆動する駆動電流を検出する電流検出抵抗２０２に発生する電圧がリファレンス電圧２４５以上であるか否かを比較する。更に、図１５の例では、コンパレータ２０９の出力信号２７０に対しスイッチ２６５を設けて、アナログＦＰＧＡ２３６の外部から、出力信号２６９を後段の回路に出力するか否かを制御する。

図１５において、モータドライバ２０３、２０５、２０７と、電流検出抵抗２０４、２０６、２０８と、入力信号２４３，２４６、２４８と、コンパレータ２１０〜２１２と、スイッチ２６６〜２６８は、上述の構成と同様である。

図２に示した比較例と比較すると、図１５の例では、各コンパレータの出力端子側に、それぞれ、スイッチ２６５〜２６８が追加されている。そして、入力信号２４１、２４３、２４６、２４８のいずれかが過電流状態になった場合、各スイッチ２６５〜２６８のオン状態とオフ状態を組み合わせることにより、どの入力信号が過電流状態となったかを判定することができる。

入力信号２４１、２４３、２４６、２４８のいずれかが過電流状態となり、出力信号２６９がＬＯＷレベルなった場合、例えば、スイッチ２６５をオン状態に、スイッチ２６６〜２６８をオフ状態にする。そして、出力信号２６９のＬＯＷレベルが変化するか否かを確認する。
各スイッチを上述の状態にしたことにより出力信号２６９がＬＯＷからＨＩレベルへ変化した場合、モータドライバ２０１に関連する入力信号２４１に異常の原因があったと判断することができる。

このように、各スイッチのオン状態とオフ状態を組み合わせることにより、過電流が発生しているモータやモータドライバを特定することが可能となる。さらに、このようにして特定された異常箇所をサービスマンやユーザーに迅速に通知することにより、部品交換等の時間を短縮でき、作業工数の削減によるコストダウンを図ることができる。

図１６は、本実施形態のモータ異常検知装置の他の例である。図１６の例では、テストモードにおいて、システムの動作確認を行う機能を有する。
図１６の例では、モータドライバ２０１と電流検出抵抗２０２との間に発生する電圧が入力信号２４１としてアナログＦＰＧＡ２３６へ取り込まれる。そして、入力信号２４１は、アナログＦＰＧＡ２３６内において、コンパレータ２０９の入力端子側に設けられたアナログスイッチであるスイッチ２７４へ接続される。スイッチ２７４は、信号線２８４を介してコンパレータ２０９の−側入力端子へ接続される。

更に、スイッチ２７４のオン状態とオフ状態の制御は、セレクタ信号２８１を介してＬＵＴ２６８により行われる。ＬＵＴは、上述したように、Lookup Tableの略である。
ＬＵＴ２６８は、セレクタ信号２７８〜２８１の制御を、アナログＦＰＧＡ２３６の外部からの制御信号３１７〜３１９に従い行う。３本の制御信号３１７〜３１９の論理的な組み合わせにより、特定のセレクタ信号をＨＩレベルへ選択するなどの設定が可能である。

同様に、モータドライバ２０３と電流検出抵抗２０４との間に発生する電圧が入力信号２４３としてアナログＦＰＧＡ２３６へ取り込まれる。そして、入力信号２４３は、アナログＦＰＧＡ２３６内において、スイッチ２７５へ接続される。スイッチ２７５は、信号線２８５を介して信号線２８４に接続され、コンパレータ２０９の−側入力端子へ接続される。
スイッチ２７５のオン状態とオフ状態の制御は、セレクタ信号２８０を介してＬＵＴにより行われる。コンパレータ２０９の＋側入力端子には、リファレンス電圧２４５として、過電流と判断するための電圧が印加される。

コンパレータ２０９の出力信号２８９には、コンパレータ２０９の出力端子側に設けられたアナログスイッチであるスイッチ２６５が接続され、最終段の出力信号２８８として後段の回路に出力するか否かが制御可能とされる。スイッチ２６５の制御は、ＬＵＴ２６８によりセレクタ信号２８３を介して行われる。

このように、図１６の例では、１つのコンパレータ２０９に対する２つ入力信号２４１及び２４３をスイッチ２７４及び２７５で切り替え１つ出力信号２８９とし、かつ、出力信号２８９を出力するか否かをスイッチ２６５で制御するように構成される。

図１６の例では、全体としては、２つのコンパレータ２０９及び２１０に４つの入力信号２４１、２４３、２４６、２４８が入力され、２つの出力信号２８９及び２９０をワイヤードＯＲ接続し、出力信号２８８を後段の回路に出力するように構成される。なお、この回路に用いられるアナログスイッチなどの大部分は、アナログＦＰＧＡ２３６内のリソースとして予め用意されている。

この構成によれば、どのモータやモータドライバなどが過電流の起因となっているかを特定することが可能となる。
例えば、テストモードとして、スイッチ２７４及び２７５をオン状態とし、その他のスイッチをオフ状態として、モータドライバ２０１を動作させたとする。このようなテストモードにおいて診断を行えば、他のモータドライバからの影響を完全に排除した診断が可能となるため、より信頼性の高いシステムを構築できる。

また、アナログＦＰＧＡ内に予め組み込まれたリソースを使用することにより、プリント配線板でのＩＣデバイスの数を増やすことがなく、配線数の削減やプリント配線板面積の縮小化を図ることもできる。また、アナログＦＰＧＡへの入力信号の増減や、内部リソースの増減などによる回路構成の変更も、アナログＦＰＧＡのリソース数の範囲内であれば、設定情報の書き換えだけで容易に対応であるというメリットもある。

図１７は、図１６に示したテストモードにおいて、更に、アナログＦＰＧＡ内部において各入力信号が流れる各経路における動作確認を行うための手段を追加した例である。
アナログＦＰＧＡ２３６へ入力される外部入力信号２９１は、コンパレータのリファレンス信号２４５の電圧より大きい電圧、又は、小さい電圧に設定可能である。
モータドライバ２０１に関する電流検出抵抗２０２に発生する入力信号２４１は、アナログＦＰＧＡ２３６の内部でスイッチ２９６に接続される。そして、入力信号２４１は、スイッチ２９５を経由した外部入力信号２９１と接続され、更に、スイッチ２７４に接続される。

ここで、入力信号２４１がイッチ２７４を経由し、コンパレータ２０９を介して、後段の回路に出力するまでの動作確認をする場合について考える。
この場合、まず、スイッチ２９５をオン状態に、スイッチ２９６をオフ状態に、スイッチ２７４及び２６５をオン状態にする。また、これら以外のスイッチもオフ状態にする。そして、この状態において、外部入力信号２９１としてリファレンス電圧２４５より低い電圧及び高い電圧の両者の電圧を印加する。
ここで、外部入力信号２９１としてリファレンス電圧２４５より低い電圧及び高い電圧の両者の電圧を印加した際における、最終段の出力信号２８８の信号レベルがＨＩ又はＬＯＷであるかを、それぞれ、検出する。これにより、入力信号２４１から出力信号２８８までのコンパレータ２０９を含めた経路における動作を確認することができる。

同様に、他の入力信号２４３、２４６、２４８に対しても、同様に制御することにより、アナログＦＰＧＡ２３６内における各経路の動作確認を行うことができる。

図１８は、図１６に示した例に対して、更に、アナログＦＰＧＡ２３６の外部から、ＤＡコンバータ３０６とアナログバッファ３１２を介してリファレンス電圧２４５を入力させる例である。
ＤＡコンバータ３０６は、信号線３１１によりアナログバッファ３１２に接続されている。また、ＤＡコンバータ３０６は、信号線３０８により制御部３０７に接続されている。
制御部３０７は、信号線３０９を介してアナログＦＰＧＡ２３６内のＬＵＴ２６８を制御する。制御部３０７によるＬＵＴ２６８の制御は論理信号やシリアル信号などを用いて行われ、信号線３０９は必要に応じた本数が備えられる。また、制御部３０７は、信号線３１０を介して最終段の出力信号２８８をモニターする。制御部３０７はＤＡコンバータ３０６を介してリファレンス電圧２４５を制御することができ、

例えば、テストモードにおいて、モータドライバ２０１を駆動した際に、電流検出抵抗２０２に発生する電圧が過電流ではない通常電流による電圧であったとする。この場合、制御部３０７によりリファレンス電圧２４５を通常電流で発生する電圧以下に制御することにより、過電流状態を作り出すことができる。これにより、コンパレータ２０９を含む経路についての動作確認をより適切に行うことが可能となる。
また、ＤＡコンバータ３０６、アナログバッファ３１２、制御部３０７などは、アナログＦＰＧＡデバイスに予め用意されたリソースから構成可能であるため、コストの増大をもたらすことなく、回路構成をシステム設計に合わせて容易に変更することができる。

図１９は、図１８に示した例に対して、更に、ＤＡコンバータ３１３とアナログバッファ３１６を設け、外部入力信号２９１を制御するように構成する例である。
上述のとおり、図１７において、スイッチ２９５を用いて外部入力信号２９１を入力する例を示した。図１９の例では、更に、ＤＡコンバータ３１３からの制御信号３１５を用いて、外部入力信号２９１を制御する。

これにより、図１８で説明したような、コンパレータ２０９の＋側入力端子に入力されるリファレンス電圧２４５の変化に対応して、コンパレータ２０９の−側入力端子に入力される信号も制御することが可能となる。このため、コンパレータ２０９を含む経路について、コンパレータ２０９の反応性能やヒステリシス性能も含めた動作確認を行うことが可能となる。

また、ＤＡコンバータ３１３などをアナログＦＰＧＡ２３６に予め用意されたリソースから構成することにより、コストの増大をもたらすことなく、回路構成をシステム設計に合わせて容易に変更することができる。

以上のとおり、本実施形態によれば、実施形態１と同様に、コストの増大をもたらすことなく、過電流が発生したモータの相を特定することが可能である。

＜その他の実施形態＞
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
また、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器からなる装置に適用してもよい。
本発明は上述の実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から除外するものではない。すなわち、上述した例及びその変形例を組み合わせた構成もすべて本発明に含まれるものである。

１００ 画像形成装置
１１４、１１６ ステッピングモータ
１１５、１３５ ＤＣブラシモータ
２０１、２０３、２０５、２０７ モータドライバ
２０２、２０４、２０６、２０８ 電流検出抵抗
２２３、２２４、２３４ コンパレータ
２３６ アナログＦＰＧＡ

Claims (14)

1. モータを駆動する複数のモータドライバ毎に設けられ前記モータの駆動電流を検出する抵抗のそれぞれに発生する電圧が入力され、前記電圧の異常を示す信号を出力する信号処理回路を有するモータ異常検知装置であって、
   前記信号処理回路は、前記信号が、複数の前記抵抗に発生する電圧のうち、いずれの抵抗に基づくものであるかを特定する手段を有する
   ことを特徴とするモータ異常検知装置。
2. 前記信号処理回路はコンパレータを有し、
   前記コンパレータには、前記抵抗に発生する電圧と、基準電圧とが、入力される
   ことを特徴とする請求項１に記載のモータ異常検知装置。
3. 前記特定する手段は、入力される信号のオンとオフを切り替える切替手段である
   ことを特徴とする請求項２に記載のモータ異常検知装置。
4. 前記切替手段は、前記コンパレータの入力側に配置される
   ことを特徴とする請求項３に記載のモータ異常検知装置。
5. 前記切替手段は、複数の前記抵抗に対してそれぞれ配置される
   ことを特徴とする請求項４に記載のモータ異常検知装置。
6. 前記切替手段は、前記コンパレータの出力側に配置される
   ことを特徴とする請求項３に記載のモータ異常検知装置。
7. 前記切替手段は、複数の前記コンパレータに対してそれぞれ配置される
   ことを特徴とする請求項６に記載のモータ異常検知装置。
8. 前記信号処理回路は、１つの半導体パッケージ内に設けられる
   ことを特徴とする請求項１乃至７のいずれか１項に記載のモータ異常検知装置。
9. 前記半導体パッケージは、回路構成を変更可能な集積回路を含む
   ことを特徴とする請求項８に記載のモータ異常検知装置。
10. 前記集積回路は、アナログＦＰＧＡから構成される
    ことを特徴とする請求項９に記載のモータ異常検知装置。
11. 前記モータは、ＤＣモータである
    ことを特徴とする請求項１乃至１０のいずれか１項に記載のモータ異常検知装置。
12. 前記ＤＣモータは、ステッピングモータである
    ことを特徴とする請求項１１に記載のモータ異常検知装置。
13. 請求項１乃至１２のいずれか１項に記載のモータ異常検知装置を内蔵した
    ことを特徴とする画像形成装置。
14. モータを駆動する複数のモータドライバ毎に設けられ前記モータの駆動電流を検出する抵抗のそれぞれに発生する電圧が入力され、前記電圧の異常を示す信号を出力する信号処理回路を有するモータ異常検知装置の制御方法であって、
    前記信号処理回路は、前記信号が、複数の前記抵抗に発生する電圧のうち、いずれの抵抗に基づくものであるかを特定する工程を有する
    ことを特徴とするモータ異常検知装置の制御方法。

Images