JP2007012953A - フリップチップ接合方法 - Google Patents

フリップチップ接合方法 Download PDF

Info

Publication number
JP2007012953A
JP2007012953A JP2005193308A JP2005193308A JP2007012953A JP 2007012953 A JP2007012953 A JP 2007012953A JP 2005193308 A JP2005193308 A JP 2005193308A JP 2005193308 A JP2005193308 A JP 2005193308A JP 2007012953 A JP2007012953 A JP 2007012953A
Authority
JP
Japan
Prior art keywords
solder
terminals
circuit board
printed circuit
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005193308A
Other languages
English (en)
Inventor
Chikako Kato
知香子 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2005193308A priority Critical patent/JP2007012953A/ja
Publication of JP2007012953A publication Critical patent/JP2007012953A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 フリップチップ接続部の高さを大きくとることができるフリップチップ接合方法を提供する。
【解決手段】 本発明は、半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法に改良を加えたものである。本方法は、半導体チップの金属バンプ、プリント基板の端子のそれぞれに半田を取り付け、半導体チップの金属バンプとプリント基板の端子とを半田により接合することを特徴とする方法である。
【選択図】 図1

Description

本発明は、例えば、超高速アナログ/ディジタル変換器(ADC)の半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法に関し、フリップチップ接続部の高さを大きくとることができるフリップチップ接合方法に関する。
従来技術におけるフリップチップ実装工程は、例えば、図3に示すように、ADC等の半導体チップ11には金バンプ12が形成され、一方のプリント基板13には、ソルダレジスト14が形成され、配線端子15上に、半田がプリコートして得られた半田プリコート部16を備えている。ソルダレジスト14は、半導体チップ11との接続部分である配線端子15以外の配線部分とプリント基板表面を保護している。
そして、金バンプ―半田フリップチップ接合では、この金バンプ12と半田プリコート部16の位置合わせを行った後に、熱により半田を溶融させて接合する。
特開2003−234362号公報(第3頁〜第4頁 第1図)
しかし、従来技術で説明した、フリップチップ実装工程において、フリップチップ接合を行う際に、プリント基板上に塗布されているレジストの厚みが問題となる。即ち、図3に示すように、金バンプ12の高さaと半田プリコート部16の高さbの和が、レジスト厚cよりも小さいと、金バンプ12と配線端子15は接触することができず、接合不良となってしまう。
この接続部の高さを調整する方法としては、レジスト厚の調整、金バンプ12の高さ及び半田プリコート部16の高さ調整がある。
しかし、金バンプ12の高さは、ワイヤボンディング法で形成される場合、使用する金ワイヤ径に比例するため、金バンプ12の高さを大きくするためには、金バンプ径を大きくする必要があり、これは半導体基板側の端子の端子間ピッチの制限を受ける。そのため、現状のワイヤボンディング法ではファインピッチ化と金バンプ高さの維持が両立できない。
半田プリコート部16の高さは、スーパージャフィット法で形成される場合、使用する半田粒子の大きさに比例する。こちらも、プリント基板側の端子ピッチの制限を受け、ファインピッチ化が進むと、隣り合う端子間の半田ブリッジを避けるためには、高さを低く抑えなければいけない方向になる。
フリップピッチ接続部の高さ調整が困難であるため、現状ではレジスト厚さの調整がメインとなっている。
従って、レジスト厚の共用範囲を広くとるために、フリップチップ接続部の高さを大きくとることに解決しなければならない課題を有する。
上記課題を解決するために、本願発明のうち請求項1記載の発明は、
半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法において、
前記半導体チップの金属バンプ、前記プリント基板の端子のそれぞれに半田を取り付け、
前記半導体チップの金属バンプと前記プリント基板の端子とを半田により接合することを特徴とするものである。
請求項2記載の発明は、
半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法において、
前記プリント基板の端子に半田を取り付け、
前記プリント基板の端子に取り付けられた半田に接着剤により半田粒子を接着させ、
前記半導体チップの金属バンプと前記プリント基板の端子とを半田により接合することを特徴とするものである。
請求項3記載の発明は、
半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法において、
前記半導体チップの金属バンプ、前記プリント基板の端子のそれぞれに半田を取り付けると共に、プリント基板の端子に取り付けられた半田に接着剤により半田粒子を接着させ、
前記半導体チップの金属バンプと前記プリント基板の端子とを半田により接合することを特徴とするものである。
請求項4記載の発明は、
半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法において、
前記半導体チップの金属バンプ、前記プリント基板の端子のそれぞれに半田を取り付けると共に、半導体チップの金属バンプ、プリント基板の端子に取り付けられた半田に接着剤により半田粒子を接着させ、
前記半導体チップの金属バンプと前記プリント基板の端子とを半田により接合することを特徴とするものである。
本発明によれば、半導体チップの金属バンプの高さ、又はプリント基板の端子に設けた半田の高さを従来よりも高くとることにより、厳密に厚さ管理の必要があったプリント基板のレジスト厚の許容範囲を緩めることができる。
これは、ファインピッチ化が進み、金属バンプ、及びプリント基板の端子に設けた半田が、より低く形成されるようになり、且つプリント基板のレジスト厚の調整が限界となった場合に効果を発揮する。
次に、本願発明に係る実施形態について、図面を参照して説明する。
本願発明に係るフリップチップ接合方法は、所謂、従来技術で説明したものと同じく、一般的な金バンプー半田フリップチップ実装パッケージにおけるフリップチップ接合であることには変わりなく、塗布されたソルダレジストの厚み分を緩やかな許容範囲にしてフリップチップ接合するようにしたものであり、それには、(1):半導体チップ側の金バンプを高くする手法、(2):プリント基板側の配線端子に設けた半田プリコート部を高くする手法、(3):(1)と(2)を組み合わせた手法の3通りがある。以下、(1)と(2)の手法について説明する。
(1)半導体チップ側の金バンプの高さを高くする手法
金バンプ側を高くする手法は、金バンプに半田コーティングすることで、金バンプ自体の高さを高くする手法であり、それは図1に示すように、金バンプ12形成後の半導体チップ11を、金バンプ12の部分のみ溶融半田21が貯留されている溶融半田槽22に浸し、金バンプ12表面を半田でコーティングして半田コーティング部23を形成する。
このようにして金バンプ12に半田でコーティングして半田コーティング部23を形成すると、そのコーティングした分だけ高さが高くなる。即ち、半田コーティング部23の高さa'は元の金バンプ高さaよりも高くなる。この後、従来通りに、プリント基板13の配線端子15に設けた半田プリコート部16とフリップチップ接合を行う。
(2)プリント基板側の配線端子に設けた半田プリコート部を高くする手法
配線端子側を高くする手法は、配線端子に設けた半田プリコート部に更に半田粒子を接着させて高さを高くする手法であり、それは図2に示すように、プリント基板13側の配線端子15に設けた半田プリコート部16の表面に接着剤24を塗布した後に、半田粒子25をコーティングする。こうすることで、半田粒子25分だけ高さを高くすることができる。
この状態で金バンプ形成後の半導体基板11とフリップチップ接合を行うと、半田粒子25が溶け、金バンプ12側に表面張力で移動するため、半田プリコート量が従来よりも多いにも関わらず、隣接端子とのブリッジを避けることができる。金バンプー半田フリップチップ接合部は、従来よりも半田量が多く、高さも稼ぐことができるため、レジストの高さに対して許容範囲を緩やかにすることができるのである。
なお、本発明はこれに限定されるものではなく、金バンプ12は、金だけでなく、半田との濡れ性が良好な金属材料であればよい。つまり、金属バンプであればよい。
また、図2に示すように、プリント基板13側の半田プリコート部16にだけ、接着剤24により半田粒子を接着する構成を示したが、図1に示す半田プリコート部16及び半田コーティング部23の両方に、接着剤により、半田粒子を接着し、半導体チップ11の金バンプ12とプリント基板13の配線端子15とを半田により接合するものでもよい。
本願発明の半導体チップ側の金バンプに半田コーティング部を設けて高さを稼いだ様子を示した説明図である。 本願発明のプリント基板の配線端子に設けた半田プリコート部に半田粒子を接着させることにより高さを稼いだ様子を示した説明図である。 従来技術における一般的な金バンプ―半田フリップチップ実装パッケージの、フリップチップ接合直前の構造の断面図である。
符号の説明
11 半導体チップ
12 金バンプ
13 プリント基板
14 ソルダレジスト
15 配線端子
16 半田プリコート部
21 溶融半田
22 溶融半田槽
23 半田コーティング部
24 接着剤
25 半田粒子

Claims (4)

  1. 半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法において、
    前記半導体チップの金属バンプ、前記プリント基板の端子のそれぞれに半田を取り付け、
    前記半導体チップの金属バンプと前記プリント基板の端子とを半田により接合することを特徴とするフリップチップ接合方法。
  2. 半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法において、
    前記プリント基板の端子に半田を取り付け、
    前記プリント基板の端子に取り付けられた半田に接着剤により半田粒子を接着させ、
    前記半導体チップの金属バンプと前記プリント基板の端子とを半田により接合することを特徴とするフリップチップ接合方法。
  3. 半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法において、
    前記半導体チップの金属バンプ、前記プリント基板の端子のそれぞれに半田を取り付けると共に、プリント基板の端子に取り付けられた半田に接着剤により半田粒子を接着させ、
    前記半導体チップの金属バンプと前記プリント基板の端子とを半田により接合することを特徴とするフリップチップ接合方法。
  4. 半導体チップの金属バンプとプリント基板の端子とを半田で接合するフリップチップ接合方法において、
    前記半導体チップの金属バンプ、前記プリント基板の端子のそれぞれに半田を取り付けると共に、半導体チップの金属バンプ、プリント基板の端子に取り付けられた半田に接着剤により半田粒子を接着させ、
    前記半導体チップの金属バンプと前記プリント基板の端子とを半田により接合することを特徴とするフリップチップ接合方法。
JP2005193308A 2005-07-01 2005-07-01 フリップチップ接合方法 Pending JP2007012953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005193308A JP2007012953A (ja) 2005-07-01 2005-07-01 フリップチップ接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005193308A JP2007012953A (ja) 2005-07-01 2005-07-01 フリップチップ接合方法

Publications (1)

Publication Number Publication Date
JP2007012953A true JP2007012953A (ja) 2007-01-18

Family

ID=37751039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005193308A Pending JP2007012953A (ja) 2005-07-01 2005-07-01 フリップチップ接合方法

Country Status (1)

Country Link
JP (1) JP2007012953A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085308A (ja) * 2006-08-30 2008-04-10 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュールおよび携帯機器
JP2010103344A (ja) * 2008-10-24 2010-05-06 Hakodate Electronics Co Ltd 配線基板及びその製造方法
US7969004B2 (en) 2007-10-05 2011-06-28 Sharp Kabushiki Kaisha Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device
JP2013115205A (ja) * 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置、及び半導体素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085308A (ja) * 2006-08-30 2008-04-10 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュールおよび携帯機器
US7969004B2 (en) 2007-10-05 2011-06-28 Sharp Kabushiki Kaisha Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device
JP2010103344A (ja) * 2008-10-24 2010-05-06 Hakodate Electronics Co Ltd 配線基板及びその製造方法
JP2013115205A (ja) * 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置、及び半導体素子

Similar Documents

Publication Publication Date Title
KR101036388B1 (ko) 인쇄회로기판 및 이의 제조 방법
WO2013108323A1 (ja) 半導体装置製造方法および半導体装置
JP2000031204A (ja) 半導体パッケージの製造方法
JP2011040606A (ja) 半導体装置の製造方法
JP2008109009A (ja) 半導体装置の製造方法
KR20090040841A (ko) 배선 기판 및 그 제조 방법과 반도체 장치
TW201201289A (en) Semiconductor device and semiconductor device manufacturing method
JP2007128982A (ja) 半導体バンプ接続構造体及びその製造方法
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP5569676B2 (ja) 電子部品の実装方法
JP2007012953A (ja) フリップチップ接合方法
JP2006005322A (ja) 部品実装配線基板および配線基板への部品の実装方法
TWI427720B (zh) 焊料凸塊形成方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2007281269A (ja) 電子部品の実装構造およびその製造方法
JP2006210956A (ja) 半導体装置
JP2001060760A (ja) 回路電極およびその形成方法
JP5560713B2 (ja) 電子部品の実装方法等
JP2006210958A (ja) 半導体装置
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP2016122776A (ja) バンプ付きプリント配線板およびその製造方法
JP2008124363A (ja) 半導体装置
GB2364172A (en) Flip Chip Bonding Arrangement
JP2012124427A (ja) 電子部品の製造方法および半導体装置の製造方法
JP2008244277A (ja) 半導体装置及びその製造方法