JP2007012834A - 半導体装置、半導体装置の駆動方法、および半導体装置の製造方法 - Google Patents
半導体装置、半導体装置の駆動方法、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007012834A JP2007012834A JP2005190934A JP2005190934A JP2007012834A JP 2007012834 A JP2007012834 A JP 2007012834A JP 2005190934 A JP2005190934 A JP 2005190934A JP 2005190934 A JP2005190934 A JP 2005190934A JP 2007012834 A JP2007012834 A JP 2007012834A
- Authority
- JP
- Japan
- Prior art keywords
- type region
- gate electrode
- semiconductor device
- conductivity type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
【解決手段】第1のp型領域p1、第1のn型領域n1、第2のp型領域p2、および第2のn型領域n2がこの順に接して設けられた半導体層101、第1のp型領域p1に接続されたアノード電極Aと、第2のn型領域n2に接続されたカソード電極Kと、第1のn型領域n1と第2のp型領域p2とに、それぞれ独立して制御可能に接続されたゲート電極Gn1,Gp2とを備えたことを特徴とする半導体装置。
【選択図】図1
Description
図1は、本発明の半導体装置の概略を示す構成図である。この図に示す半導体装置と、図8を用いて説明した半導体装置との異なるところは、中央に配置されたn型領域n1とp型領域p2との両方に、それぞれ独立して制御可能なゲート電極Gn1、Gp2を設けたところにある。
図2および図3は、上述した構成の半導体装置の駆動方法を説明する図であり、図2がオン状態、図3がオフ状態を示す。
図4および図5は、上述した半導体装置の製造方法についての第1実施形態を示す断面工程図である。以下、これらの図に基づいて第1実施形態の製造方法を説明する。尚、本実施形態においては、第1導電型をp型、第2導電型をn型として説明を行うが、逆であっても良く、この場合には以下の説明におけるp型とn型とを入れ換えれば良い。
図6および図7は、上述した半導体装置の製造方法についての第2実施形態を示す断面工程図である。以下、これらの図に基づいて第2実施形態の製造方法を説明する。尚、本実施形態においては、第1導電型をp型、第2導電型をn型として説明を行うが、逆であっても良く、この場合には以下の説明におけるp型とn型とを入れ換えれば良い。
Claims (6)
- 第1のp型領域、第1のn型領域、第2のp型領域、および第2のn型領域がこの順に接して設けられた半導体層と、
前記第1のp型領域に接続されたアノード電極と、
前記第2のn型領域に接続されたカソード電極と、
前記第1のn型領域と前記第2のp型領域とに、それぞれ独立して制御可能に接続されたゲート電極とを備えた
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記ゲート電極のうちの少なくとも一方は、絶縁膜を介して当該領域に接続されたMOS構造となっている
ことを特徴とする半導体装置。 - 第1のp型領域、第1のn型領域、第2のp型領域、および第2のn型領域がこの順に接して設けられた半導体層と、前記第1のp型領域に接続されたアノード電極と、前記第2のn型領域に接続されたカソード電極と、前記第1のn型領域と前記第2のp型領域とに、それぞれ独立して制御可能に接続されたゲート電極とを備えた半導体装置の駆動方法であって、
前記アノード電極と前記カソード電極との間に順バイアスを印加してオン状態とした後に、前記アノード電極と前記カソード電極との間に逆バイアスを印加すると共に、前記2つのゲート電極に当該アノード電極とカソード電極との中間の電位を印加してオフ状態とする
ことを特徴とする半導体装置の駆動方法。 - 請求項3記載の半導体装置の駆動方法において、
前記第2のp型領域に接続されたゲート電極に、前記第1のn型領域に接続されたゲート電極よりも高い電位を印加する
ことを特徴とする半導体装置の駆動方法。 - 半導体層の表面側に第1の第1導電型領域を形成する工程と、
前記第1導電型領域の中央部上に第1ゲート電極とその上部のオフセット絶縁膜との積層膜パターンを形成する工程と、
前記第1ゲート電極の両脇おける前記半導体層の表面側に、前記第1の第1導電型領域によって分離された第1の第2導電型領域と第2の第2導電型領域を形成する工程と、
前記積層膜パターンの側壁に設けた絶縁性のサイドウォールによって当該第1ゲート電極に対して絶縁された状態で、前記2つの第2導電型領域の一方の上部に第2ゲート電極を形成する工程と、
上部に前記第2ゲート電極が設けられた前記第2導電型領域の表面層における当該第2ゲート電極脇に、第2の第1導電型領域を形成する工程とを行う
ことを特徴とする半導体装置の製造方法。 - 半導体層の表面側に第1の第1導電型領域を形成する工程と、
前記第1の第1導電型領域上にその一部を露出させる形状で、第1ゲート電極とその上部のオフセット絶縁膜との積層膜パターンを形成する工程と、
前記積層膜パターンから露出する前記半導体層の表面側に、前記第1の第1導電型領域に接する第1の第2導電型領域を形成する工程と、
前記積層膜パターンとその側壁に設けた絶縁性のサイドウォールとを覆う状態で導電膜を形成し、当該導電膜と共に前記積層膜パターンを再びパターニングすることにより、前記第1の第2導電型領域に接続された当該導電膜からなる第2ゲート電極を形成すると共に、当該前記第1導電型領域の一部を露出させる工程と、
前記第2ゲート電極から露出された前記第1の第1導電型領域に重なる位置に第2の第2導電型領域を形成する工程と、
前記第2ゲート電極から露出された前記第1の第2導電型領域の表面層に第2の第1導電型領域を形成する工程とを行う
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005190934A JP2007012834A (ja) | 2005-06-30 | 2005-06-30 | 半導体装置、半導体装置の駆動方法、および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005190934A JP2007012834A (ja) | 2005-06-30 | 2005-06-30 | 半導体装置、半導体装置の駆動方法、および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007012834A true JP2007012834A (ja) | 2007-01-18 |
Family
ID=37750961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005190934A Pending JP2007012834A (ja) | 2005-06-30 | 2005-06-30 | 半導体装置、半導体装置の駆動方法、および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007012834A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038257A (ja) * | 2007-08-02 | 2009-02-19 | Texas Instr Japan Ltd | 半導体装置及びその駆動方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5437589A (en) * | 1977-08-29 | 1979-03-20 | Mitsubishi Electric Corp | Semoconductor switching unit |
JPH05190836A (ja) * | 1992-01-14 | 1993-07-30 | Matsushita Electric Works Ltd | 制御ゲート付きサイリスタ |
JPH0661478A (ja) * | 1992-06-09 | 1994-03-04 | Toyota Autom Loom Works Ltd | 半導体装置 |
-
2005
- 2005-06-30 JP JP2005190934A patent/JP2007012834A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5437589A (en) * | 1977-08-29 | 1979-03-20 | Mitsubishi Electric Corp | Semoconductor switching unit |
JPH05190836A (ja) * | 1992-01-14 | 1993-07-30 | Matsushita Electric Works Ltd | 制御ゲート付きサイリスタ |
JPH0661478A (ja) * | 1992-06-09 | 1994-03-04 | Toyota Autom Loom Works Ltd | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038257A (ja) * | 2007-08-02 | 2009-02-19 | Texas Instr Japan Ltd | 半導体装置及びその駆動方法 |
JP4605194B2 (ja) * | 2007-08-02 | 2011-01-05 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7365372B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
TWI247385B (en) | Semiconductor device structure including multiple FETs having different spacer widths | |
JP5544367B2 (ja) | トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域 | |
TW563243B (en) | Semiconductor device and portable electronic apparatus | |
US20150325699A1 (en) | Finfet and method for manufacturing the same | |
JP2003204068A (ja) | インプランテッド非対称ドープト・ポリシリコン・ゲートFinFET | |
JP2010073869A (ja) | 半導体装置およびその製造方法 | |
US9299795B2 (en) | Partial sacrificial dummy gate with CMOS device with high-k metal gate | |
JP2002261292A (ja) | 半導体装置及びその製造方法 | |
CN106098768B (zh) | 交错型隧穿场效应晶体管 | |
JPH10178104A (ja) | Cmosfet製造方法 | |
WO2011143962A1 (zh) | 半导体结构及其形成方法 | |
JP2006270089A (ja) | ゲートスペーサー構造と低抵抗チャネル連結部とを備えた電界効果トランジスタ | |
JPH05218415A (ja) | 半導体装置 | |
JP2007012834A (ja) | 半導体装置、半導体装置の駆動方法、および半導体装置の製造方法 | |
US7956415B2 (en) | SOI transistor having a carrier recombination structure in a body | |
TW201543666A (zh) | 奈米線結構與半導體裝置及其製作方法 | |
KR20010074380A (ko) | 반도체 소자 및 그 제조 방법 | |
KR100419744B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
JP5784652B2 (ja) | 半導体装置 | |
US20070257322A1 (en) | Hybrid Transistor Structure and a Method for Making the Same | |
JP2004297044A (ja) | 半導体装置及びその製造方法 | |
JP2008140898A (ja) | 半導体装置およびその製造方法 | |
JP2007027175A (ja) | 半導体装置及びその製造方法 | |
JP2004193288A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080409 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20091007 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20091016 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A02 | Decision of refusal |
Effective date: 20120410 Free format text: JAPANESE INTERMEDIATE CODE: A02 |