JP2007012798A - 半導体集積回路装置 - Google Patents

Abstract

【課題】本発明は、冗長な外部端子を設置することなく、基板やスロットへの逆差し時における破壊を防止することが可能な半導体集積回路装置を提供することを目的とする。
【解決手段】本発明に係る半導体集積回路装置は、装置の逆差し時に電源ラインと接続されることになる端子位置に、ロジック信号が入力されるＳＢ端子を配設し、かつ、その破壊防止手段として、ＳＢ端子に電流抑制抵抗Ｒ１とツェナダイオードＺＤを備えることで、装置の逆差し時には、ＳＢ端子が電流抑制抵抗Ｒ１、ツェナダイオードＺＤ、及び、静電保護ダイオードＤ２、Ｄ６を介して接地される構成とされている。
【選択図】 図２

Description

本発明は、半導体集積回路装置に関するものであり、特に、基板やスロットへの逆差し時における破壊防止に関するものである。

なお、本明細書中において、「逆差し」という文言は、半導体集積回路装置の上面中心を通る面法線を回転軸とし、半導体集積回路装置を本来の正しい実装向きから１８０°回転された向きで誤実装されることを指すほか、本来の正しい実装向きから９０°回転された向き、或いは、２７０°回転された向きで誤実装されることをも指すものとする。

半導体集積回路装置が基板やスロットに逆差しされた場合、その外部端子には、いずれも、意図しない外部配線が接続されることになる。特に、逆差しによって意図せず電源ラインに接続された外部端子について、その端子耐圧が低かった場合（例えば、当該外部端子がロジック信号の入力端子であった場合）には、当該外部端子に繋がる内部素子に過大な電流が流れて、半導体集積回路装置の破壊や発熱を生じるおそれがあった。

なお、従来より、上記の逆差し対策として、その正しい実装方向を示す識別マークが貼付・刻印されて成る半導体集積回路装置や、その外部端子が逆差し不能な特殊形状に加工されて成る半導体集積回路装置のほか、所定の機能を備えた外部端子（電源端子、接地端子、信号入出力端子）をそれぞれ一対ずつ用意して、各々を本体の対角位置に配置して成る半導体集積回路装置が開示・提案されている（例えば、特許文献１、２を参照）。
特開平５−１９０３７１号公報 特開平５−２２６５８５号公報

確かに、上記特許文献１、２の従来技術を採用した半導体集積回路装置であれば、基板やソケットに逆差しされた場合であっても、内部素子の破壊を招くことなく、正常に動作することが可能である。

しかしながら、上記特許文献１、２の従来技術は、半導体集積回路装置の外部端子数に余裕がなければ採用することが困難であった。すなわち、設置スペース縮小の観点から、その外部端子数を極力削減するように要求される半導体集積回路装置（例えば、ポリゴンミラーモータドライバＩＣ）においては、冗長な外部端子の設置が忌避されるため、上記の従来構成を採用することが困難であった。

なお、半導体集積回路装置の逆差し対策としては、より簡便な手法として、装置の逆差し時に電源ラインと接続されることになる外部端子をノンコネクト端子とすることも考えられるが、上記と同様の理由から、外部端子数の削減が要求される半導体集積回路装置の逆差し対策としては、必ずしも好適とは言えなかった。

本発明は、上記の問題点に鑑み、冗長な外部端子を設置することなく、基板やスロットへの逆差し時における破壊防止を実現することが可能な半導体集積回路装置を提供することを目的とする。

上記目的を達成するために、本発明に係る半導体集積回路装置は、装置外部との電気的接続を行う手段として、装置の正常実装時には電源ラインと接続されることになる第１外部端子と；装置の正常実装時には所定の信号ラインと接続されることになり、装置の逆差し時には前記電源ラインと接続されることになる第２外部端子と；装置の正常実装時には接地ラインと接続されることになる第３外部端子と；装置の正常実装時には所定の信号ラインと接続されることになり、装置の逆差し時には前記接地ラインと接続されることになる第４外部端子と；を少なくとも有するほか、装置の正常実装時における第４外部端子の静電保護手段として、アノードが第３外部端子に接続され、カソードが第４外部端子に接続された静電保護ダイオードを有して成る半導体集積回路装置であって、さらに、装置の逆差し時における第２外部端子の破壊防止手段として、第２外部端子に一端が接続された電流抑制抵抗と；アノードが第３外部端子に接続され、カソードが前記電流抑制抵抗の他端に接続されたツェナダイオードと；を有して成る構成（第１の構成）とされている。

なお、上記第１の構成から成る半導体集積回路装置において、第２外部端子は、ロジック信号の入出力を行うための外部端子である構成（第２の構成）にするとよい。

また、上記第２の構成から成る半導体集積回路装置は、モータの駆動制御を行うモータ駆動装置であり、第２外部端子は、ショートブレーキの入／切を選択するための信号、前記モータの通電角として第１、第２通電角のいずれか一を選択するための信号、前記モータの正転／逆転を選択するための信号、上側、下側ＰＷＭ制御のいずれか一を選択するための信号、ブートストラップの対応／非対応を選択するための信号、制御パルスのパルス数として第１、第２パルス数のいずれか一を選択するための信号、及び、ＰＷＭ同期整流の入／切を選択するための信号のうち、いずれか一信号の入力を行うための外部端子である構成（第３の構成）にするとよい。

本発明に係る半導体集積回路であれば、冗長な外部端子を設置することなく、基板やスロットへの逆差し時における破壊防止を実現することが可能となる。

以下では、モータの駆動制御を行うモータドライバＩＣ（特に、その外部端子数を極力削減するように要求されるポリゴンミラーモータドライバＩＣなど）に本発明を適用した場合を例に挙げて説明を行う。

図１は、本発明に係る半導体集積回路装置の正常実装時を示す図である。本図に示すように、本実施形態の半導体集積回路装置は、装置外部との電気的接続を行う手段として、そのパッケージ両側にそれぞれ１２本ずつ、合計２４本の外部端子（ＰＧＮＤ、ＲＮＦ、ＣＳ、ＴＪＭＯＮ、ＳＧＮＤ、／ＡＣＣ、／ＤＥＣ、ＲＣＰ、ＳＢ、ＣＣＰ、ＰＷＭ、ＰＲＯＣＬＫ、ＨＷ−、ＨＷ＋、ＨＶ−、ＨＶ＋、ＨＵ−、ＨＵ＋、ＶＲＥＧ、ＦＧ、ＶＣＣ、Ｗ、Ｖ、Ｕ）を有して成る。また、本実施形態の半導体集積回路装置は、その内部回路ブロックとして、ロジック回路１と、プリドライバ２と、ドライバ３と、ホールコンパレータ４と、レギュレータ５と、温度モニタ回路６と、チャージポンプ７と、トルクアンプ８と、コンパレータ９、１０と、ＰＷＭ信号生成回路１１と、発振回路１２と、モータ拘束保護回路１３と、バッファ１４と、クランパ１５と、を有して成り、その内部回路素子としては、静電保護ダイオードＤ１〜Ｄ８と、抵抗Ｒ１、Ｒ２と、ツェナダイオードＺＤと、トランジスタＱ１と、を有して成る。

ＰＧＮＤ端子（１ｐｉｎ）は、パワー系回路部（プリドライバ２やドライバ３など）の接地端を装置外部の接地ラインに接続するための外部端子である。

ＲＮＦ端子（２ｐｉｎ）は、ドライバ３を構成するパワートランジスタ（不図示）に流れる駆動電流を外部接続されたセンス抵抗（数百［ｍΩ］程度）を介して接地ラインに流すための外部端子である。

ＣＳ端子（３ｐｉｎ）は、前記パワートランジスタの駆動電流を検出すべく、前記センス抵抗の端子電圧の入力を受けるための外部端子である。

ＴＪＭＯＮ端子（４ｐｉｎ、図中ではＴＭＯＮと表記）は、温度モニタ回路６で得られる温度モニタ信号を装置外部に出力するための外部端子である。

ＳＧＮＤ端子（５ｐｉｎ）は、シグナル系回路部（ロジック回路１など）の接地端を装置外部の接地ラインに接続するための外部端子であり、装置の正常実装時には、前記接地ラインと接続されることになる。すなわち、ＳＧＮＤ端子は、本願請求項中の「第３外部端子」に相当する。

／ＡＣＣ端子（６ｐｉｎ）及び／ＤＥＣ端子（７ｐｉｎ）は、サーボ系の速度制御を行うべく、装置外部からチャージポンプ７の出力制御信号の入力を受けるための外部端子である。なお、これらの外部端子に入力されるサーボ信号は、４０［ｎｓ］オーダの応答要求に対応した高速ロジック信号である。

ＲＣＰ端子（８ｐｉｎ）は、チャージポンプ７に外部抵抗（出力電流設定手段）を接続するための外部端子である。

ＳＢ端子（９ｐｉｎ）は、装置外部からショートブレーキの入／切を選択するためのロジック信号の入力を受けるための外部端子である。ショートブレーキとは、ドライバ３を構成するパワートランジスタの上側全て、若しくは、下側全てを導通状態とし、モータの自己発電電力を利用して、モータを停止させるブレーキ機構のことである。なお、ＳＢ端子は、装置の逆差し時には、前記電源ラインと接続されることになる（図２を参照）。すなわち、ＳＢ端子は、本願請求項中の「第２外部端子」に相当する。

ＣＣＰ端子（１０ｐｉｎ）は、チャージポンプ７の出力端に装置外部の充放電回路（トルク制御信号の生成手段）を接続するための外部端子である。

ＰＷＭ［Pulse Width Modulation］端子（１１ｐｉｎ）は、ＰＷＭ信号生成回路１１に外部抵抗及び外部容量（ＰＷＭ信号の波形調整手段）を接続するための外部端子である。

ＰＲＯＣＬＫ端子（１２ｐｉｎ、図中ではＰＣＬＫと表記）は、発振回路１２に外部容量（発振周波数設定手段）を接続するための外部端子である。

ＨＵ＋端子（１８ｐｉｎ）、ＨＵ−端子（１７ｐｉｎ）、ＨＶ＋端子（１６ｐｉｎ）、ＨＶ−端子（１５ｐｉｎ）、ＨＷ＋端子（１４ｐｉｎ）、ＨＷ−端子（１３ｐｉｎ）は、それぞれ、装置外部の３相ホール素子ＨＵ、ＨＶ、ＨＷから各相ホール信号の入力を受けるための外部端子である。なお、これらの外部端子のうち、ＨＵ−端子とＨＷ−端子は、装置の逆差し時には、装置外部の接地ラインと接続されることになる（図２を参照）。すなわち、ＨＵ−端子とＨＷ−端子は、本願請求項中の「第４外部端子」に相当する。

ＶＲＥＧ端子（１９ｐｉｎ）は、レギュレータ回路５で生成された定電圧を各相ホール素子の電源電圧として出力するための外部端子である。

ＦＧ端子（２０ｐｉｎ）は、装置外部に制御パルス（ＦＧパルス）を出力するための外部端子である。

ＶＣＣ端子（２１ｐｉｎ）は、装置外部の電源ラインから電力供給を受けるための外部端子であり、装置の正常実装時には前記電源ラインと接続されることになる。すなわち、ＶＣＣ端子は、本願請求項中の「第１外部端子」に相当する。なお、ＶＣＣ端子には、入力電圧として高電圧（例えば、最大で３６［Ｖ］）が印加されるため、その端子耐圧は高く設計されている。

Ｕ、Ｖ、Ｗ端子（２４ｐｉｎ、２３ｐｉｎ、２２ｐｉｎ）は、それぞれ、モータを構成する３相（Ｕ、Ｖ、Ｗ相）のモータコイルに駆動信号を供給するための外部端子である。なお、これらの外部端子には、前記駆動信号として高電圧が印加されるため、その端子耐圧は高く設計されている。

ロジック回路１は、装置の全体動作（ホールコンパレータ４の各相出力信号に基づくモータの定速度駆動制御及び位相制御、コンパレータ９の比較出力に基づくモータの定電流駆動制御、コンパレータ１０の比較出力に基づくモータのトルク制御、トランジスタＱ１を用いた制御パルス出力制御、並びに、各種の回路保護制御など）を統括制御する手段である。なお、モータの定速度駆動制御及び位相制御について具体的に述べると、ロジック回路１は、ホールコンパレータ４の各相出力信号に基づいて、モータの回転速度及び位相の帰還制御を行いつつ、モータ各相のプリ駆動信号（ｕｈ、ｕｌ、ｖｈ、ｖｌ、ｗｈ、ｗｌ）を生成し、該プリ駆動信号をプリドライバ２に送出する。

プリドライバ２は、ロジック回路１から入力されるプリ駆動信号（ｕｈ、ｕｌ、ｖｈ、ｖｌ、ｗｈ、ｗｌ）のレベルシフトや波形成形を行い、モータ各相の駆動信号（ＵＨ、ＵＬ、ＶＨ、ＶＬ、ＷＨ、ＷＬ）を生成して、これをドライバ３に送出する手段である。

ドライバ３は、Ｈブリッジ接続されたパワートランジスタ（不図示）を用いてモータを駆動する手段である。なお、パワートランジスタは、各々のゲートに入力される駆動信号（ＵＨ、ＵＬ、ＶＨ、ＶＬ、ＷＨ、ＷＬ）に応じて開閉制御され、Ｕ、Ｖ、Ｗ端子に外部接続されたモータを駆動する。

ホールコンパレータ４は、ＨＵ（＋／−）端子、ＨＶ（＋／−）端子、ＨＷ（＋／−）端子に各々印加される正弦波形状の各相ホール信号（＋／−）を互いに比較して矩形波形状の各相出力信号を生成し、当該各相出力信号をロジック回路１に送出する手段である。

レギュレータ５は、ＶＣＣ端子に印加される入力電圧から所望の出力電圧を生成し、これを各相ホール素子の電源電圧として、ＶＲＥＧ端子から送出する電圧変換手段である。

温度モニタ回路６は、半導体集積回路装置のチップ温度に応じた温度モニタ信号を生成し、これをＴＪＭＯＮ端子から装置外部に送出する手段である。

チャージポンプ７は、／ＡＣＣ端子及び／ＤＥＣ端子に入力されるサーボ信号に応じた出力電流を生成し、これをＣＣＰ端子に外部接続された充放電回路に与える手段である。すなわち、ＣＣＰ端子では、チャージポンプ７の出力電流に応じて変動するトルク制御電圧（充放電電圧）が得られることになる。

トルクアンプ８は、ＣＣＰ端子で得られるトルク制御電圧と所定の基準電圧との差分電圧を増幅して出力する手段である。

コンパレータ９は、トルクアンプ８の出力電圧或いは所定の基準電圧と、ＣＳ端子に入力されるセンス抵抗の端子電圧（パワートランジスタの駆動電流に応じた参照電圧）とを比較し、その比較出力をロジック回路１に送出する手段である。

コンパレータ１０は、ＣＣＰ端子で得られるトルク制御電圧と所定の基準電圧とを比較し、その比較出力をロジック回路１に送出する手段である。

ＰＷＭ信号生成回路１１は、ＰＷＭ端子に接続される外部抵抗及び外部容量に応じたＰＷＭ信号を生成し、これをロジック回路１に送出する手段である。

発振回路１２は、ＰＲＯＣＬＫ端子に接続される外部容量に基づいて、所定の発振周波数のクロック信号を生成し、これをモータ拘束保護回路１３に送出する手段である。

モータ拘束保護回路１３は、モータが拘束されているか否かを検出し、拘束されていると判断した場合には、ロジック回路１に対してモータの停止を指示する手段である。

バッファ１４は、ＳＢ端子に入力されるロジック信号をバッファして、ロジック回路１に送出する手段である。

クランパ１５は、ＳＢ端子の静電保護手段の一つであり、ＳＢ端子にサージ電圧が印加されたとき、その端子電圧を所定値にクランプする機能を具備している。なお、一般に、ロジック端子のクランプ電圧は、サージ電圧の印加時に上記クランプ動作を確実に発動させるべく、そのロジック端子に通常印加される電圧の２倍程度（通常印加電圧が５［Ｖ］であれば１０［Ｖ］程度）に設定されることが多いが、本実施形態のクランパ１５では、そのクランプ電圧が上記よりも高電圧（例えば４８［Ｖ］）に設定されている。このような設計を行うことにより、万一、半導体集積回路装置が逆差しされ、ＳＢ端子に電源ラインからの高電圧（最大で３６［Ｖ］）が印加された場合でも、それによってクランパ１５が破壊されることを回避することができる。

なお、本実施形態の半導体集積回路装置では、上記の通り、クランプ電圧が通常よりも高く設定されているが、後述する装置の逆差し時における破壊防止手段（電流抑制抵抗Ｒ１及びツェナダイオードＺＤ）は、装置の正常実装時における静電保護手段としても機能する。そのため、万一、クランパ１５が動作しない程度のサージ電圧がＳＢ端子に印加された場合であっても、バッファ１４の入力端電位が過度に上昇することはない。従って、クランプ電圧を通常よりも高く設定したことによって、特段の支障が生じることはない。

静電保護ダイオードＤ１〜Ｄ６は、アノードがいずれもＳＧＮＤ端子に接続され、カソードが、ホール入力端子（ＨＵ（＋／−）端子、ＨＶ（＋／−）端子、ＨＷ（＋／−）端子）に各々接続された静電保護手段である。このような静電保護ダイオードＤ１〜Ｄ６を挿入しておくことにより、装置の正常実装時において、上記の各ホール入力端子にサージ電圧が印加された場合でも、静電保護ダイオードＤ１〜Ｄ６を介して、そのサージ電圧をＳＧＮＤ端子（延いては接地ライン）に引き抜くことができるので、内部素子の破壊を防止することが可能となる。

静電保護ダイオードＤ７、Ｄ８は、ＰＧＮＤ端子とＳＧＮＤ端子との間で、互いの接続方向が逆向きとなるように並列接続されている。このような静電保護ダイオードＤ７、Ｄ８を挿入しておくことにより、装置の正常実装時において、一方のＧＮＤ端子にサージ電圧が印加された場合でも、静電保護ダイオードＤ７、Ｄ８を介して、そのサージ電圧を他方のＧＮＤ端子（延いては接地ライン）に引き抜くことができるので、内部素子の破壊を防止することが可能となる。

電流抑制抵抗Ｒ１は、一端がＳＢ端子に接続され、他端がバッファ１４の入力端に接続された高抵抗素子（５０［ｋΩ］程度）であって、後述するように、装置の逆差し時におけるＳＢ端子の破壊防止手段として機能するものである。

抵抗Ｒ２は、一端がＳＢ端子に接続され、他端がＳＧＮＤ端子に接続された高抵抗素子（１００［ｋΩ］程度、すなわち、電流抑制抵抗Ｒ１の２倍程度）であって、装置の正常実装時には、電流抑制抵抗Ｒ１よりも支配的に働き、ＳＢ端子の電圧レベルを所定レベル（５〜５．５［Ｖ］）に維持するための手段として機能するものである。

ツェナダイオードＺＤは、アノードがＳＧＮＤ端子に接続され、カソードが電流抑制抵抗Ｒ１の他端（バッファ１４の入力端）に接続された定電圧ダイオードであって、後述するように、装置の逆差し時におけるＳＢ端子の破壊防止手段として機能するものである。

トランジスタＱ１は、オープンドレインのＮチャネル電界効果トランジスタであり、ロジック回路１のゲート制御（スイッチング制御）によって、トランジスタＱ１を用いたＦＧ信号の生成（論理変遷）が行われる。

次に、上記構成から成る半導体集積回路装置が基板やスロットに逆差しされた場合について、図２を参照しながら詳細に説明する。

図２は、本発明に係る半導体集積回路装置の逆差し時を示す図である。先述した通り、装置が逆差しされた場合に内部素子の破壊が懸念されるのは、逆差しによって意図せず電源ラインに接続されるＳＢ端子である。

そこで、本実施形態のＳＢ端子には、装置の逆差し時における破壊防止手段として、先述した電流抑制抵抗Ｒ１及びツェナダイオードＺＤが挿入されている。このような構成であれば、装置が基板やソケットに逆差しされ、ＳＢ端子に電源ラインから高電圧（最大で３６［Ｖ］）が印加された場合でも、それに流れ込む電流が、電流抑制抵抗Ｒ１、ツェナダイオードＺＤ、及び、静電保護ダイオードＤ２、Ｄ６を介して、ＨＵ−端子とＨＷ−端子（すなわち、意図せず接地ラインに接続された外部端子）に引き抜かれることになる。

このとき、ロジック回路１への入力電圧（バッファ１４の入力端電圧）は、ツェナダイオードＺＤによって所定の電圧レベル（例えば、装置の正常実装時と同様の電圧レベル、すなわち、５〜５．５［Ｖ］）にクランプされる。

また、このとき、ＳＢ端子に流れる電流は、電流抑制抵抗Ｒ１によって、その電流値が過大とならないように抑制される。より具体的に述べると、ＳＢ端子への印加電圧が３６［Ｖ］、ツェナダイオードＺＤによるクランプ電圧（ツェナ電圧）が５．５［Ｖ］、静電保護ダイオードＤ２、Ｄ６の順方向降下電圧が０．６［Ｖ］、電流抑制抵抗Ｒ１の抵抗値が５０［ｋΩ］であると仮定した場合、ＳＢ端子に流れる電流Ｉは、Ｉ＝（３６［Ｖ］−５．５［Ｖ］−０．６［Ｖ］）／５０［ｋΩ］＝５９．８［μＡ］といった微少値（内部素子の破壊が生じない電流値）にまで抑制される。

以上で説明したように、本実施形態の半導体集積回路装置は、逆差しによって意図せず電源ラインに接続されるＳＢ端子について、電流抑制抵抗Ｒ１とツェナダイオードＺＤを挿入することにより、当該ＳＢ端子の電源ライン・接地ラインに対するインピーダンスを高くし、かつ、ロジック回路１に高電圧が印加されない構成とされている。このような構成とすることにより、冗長な外部端子を設置することなく、基板やスロットへの逆差し時における破壊防止を実現することが可能となる。

なお、上記の実施形態では、モータドライバＩＣに本発明を適用した場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、高耐圧端子を備えた半導体集積回路全般（レギュレータＩＣなど）にも広く適用することが可能である。

また、上記の実施形態では、パッケージの両側に同数の外部端子を備えた半導体集積回路装置（いわゆるデュアルインラインパッケージ）に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、パッケージの４辺全てに外部端子を備えた半導体集積回路装置にも当然に適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上記の実施形態では、装置の逆差し時に電源ラインに接続される端子位置にＳＢ端子を配設した場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、当該外部端子に代えて、モータの通電角として１２０°／１５０°のいずれか一を選択するための信号、モータの正転／逆転を選択するための信号、上側、下側ＰＷＭ制御のいずれか一を選択するための信号、ブートストラップの対応／非対応を選択するための信号、ＦＧパルス数として６パルス／１２パルスのいずれか一を選択するための信号、及び、ＰＷＭ同期整流の入／切を選択するための信号のうち、いずれか一信号の入力を行うための外部端子を配設する構成としても構わない。

すなわち、装置の逆差し時に電源ラインに接続される端子位置には、上記の逆差し破壊対策（電流抑制抵抗Ｒ１やツェナダイオードＺＤの挿入）を施すことによって生じ得る種々の特性変動（動作スピード、入力オフセット、入力インピーダンスなどの変動）が装置の正常実装時における通常動作の支障とならない外部端子、すなわち、さほど高速応答性を要求されないロジック信号の入出力を行う外部端子を配設すればよい。

本発明は、半導体集積回路装置の逆差し時における破壊防止を図る上で有用な技術であり、特に、その外部端子数を極力削減するように要求される半導体集積回路装置（例えばポリゴンミラーモータドライバＩＣ）に好適な技術である。

は、本発明に係る半導体集積回路装置の正常実装時を示す図である。 は、本発明に係る半導体集積回路装置の逆差し時を示す図である。

符号の説明

１ ロジック回路
２ プリドライバ
３ ドライバ
４ ホールコンパレータ
５ レギュレータ
６ 温度モニタ回路
７ チャージポンプ
８ トルクアンプ
９ コンパレータ
１０ コンパレータ
１１ ＰＷＭ信号生成回路
１２ 発振回路
１３ モータ拘束保護回路
１４ バッファ
１５ クランパ
Ｄ１〜Ｄ８ 静電保護ダイオード
Ｒ１ 電流抑制抵抗
Ｒ２ 抵抗
ＺＤ ツェナダイオード
Ｑ１ トランジスタ

Claims (3)

1. 装置外部との電気的接続を行う手段として、装置の正常実装時には電源ラインと接続されることになる第１外部端子と；装置の正常実装時には所定の信号ラインと接続されることになり、装置の逆差し時には前記電源ラインと接続されることになる第２外部端子と；装置の正常実装時には接地ラインと接続されることになる第３外部端子と；装置の正常実装時には所定の信号ラインと接続されることになり、装置の逆差し時には前記接地ラインと接続されることになる第４外部端子と；を少なくとも有するほか、装置の正常実装時における第４外部端子の静電保護手段として、アノードが第３外部端子に接続され、カソードが第４外部端子に接続された静電保護ダイオードを有して成る半導体集積回路装置であって、さらに、装置の逆差し時における第２外部端子の破壊防止手段として、第２外部端子に一端が接続された電流抑制抵抗と；アノードが第３外部端子に接続され、カソードが前記電流抑制抵抗の他端に接続されたツェナダイオードと；を有して成ることを特徴とする半導体集積回路装置。
2. 第２外部端子は、ロジック信号の入出力を行うための外部端子であることを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記半導体集積回路装置は、モータの駆動制御を行うモータ駆動装置であり、第２外部端子は、ショートブレーキの入／切を選択するための信号、前記モータの通電角として第１、第２通電角のいずれか一を選択するための信号、前記モータの正転／逆転を選択するための信号、上側、下側ＰＷＭ制御のいずれか一を選択するための信号、ブートストラップの対応／非対応を選択するための信号、制御パルスのパルス数として第１、第２パルス数のいずれか一を選択するための信号、及び、ＰＷＭ同期整流の入／切を選択するための信号のうち、いずれか一信号の入力を行うための外部端子であることを特徴とする請求項２に記載の半導体集積回路装置。

Images