JP2007012756A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007012756A
JP2007012756A JP2005189572A JP2005189572A JP2007012756A JP 2007012756 A JP2007012756 A JP 2007012756A JP 2005189572 A JP2005189572 A JP 2005189572A JP 2005189572 A JP2005189572 A JP 2005189572A JP 2007012756 A JP2007012756 A JP 2007012756A
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor device
side resin
semiconductor chip
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005189572A
Other languages
English (en)
Inventor
Masaki Kasai
正樹 葛西
Osamu Miyata
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005189572A priority Critical patent/JP2007012756A/ja
Priority to PCT/JP2006/312882 priority patent/WO2007001018A1/ja
Priority to CN2006800239853A priority patent/CN101213658B/zh
Priority to US11/988,030 priority patent/US8164201B2/en
Priority to KR1020077029817A priority patent/KR20080031192A/ko
Priority to CN2010101666401A priority patent/CN101847611B/zh
Priority to TW095123600A priority patent/TW200707701A/zh
Publication of JP2007012756A publication Critical patent/JP2007012756A/ja
Priority to US13/441,019 priority patent/US8664779B2/en
Priority to US14/083,492 priority patent/US8723339B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W46/00
    • H10W46/103
    • H10W72/07251
    • H10W72/20
    • H10W74/137

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 レーザ加工により裏面側樹脂層の表面に刻印される製造会社名や品番などの視認性の向上を図ることができる半導体装置を提供すること。
【解決手段】 半導体装置1は、半導体チップ10と、半導体チップ10の裏面10b上に、形成された裏面側樹脂層12とを備えている。この裏面側樹脂層12の樹脂材料には、樹脂16中にフィラーを5重量%以上、かつ、10重量%以下の範囲内で混合したものが用いられる。
【選択図】 図3

Description

この発明は、半導体装置に関する。
最近、半導体装置の小型化、高機能化および高性能化を可能にするWL−CSP(ウエハレベルチップサイズパッケージ:Wafer Level-Chip Size Package)の実用化が進んでいる。WL−CSPでは、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
このWL−CSPが採用された半導体装置は、表面がパッシベーション膜で覆われた半導体チップを備えている。パッシベーション膜上には、ポリイミド層や再配線が形成され、さらにその再配線などを封止するための表面側樹脂層が形成されている。表面側樹脂層上には、半導体チップと電気的に接続された複数の外部端子が設けられており、各外部端子を実装基板上のランドに接合させることによって、この半導体装置の実装基板への実装が達成される。
このような半導体装置において、半導体チップの裏面に裏面側樹脂層を設け、その裏面側樹脂層の表面に製造会社名や品番などを記したものが提供されている。
特開2004−336020号公報
製造会社名などを表記する手法として、たとえば、レーザ加工が考えられる。すなわち、裏面側樹脂層の表面にレーザ光を照射して、微細な凹状の溝を形成することにより、その裏面側樹脂層の表面に製造会社名などを刻印することが考えられる。
ところが、レーザ加工により裏面側樹脂層の表面に製造会社名などを刻印した場合、裏面側樹脂層が樹脂材料のみで形成されていると、裏面側樹脂層の表面の光沢によって、その製造会社名などを視認しづらいという問題が生じる。この問題を解決するためには、裏面側樹脂層を形成する樹脂材料中にフィラーを混入し、これにより、裏面側樹脂層の表面の光沢を抑えればよい。
しかし、樹脂材料中に混入されるフィラーの量が多いと、裏面側樹脂層の表面に、フィラーによる比較的大きな凹凸を生じる。すると、裏面側樹脂層の表面に刻印された製造会社名などを表す凹状の溝とフィラーによる凹凸との識別が付きにくくなり、かえって視認性が悪くなる結果を生じる。
そこで、本発明の目的は、レーザ加工により裏面側樹脂層の表面に刻印される製造会社名などの視認性の向上を図ることができる半導体装置を提供することである。
上記の目的を達成するための請求項1記載の発明は、半導体チップと、前記半導体チップの裏面上に、樹脂材料を用いて形成された裏面側樹脂層とを含み、前記樹脂材料は、樹脂中にフィラーを5重量%以上、かつ、10重量%以下の範囲内で混合したものであることを特徴とする、半導体装置である。
この構成によれば、裏面側樹脂層を形成する樹脂材料は、樹脂中に、フィラーが5重量%以上、かつ、10重量%以下の範囲内で混合されている。これにより、裏面側樹脂層の表面の光沢を抑えることができながら、裏面側樹脂層の表面にフィラーによる大きな凹凸が生じることを防ぐことができる。よって、レーザ加工により裏面側樹脂層の表面に刻印される製造会社名などの視認性の向上を図ることができる。
また、上記半導体装置は、請求項2に記載のように、前記半導体チップの表面上に形成された表面側樹脂層と、前記表面側樹脂層上に設けられ、前記半導体装置が実装基板に実装されたときに、前記実装基板上の電極に当接する外部端子をさらに含むものであってもよい。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明にかかる半導体装置の構成を図解的に示す側面図である。また、図2は、その半導体装置の斜視図である。
この半導体装置1は、WL−CSP(ウエハレベルチップサイズパッケージ:Wafer Level-Chip Size Package)を採用した半導体装置であって、その表面に機能素子(図示せず)が作りこまれた半導体チップ10を備えている。半導体チップ10は、たとえば、300〜400μmの厚さを有している。
図示しないが、半導体チップ10の表面10aは、パッシベーション膜で覆われており、そのパッシベーション膜上には、ポリイミド層や再配線が形成されている。そして、半導体チップ10の表面10a上には、再配線などを封止するための表面側樹脂層11が形成されている。この表面側樹脂層11は、たとえば、40〜100μmの厚みを有している。
また、表面側樹脂層11上には、実装基板2と接続するための複数の外部端子15が設けられている。複数の外部端子15は、たとえば、表面側樹脂層11側の中央部において、格子状に配列されている。各外部端子15は、ボール状に形成されており、半導体装置1に備えられた半導体チップ10と電気的に接続されている。この半導体装置1では、各外部端子15が実装基板2上の各ランド21に当接されることにより、実装基板2に対する実装が達成される。
一方、半導体チップ10の裏面10b上には、その裏面10bを保護し、かつ、半導体チップ10の反りを防止するための裏面側樹脂層12が形成されている。この裏面側樹脂層12は、たとえば、10〜20μmの厚みを有している。
裏面側樹脂層12を形成する樹脂材料には、エポキシ樹脂などの樹脂16中に、フィラー13を5重量%以上かつ10重量%以下の範囲内で混合したものが用いられる。フィラー13は、たとえば、シリカの粒状物であり、その粒径は、平均で2μm、最大で10μm以下に形成されている。
裏面側樹脂層12の表面12aには、図2のように、製造会社名や品番などが表記されている。
図3は、図1の裏面側樹脂層12の表面12aに製造会社名などを表記する手法を説明するために、裏面側樹脂層12の表面12aを拡大して示す側面図である。
製造会社名などは、レーザ加工によって裏面側樹脂層12の表面12aに刻印される。すなわち、裏面側樹脂層12の表面12aに、レーザ光Lを照射して、その照射された部分の表層部から樹脂を削り、微細な凹状の溝14を形成することにより、製造会社名などが刻印される。
この半導体装置1のように、裏面側樹脂層12が、樹脂16中にフィラー13を5重量%以上、かつ、10重量%以下の範囲内で混合した樹脂材料を用いて形成されていれば、裏面側樹脂層12の表面12aの光沢を抑えることができながら、裏面側樹脂層12の表面12aにフィラー13による大きな凹凸を防ぐことができる。よって、レーザ光Lの照射により形成された凹状の溝14を容易に識別することができ、視認性の向上を図ることができる。
なお、この半導体装置1として、WL−CSPを採用した半導体装置を例示したが、この発明は、半導体チップの裏面上に裏面側樹脂層を有し、その裏面側樹脂層に製造会社名や品番などが記されるものに広く適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明にかかる半導体装置の構成を図解的に示す側面図である。 図1の半導体装置の斜視図である。 図1の裏面側樹脂層の表面に製造会社名や品番などを表記する手法を説明するために、裏面側樹脂層の表面を拡大して示す側面図である。
符号の説明
1 半導体装置
10 半導体チップ
10a 半導体チップの表面
10b 半導体チップの裏面
11 表面側樹脂層
12 裏面側樹脂層
13 フィラー
15 外部端子
16 樹脂
2 実装基板
21 ランド(電極)

Claims (2)

  1. 半導体チップと、
    前記半導体チップの裏面上に、樹脂材料を用いて形成された裏面側樹脂層とを含み、
    前記樹脂材料は、樹脂中にフィラーを5重量%以上、かつ、10重量%以下の範囲内で混合したものであることを特徴とする、半導体装置。
  2. 前記半導体チップの表面上に形成された表面側樹脂層と、前記表面側樹脂層上に設けられ、前記半導体装置が実装基板に実装されたときに、前記実装基板上の電極に当接する外部端子をさらに含むことを特徴とする、請求項1に記載の半導体装置。
JP2005189572A 2005-06-29 2005-06-29 半導体装置 Pending JP2007012756A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2005189572A JP2007012756A (ja) 2005-06-29 2005-06-29 半導体装置
PCT/JP2006/312882 WO2007001018A1 (ja) 2005-06-29 2006-06-28 半導体装置および半導体装置集合体
CN2006800239853A CN101213658B (zh) 2005-06-29 2006-06-28 半导体装置及半导体装置集合体
US11/988,030 US8164201B2 (en) 2005-06-29 2006-06-28 Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
KR1020077029817A KR20080031192A (ko) 2005-06-29 2006-06-28 반도체 장치 및 반도체 장치 집합체
CN2010101666401A CN101847611B (zh) 2005-06-29 2006-06-28 半导体装置
TW095123600A TW200707701A (en) 2005-06-29 2006-06-29 Semiconductor device and semiconductor device assembly
US13/441,019 US8664779B2 (en) 2005-06-29 2012-04-06 Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
US14/083,492 US8723339B2 (en) 2005-06-29 2013-11-19 Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005189572A JP2007012756A (ja) 2005-06-29 2005-06-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2007012756A true JP2007012756A (ja) 2007-01-18

Family

ID=37750900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005189572A Pending JP2007012756A (ja) 2005-06-29 2005-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2007012756A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038127A (ja) * 2007-07-31 2009-02-19 Sanyo Electric Co Ltd 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438857A (ja) * 1990-06-04 1992-02-10 Nec Corp 樹脂封止型半導体装置
JP2000156434A (ja) * 1998-11-19 2000-06-06 Sanyo Electric Co Ltd 半導体装置
JP2001077231A (ja) * 1999-09-03 2001-03-23 Matsushita Electronics Industry Corp 半導体装置、半導体ウエハ及び半導体装置の製造方法
JP2001168231A (ja) * 1999-12-13 2001-06-22 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001326299A (ja) * 2000-05-18 2001-11-22 Iep Technologies:Kk 半導体装置およびその製造方法
JP2002270720A (ja) * 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004063551A (ja) * 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438857A (ja) * 1990-06-04 1992-02-10 Nec Corp 樹脂封止型半導体装置
JP2000156434A (ja) * 1998-11-19 2000-06-06 Sanyo Electric Co Ltd 半導体装置
JP2001077231A (ja) * 1999-09-03 2001-03-23 Matsushita Electronics Industry Corp 半導体装置、半導体ウエハ及び半導体装置の製造方法
JP2001168231A (ja) * 1999-12-13 2001-06-22 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001326299A (ja) * 2000-05-18 2001-11-22 Iep Technologies:Kk 半導体装置およびその製造方法
JP2002270720A (ja) * 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004063551A (ja) * 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038127A (ja) * 2007-07-31 2009-02-19 Sanyo Electric Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US6713322B2 (en) Lead frame for semiconductor package
US9466784B2 (en) Semiconductor device having multiple magnetic shield members
US8723339B2 (en) Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
JP2015119170A (ja) 半導体チップの製造方法、半導体チップ、及び半導体装置
JP2017118145A (ja) 半導体チップ及び半導体装置
US20190019745A1 (en) Package with backside protective layer during molding to prevent mold flashing failure
CN107665876A (zh) 封装体用基板、其制造方法以及封装体
US20070228581A1 (en) Universal chip package structure
CN107093579A (zh) 半导体圆片级封装方法、器件及封装用刀具
CN101213658B (zh) 半导体装置及半导体装置集合体
JP2007012756A (ja) 半導体装置
JP6487940B2 (ja) 半導体パッケージ及びその製造方法
JP2018056539A (ja) 半導体装置及びその製造方法
TWI659511B (zh) 封裝體用基板、其製造方法以及封裝體
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR20150046797A (ko) 휨 개선을 위한 반도체 패키지 구조 및 방법
JP2008177427A (ja) 半導体装置
IT202200022416A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
TWI310582B (en) Method for laser marking on a wafer
JP4649638B2 (ja) 散熱片の半導体パッケージ構造
KR20210034574A (ko) 반도체 패키지 및 그 제조 방법
KR20190132619A (ko) 반도체 패키지 및 그 제조 방법
CN100421243C (zh) 泛用型芯片封装结构
JP4431901B2 (ja) 半導体装置
KR20090098070A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110803

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110909