JP2007012683A - 電流制御回路、ｌｅｄ電流制御装置および発光装置 - Google Patents

Abstract

【課題】 簡素化された回路構成により複数の設定値の積に応じた電流値を供給する電流制御回路およびそれを備えたＬＥＤ電流制御装置を提供する。
【解決手段】 カウンタ回路６は、発振部４から受けたクロックパルスと同期して、カウント値を１ビットずつ加算する。下位デコーダ１２は、カウンタ回路６から出力されるカウント値を受け、下位側のビットと設定値１とを比較し、設定値１にかかるビットパターンと一致する期間においてのみＨレベルを出力する。同様に、上位デコーダ１４は、上位側のビットと設定値２とを比較し、設定値２にかかるビットパターンと一致する期間においてのみＨレベルを出力する。そして、ＡＮＤ回路１０は、下位デコーダ１２および上位デコーダ１４がいずれもＨレベルの信号を出力している期間において、トランジスタＴＲを導通させる。
【選択図】 図１

Description

この発明は、スイッチングにより供給する電流値を調整する電流制御回路、ＬＥＤ電流制御装置および発光装置に関し、特に複数の設定値の積に応じた電流値を供給する電流制御回路、ＬＥＤ電流制御装置および発光装置に関するものである。

携帯電話機などの電子機器においては、液晶表示画面（ＬＣＤ：Liquid Crystal Display）のバックライトやユーザインターフェイスとしてさまざまなＬＥＤ（Lighting Emitting Diode）が用いられている。また、ＬＥＤを単に点灯するだけではなく、機器の状態やユーザからの設定などに応じて、ＬＥＤの発光輝度や点滅状態を変化させることも行なわれている。一般的に、このような視覚的効果は、「赤色」「緑色」「青色」の３種類のＬＥＤを配置し、それぞれの発光輝度を調整することで実現される。

ＬＥＤの発光輝度は、供給される電流値に応じて変化するため、任意の色を表現するには、各ＬＥＤへの供給電流値をそれぞれ制御する電流制御回路が必要となる。そこで、たとえば、特許文献１においては、パルス幅変調方式（ＰＷＭ：Pulse Width Modulation；以下、ＰＷＭ方式とも称す）により、供給電流値を制御する発光装置が開示されている。

ＰＷＭ方式は、Ｈ（ハイ）レベルおよびＬ（ロー）レベルが所定の周期毎に現れるパルス信号を発生し、そのパルス信号がＨレベルの期間だけ負荷へ電流を供給する方式である。そのため、Ｈレベルの期間が長くなるほど、供給される電流は大きくなる。ＰＷＭ方式では、１周期内におけるＨレベル期間の比率、すなわちデューティー比を変化させることで、供給電流値を制御する。

さらに、より高い視覚的効果を発揮させるため、ユーザからの設定やセンサなどからの信号に応じて、発光輝度や全体色調を変化させる試みも行なわれている。たとえば、特許文献２においては、音声の音圧レベルに応じて発光輝度を変化させるＬＥＤ制御回路が開示されている。
特開２００２−１１１７８６号公報 特開２００４−２０５６６９号公報

たとえば、携帯電話機における液晶表示画面の明るさは、ユーザによって設定変更できることが一般的である。このような携帯電話機に対して、センサからの信号に応じて発光輝度を変化させる構成を付加した場合には、ユーザからの設定値およびセンサ信号からの設定値に応じた電流値を供給する必要がある。すなわち、２つの設定値を乗算してデューティー比を決定する必要がある。さらに、複数のセンサからの信号に応じて発光輝度を変化させる構成とした場合には、各センサ信号に応じた設定値を全て乗算してデューティー比を決定する必要がある。

ところで、携帯電話機などの電子機器では、回路構成の簡素化や低消費電力化などの観点から、各設定値はデジタル値、すなわちビット列として与えられる。そのため、複数の設定値を乗算するためには、それぞれの設定値を構成するビット数の総和以上を扱う乗算器が必要となる。たとえば、６４段階（６ビット）をもつ設定値を互いに乗算するためには、１２ビットの乗算器が必要となる。

したがって、多くの設定値を乗算してデューティー比を決定する場合には、乗算器および記憶領域が多ビット化し、回路構成が複雑化するという問題があった。

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、簡素化された回路構成により複数の設定値の積に応じた電流値を供給する電流制御回路、ＬＥＤ電流制御装置および発光装置を提供することである。

この発明によれば、外部から複数の設定値を受け、複数の設定値の積に応じた電流値を供給する電流制御回路である。そして、この発明にかかる電流制御回路は、カウント値をクロック信号に基づいて加算または減算するカウンタ回路と、複数の設定値とそれぞれ対応付けられた複数のデコーダ回路と、複数のデコーダ回路から出力される複数の供給指令を結合した駆動指令を出力する結合部と、結合部から受けた駆動指令に応じて、供給する電流を断続して電流値を調整する駆動部とを備え、複数のデコーダ回路の各々は、自己と対応付けられた設定値およびカウント値を受け、カウント値が当該設定値に応じた値となる期間において供給指令を出力し、結合部は、複数のデコーダ回路のそれぞれから供給指令を受け、複数のデコーダ回路のいずれからも供給指令が与えられる期間において駆動指令を出力する。

好ましくは、電流制御回路は、さらに、複数の負荷に対してそれぞれ電流を供給し、かつ、負荷別に向けられた複数の設定値を受け、負荷毎に当該負荷に向けられた設定値の積に応じた電流値を供給し、かつ、複数の負荷とそれぞれ対応付けられた複数の結合部および複数の駆動部を備え、複数の駆動部の各々は、自己と対応付けられた負荷へ供給する電流を断続して電流値を調整し、複数の結合部の各々は、複数のデコーダ回路から出力される供給指令のうち、自己と対応付けられた負荷に向けられた設定値を受けて出力される供給指令を結合した駆動指令を生成し、当該駆動指令を自己と対応付けられた駆動部へ出力する。

好ましくは、複数の設定値は、２以上の負荷に向けられた設定値を含み、複数のデコーダ回路は、２以上の負荷に向けられた設定値を受け、同一の供給指令を当該負荷と対応付けられる２以上の結合部へ出力するデコーダ回路を含む。

好ましくは、供給指令は、ハイレベルとローレベルとが繰返されるパルス信号であり、結合部は、複数のパルス信号を受けて互いの論理積をとることで駆動指令を生成する。

好ましくは、複数のデコーダ回路の各々は、自己が受ける設定値の段階数に応じて、カウント値を構成する複数のビットのうち必要なビット数を使用する。

また、この発明によれば、電源と、電源に接続されたＬＥＤと、電源およびＬＥＤと直列に接続され、外部から複数の設定値を受け、複数の設定値の積に応じた電流値を供給する電流制御回路とを備えたＬＥＤ電流制御装置である。そして、電流制御回路は、カウント値をクロック信号に基づいて加算または減算するカウンタ回路と、複数の設定値のうちいずれか１つの設定値およびカウント値を受け、カウント値を構成する複数のビットのうち、それぞれ互いに異なる１または２以上のビットにより示される値が設定値に応じた値となる期間において供給指令を与える複数のデコーダ回路と、複数のデコーダ回路から複数の供給指令を受け、複数のデコーダ回路のいずれからも供給指令が与えられる期間において駆動指令を出力する結合部と、結合部から受けた駆動指令に応じて、供給する電流を断続して電流値を調整する駆動部とを含む。

また、この発明によれば、電源電圧と基準電圧との間に負荷回路と直列に接続される駆動トランジスタと、該駆動トランジスタの導通を制御する駆動制御回路とを有し、駆動トランジスタの導通する時間によって負荷回路に流れる電流を制御する電流制御回路である。そして、駆動制御回路は、１つのクロック信号から形成された第１デューティー比の第１パルス信号と、第１パルス信号とは異なる周期で第２デューティー比の第２パルス信号とを発生する複数のパルス発生回路を有し、第１パルス信号と第２パルス信号とを論理積したパルス信号により駆動トランジスタを駆動することを特徴とする。

好ましくは、第１および第２パルス信号の各デューティー比は、それぞれ異なる指令信号に基づいてそれぞれ設定可能なことを特徴とする。

好ましくは、複数のパルス発生回路は、クロック信号をカウントする１つのカウンタ回路と、該カウンタ回路で生成される複数の第１ビット出力を用いて第１指令信号との比較を行なう第１デコーダ回路と、該第１デコーダ回路で用いる複数の第１ビット出力とは異なる複数の第２ビット出力を用いて第２指令信号との比較を行なう第２デコーダ回路とを有することを特徴とする。

また、この発明によれば、負荷回路と、上述の電流制御回路とを備え、負荷回路は、互いに色の異なる複数のＬＥＤ素子からなり、各ＬＥＤ素子に流す電流を複数の駆動トランジスタを用いて個別に制御することを特徴とする、発光装置である。

この発明によれば、複数の設定に応じた供給指令を生成するための各デコーダ回路は、同一のカウンタ回路から出力されるカウント値に応じて供給指令を生成する。そのため、それぞれの設定値に応じた複数の供給指令を生成するための基準発生手段が１つのカウンタ回路で足りる。また、共通のカウント値に基づいて生成された供給指令は、互いに周期が逓倍となるので、結合部で供給指令を結合することにより、供給指令同士の合成処理を容易に行なうことができる。よって、簡素化された回路構成により複数の設定値の積に応じた電流値を供給する電流制御回路、ＬＥＤ電流制御装置および発光装置を実現できる。

この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。

［実施の形態１］
図１は、実施の形態１に従うＬＥＤ電流制御装置１の概略構成図である。

図１を参照して、ＬＥＤ電流制御装置１は、電流制御回路１０１と、電源ノード８と、発光素子ＬＥＤと、制限抵抗Ｒとからなる。そして、電源ノード８と接地電位との間に、発光素子ＬＥＤ、制限抵抗Ｒおよび電流制御回路１０１が直列に接続される。

電流制御回路１０１は、互いに独立した２つの設定値を受け、２つの設定値の論理積に応じた電流値で発光素子ＬＥＤを駆動する。そして、電流制御回路１０１は、トランジスタＴＲと、発振部４と、カウンタ回路６と、下位デコーダ１２と、上位デコーダ１４と、ＡＮＤ回路１０とからなる。

トランジスタＴＲは、電源ノード８と基準電位との間に介挿され、ゲートに与えられたパルス信号に応じて回路を遮断または導通させ、発光素子ＬＥＤへ供給する電流値を調整する。すなわち、トランジスタＴＲは、駆動部として機能する。そして、トランジスタＴＲは、たとえば、ＮＭＯＳトランジスタなどからなる。

発振部４は、一定周期でクロックパルスを生成し、カウンタ回路６へ出力する。
カウンタ回路６は、アップカウンタまたはダウンカウンタであり、発振部４から受けたクロックパルスと同期して、カウント値を１ビットずつ加算または減算する。そして、カウンタ回路６は、下位デコーダ１２および上位デコーダ１４において必要とされるビット数からなるカウント値をもち、そのカウント値をビット毎に出力する。なお、実施の形態１においては、カウンタ回路６がアップカウンタであるとして以下の説明を行なう。

下位デコーダ１２は、カウンタ回路６から出力されるカウント値を受け、そのカウント値における下位側の１または２以上のビットと外部から受けた設定値１とを比較し、設定値１に一致するか否かに基づいて、供給指令であるＨレベルまたはＬレベルの信号を出力する。

上位デコーダ１４は、カウンタ回路６から出力されるカウント値を受け、そのカウント値における上位側の１または２以上のビットと外部から受けた設定値２とを比較し、設定値２に一致するか否かに基づいて、供給指令であるＨレベルまたはＬレベルの信号を出力する。

下位デコーダ１２および上位デコーダ１４は、与えられる設定値の段階数に応じて、必要とされるビット数が決定される。たとえば、６４段階からなる設定値を受付ける場合には、６４＝２^６であることから、６ビットが必要となる。

ＡＮＤ回路１０は、下位デコーダ１２から出力される信号と、上位デコーダ１４から出力される信号とを結合し、駆動指令をトランジスタＴＲのゲートへ与え、トランジスタＴＲの遮断または導通を制御する。そして、ＡＮＤ回路１０は、下位デコーダ１２および上位デコーダ１４から出力される信号同士の論理積を演算し、下位デコーダ１２および上位デコーダ１４から出力される信号がいずれもＨレベルである場合のみＨレベルの信号を出力する。

発光素子ＬＥＤは、たとえば、携帯電話機のユーザインターフェイスとして用いられるＬＥＤであり、供給される電流値に応じてその発光輝度を変化させる。

制限抵抗Ｒは、発光素子ＬＥＤの破損防止を目的としたものであり、過大な突入電流を抑制する。なお、過電流耐力の高い発光素子ＬＥＤを用いる場合や他の保護機能を備える場合には、必ずしも制限抵抗Ｒを設ける必要はない。

設定値１および２は、主に、所定の段階数に対する段階値として与えられ、０〜１００％の範囲のデューティー比を意味する。そして、設定値１および２は、携帯電話機の数字キー（図示しない）などを介してユーザから与えられたり、外部または内蔵のセンサ（図示しない）からの信号に応じて与えられたりする。なお、外部または内蔵のセンサから与えられる信号はアナログ信号であることも多いが、その場合には、アナログ・デジタル変換器（ＡＤＣ）を用いて、デジタル信号に変換して設定値として利用することができる。

以下、電流制御回路１０１の動作について詳細に説明する。なお、実施の形態１においては、設定値１の設定可能範囲は１６段階（４ビット）とし、設定値２の設定可能範囲は６４段階（６ビット）とする。そして、カウンタ回路６は、１０ビットのカウント値を出力する。

下位デコーダ１２は、カウンタ回路６から出力されるカウント値のうち、下位４ビットについて設定値１にかかるビットパターンと一致するか否かを判断する。そして、下位デコーダ１２は、設定値１にかかるビットパターンと一致する期間においてのみＨレベルを出力し、それ以外の期間ではＬレベルを出力する。

下位デコーダ１２は、１６段階の設定可能範囲をもつ設定値１が与えられるので、２進数表示で「００００」，「０００１」，・・・，「１１１１」の１６通りのパターンを受付ける。そこで、たとえば、１６段階中の２段階（デューティー比１２．５％）を設定する場合には、設定値１として、上述の１６通りのパターン中に含まれる２つのパターン（一例として、２進数表示で「００００」および「０００１」）が下位デコーダ１２へ与えられる。

同様に、上位デコーダ１４は、カウンタ回路６から出力されるカウント値のうち、上位６ビットについて設定値２にかかるビットパターンと一致するか否かを判断する。そして、上位デコーダ１４は、設定値２にかかるビットパターンと一致する期間においてのみＨレベルを出力し、それ以外の期間ではＬレベルを出力する。

上位デコーダ１４は、６４段階の設定可能範囲をもつ設定値２が与えられるので、２進数表示で「００００００」，「０００００１」，・・・，「１１１１１１」の６４通りのパターンを受付ける。そこで、たとえば、６４段階中の１６段階（デューティー比２５％）を設定する場合には、設定値２として、上述の６４通りのパターン中に含まれる１６のパターン（一例として、２進数表示で「００００００」，「０００００１」，・・・，「００１１１１」）が上位デコーダ１４へ与えられる。なお、設定値として、複数のパターンを与える場合には、その時間および処理が複雑となるので、設定値２として、２進数表示で「００ｘｘｘｘ」（「ｘ」は、いずれの値でもよいことを意味する）という形式のパターンを上位デコーダ１４へ与えることもできる。

図２は、上述の例における各部のタイムチャートである。なお、図２においては、簡素化のためカウント値を１６進数で示し、１６進数を示す記号「ｈ」を付加する。

図２（ａ）は、カウンタ回路６から出力されるカウント値である。
図２（ｂ）は、カウンタ回路６から出力されるカウント値の下位ビットである。

図２（ｃ）は、カウンタ回路６から出力されるカウント値の上位ビットである。
図２（ｄ）は、下位デコーダ１２から出力される信号である。

図２（ｅ）は、上位デコーダ１４から出力される信号である。
図２（ｆ）は、ＡＮＤ回路１０から出力される信号である。

図２（ａ）を参照して、カウンタ回路６から出力されるカウント値は、１０ビットからなり、１６進数表示で「０００ｈ」，「００１ｈ」，・・・，「３ＦＦｈ」の範囲で、所定の周期でカウントアップされる。

図２（ｂ）を参照して、下位ビットは、カウンタ回路６から出力されるカウント値と同じ周期でカウントアップされる。

図２（ｃ）を参照して、上位ビットは、カウンタ回路６から出力されるカウント値に対して１６倍の長い周期でカウントアップされる。

図２（ｄ）を参照して、下位デコーダ１２は、「０００ｈ」，「００１ｈ」および「０１０ｈ」，「０１１ｈ」といったように、カウント値の下位４ビットが「００００」または「０００１」であれば、上位ビットにかかわらずＨレベルを出力する。そのため、下位デコーダ１２は、周期Ｔ１で所定のデューティー比を出力する。

図２（ｅ）を参照して、上位デコーダ１４は、「０００ｈ」，「００１ｈ」，・・・，「０ＦＦｈ」といったように、カウント値の上位６ビットが「００ｘｘｘｘ」であれば、下位ビットにかかわらずＨレベルを出力する。そのため、上位デコーダ１４は、周期Ｔ２で所定のデューティー比を出力する。

図２（ｆ）を参照して、ＡＮＤ回路１０は、下位デコーダ１２から出力される信号と上位デコーダ１４から出力される信号との論理積をとれば、下位デコーダ１２および上位デコーダ１４がいずれもＨレベルの信号を出力している期間において、Ｈレベルの信号を出力する。

ここで、下位デコーダ１２および上位デコーダ１４は、互いにカウンタ回路６から出力されるカウント値に基づいてパルス信号を生成する。そのため、カウンタ回路６がカウント値を一巡させる期間、すなわちカウント値が「０００ｈ」から「３ＦＦｈ」となるまでの期間を１周期として見ると、下位デコーダ１２および上位デコーダ１４から出力されるパルス信号は、それぞれ設定値１および設定値２のデューティー比に従う。また、上位デコーダ１４から出力されるパルス信号の周期は、下位デコーダ１２から出力されるパルス信号の周期の逓倍となるので、パルス信号間における周期ズレや位相ズレは生じない。そのため、ＡＮＤ回路１０から出力されるパルス信号のデューティー比は、設定値１のデューティー比と、設定値２のデューティー比との積と一致する。

したがって、電流制御回路１０１は、設定値１と設定値２との積に応じた電流値を発光素子ＬＥＤへ供給できる。

上述の説明においては、設定値１のデューティー比が１２．５％および設定値２のデューティー比が２５％である場合について説明したが、設定値１および設定値２は、それぞれ独立に設定することができ、かつ、いずれの値に設定されてもその積により決まるデューティー比をもつパルス信号をトランジスタＴＲへ与えることができる。

［実施の形態１の変形例］
下位デコーダ１２および上位デコーダ１４は、対象とするビットが示す値を数値に変換し、設定値と比較する構成としてもよい。

なお、実施の形態１の変形例においては、実施の形態１と同様に、設定値１の設定可能範囲は１６段階（４ビット）とし、設定値２の設定可能範囲は６４段階（６ビット）とする。そして、カウンタ回路６は、１０ビットのカウント値を出力する。

実施の形態１の変形例にかかる下位デコーダ１２は、カウンタ回路６から受けたカウント値のうち下位４ビットを内部カウント値として抽出する。そして、下位デコーダ１２は、内部カウント値が設定値１以下となる期間においてＨレベルを出力し、それ以外の期間ではＬレベルを出力する。

実施の形態１の変形例にかかる上位デコーダ１４は、カウンタ回路６から受けたカウント値のうち上位６ビットを内部カウント値として抽出する。そして、上位デコーダ１４は、内部カウント値が設定値２以下となる期間においてＨレベルを出力し、それ以外の期間ではＬレベルを出力する。

図３は、実施の形態１の変形例に従う各部のタイムチャートである。なお、図３においては、簡素化のためカウント値を１６進数で示し、その表示のため「ｈ」記号を付加する。

図３（ａ）は、カウンタ回路６から出力されるカウント値である。
図３（ｂ）は、下位デコーダ１２における内部カウント値である。

図３（ｃ）は、下位デコーダ１２から出力される信号である。
図３（ｄ）は、上位デコーダ１４における内部カウント値である。

図３（ｅ）は、上位デコーダ１４から出力される信号である。
図３（ｆ）は、ＡＮＤ回路１０から出力される信号である。

図３（ａ）を参照して、カウンタ回路６は、発振部４から受けたクロックパルスに従い、所定の周期でカウント値を１ずつ増加させる。そして、カウンタ回路６は、「０００ｈ」，「００１ｈ」，・・・，「３ＦＦｈ」の範囲で、所定の周期で繰返しカウントアップする。なお、カウンタ回路６は１０ビットからなるので、その周期は、発振部４の周期の２^１０（１０２４）倍となる。

図３（ｂ）を参照して、下位デコーダ１２は、カウンタ回路６から出力されるカウント値の下位４ビットを抽出するので、下位デコーダ１２は、「０ｈ」，「１ｈ」，・・・，「Ｆｈ」の範囲で、所定の周期で繰返しカウントアップする。

たとえば、１６段階中の２段階（デューティー比１２．５％）を設定する場合には、設定値１として「１ｈ」が与えられる。すると、下位デコーダ１２は、設定値１と内部カウント値とを比較し、内部カウント値が設定値１以下となる期間のみＨレベルを出力する。

図３（ｃ）を参照して、図３（ｂ）に示す比較結果に基づいて、下位デコーダ１２は、デューティー比が１２．５％であるパルス信号を出力する。なお、下位デコーダ１２が出力するパルス信号の周期は、内部カウント値の周期と一致する。

図３（ｄ）を参照して、上位デコーダ１４は、カウンタ回路６から出力されるカウント値の上位６ビットを抽出するので、上位デコーダ１４は、「００ｈ」，「０１ｈ」，・・・，「３Ｆｈ」の範囲で、所定の周期で繰返しカウントアップする。

たとえば、６４段階中の１６段階（デューティー比２５％）を設定する場合には、設定値２として「０Ｆｈ」が与えられる。すると、上位デコーダ１４は、設定値２と内部カウント値とを比較し、内部カウント値が設定値２以下となる期間のみＨレベルを出力する。

図３（ｅ）を参照して、図３（ｄ）に示す比較結果に基づいて、上位デコーダ１４は、デューティー比が２５％であるパルス信号を出力する。なお、上位デコーダ１４が出力するパルス信号の周期は、カウンタ回路６から出力されるカウント値の周期と一致する。

図３（ｆ）を参照して、ＡＮＤ回路１０は、下位デコーダ１２から出力される信号と上位デコーダ１４から出力される信号との論理積を演算し、下位デコーダ１２および上位デコーダ１４がいずれもＨレベルの信号を出力している期間において、Ｈレベルの信号を出力する。

以上の動作により、１周期、すなわちカウント値が「０００ｈ」から「３ＦＦｈ」となるまでの期間で見ると、ＡＮＤ回路１０は、設定値１により設定されるデューティー比と設定値２により設定されるデューティー比との論理積により決まるデューティー比をもつパルス信号をトランジスタＴＲのゲートへ与える。

上述の説明においては、設定値１のデューティー比が１２．５％および設定値２のデューティー比が２５％である場合について説明したが、設定値１および設定値２は、それぞれ独立に設定することができ、かつ、いずれの値に設定されてもその積により決まるデューティー比をもつパルス信号をトランジスタＴＲのゲートへ与えることができる。

また、上述の説明では、下位デコーダ１２および上位デコーダ１４は、それぞれ内部カウント値が設定値１および設定値２以下となる期間において、Ｈレベルの信号を出力するような構成について説明したが、この構成に限られることはない。たとえば、それぞれカウント値が設定値１および設定値２より大きい場合において、Ｈレベルの信号を出力するように構成してもよい。

この発明の実施の形態１によれば、下位デコーダおよび上位デコーダは、それぞれ同一のカウンタ回路から出力されるカウント値を構成するビットに基づいて、設定値に応じたパルス信号を出力する。そのため、それぞれの設定値に応じたパルス信号を互いに独立に生成する場合に比較して、１つの基準発生手段を配置するだけで済む。また、共通のカウント値に基づいて生成されたパルス信号は、その周期および位相が互いに一致するので、論理積を演算することで、パルス信号同士の乗算を容易に行なうことができる。よって、簡素化された回路構成により複数の設定値の積に応じた電流値を供給する電流制御回路およびそれを備えたＬＥＤ電流制御装置を実現できる。

また、この発明の実施の形態１によれば、それぞれのデコーダにおいて使用されるビット数に応じて、受付けることのできる設定値の段階数が決まる。さらに、それぞれのデコーダにおいて使用されるビット数は任意に選択できるので、設定値の段階数がいずれであっても比較的設計が自由なＬＥＤ電流制御装置を実現できる。

［実施の形態２］
上述の実施の形態１においては、１つのＬＥＤに対して、２つの設定を与える場合について説明した。

一方、実施の形態２においては、複数のＬＥＤに対して、共通の設定および個別の設定を与える場合について説明する。

図４は、実施の形態２に従うＬＥＤ電流制御装置２の概略構成図である。
図４を参照して、ＬＥＤ電流制御装置２は、電流制御回路１０２と、電源ノード８と、発光素子ＬＥＤ．Ｒ，ＬＥＤ．Ｇ，ＬＥＤ．Ｂとからなる。そして、電源ノード８と接地電位との間に、発光素子ＬＥＤ．Ｒ，ＬＥＤ．Ｇ，ＬＥＤ．Ｂがそれぞれ接続され、電流制御回路１０２により駆動される。

発光素子ＬＥＤ．Ｒ，ＬＥＤ．Ｇ，ＬＥＤ．Ｂは、それぞれ「赤色」「緑色」「青色」の発光素子が複数接続されたものであり、たとえば、ＬＥＤ表示画面のバックライトなどに用いられる。そして、発光素子ＬＥＤ．Ｒ，ＬＥＤ．Ｇ，ＬＥＤ．Ｂの各々の発光輝度を調整することで、さまざまな色調を表現することができる。

電流制御回路１０２は、発光素子ＬＥＤ．Ｒ，ＬＥＤ．Ｇ，ＬＥＤ．Ｂに対する共通設定である設定値１およびそれぞれに対する個別設定である設定値２．１，２．２，２．３を受け、その設定値に応じた電流値で発光素子ＬＥＤ．Ｒ，ＬＥＤ．Ｇ，ＬＥＤ．Ｂを駆動する。そして、電流制御回路１０２は、トランジスタＴＲ１，ＴＲ２，ＴＲ３と、発振部４と、カウンタ回路６と、下位デコーダ１２と、上位デコーダ１４．１，１４．２，１４．３と、ＡＮＤ回路１０．１，１０．２，１０．３とからなる。

トランジスタＴＲ１，ＴＲ２，ＴＲ３は、それぞれ電源ノード８と基準電位との間に介挿され、ゲートに与えられたパルス信号に応じて回路を遮断または導通させ、発光素子ＬＥＤ．Ｒ，ＬＥＤ．Ｇ，ＬＥＤ．Ｂへ供給する電流値を調整する。

下位デコーダ１２は、カウンタ回路６から出力されるカウント値を受け、そのカウント値における下位側の１または２以上のビットと外部から受けた設定値１とを比較し、設定値１に一致するか否かに基づいて、ＨレベルまたはＬレベルの信号を出力する。

上位デコーダ１４．１，１４．２，１４．３は、それぞれカウンタ回路６から出力されるカウント値を受け、そのカウント値における上位側の１または２以上のビットと外部から受けた設定値２．１，２．２，２．３とを比較し、設定値２．１，２．２，２．３に一致するか否かに基づいて、ＨレベルまたはＬレベルの信号を出力する。

ＡＮＤ回路１０．１，１０．２，１０．３は、下位デコーダ１２から出力される信号と、それぞれ上位デコーダ１４．１，１４．２，１４．３から出力される信号との論理積をとり、下位デコーダ１２および上位デコーダ１４．１，１４．２，１４．３から出力される信号がいずれもＨレベルである期間のみＨレベルとなる信号を生成する。そして、ＡＮＤ回路１０．１，１０．２，１０．３は、それぞれ生成した信号をトランジスタＴＲ１，ＴＲ２，ＴＲ３のゲートへ与える。

発振部４およびカウンタ回路６は、実施の形態１と同様であるので、詳細な説明は繰返さない。

図５は、実施の形態２に従う各部のタイムチャートである。なお、一例として、設定値１のデューティー比は５０％、設定値２．１，２．２，２．３のデューティー比はそれぞれ２５％，５０％，７５％である。

図５（ａ）は、下位デコーダ１２から出力される信号である。
図５（ｂ）は、上位デコーダ１４．１から出力される信号である。

図５（ｃ）は、上位デコーダ１４．２から出力される信号である。
図５（ｄ）は、上位デコーダ１４．３から出力される信号である。

図５（ｅ）は、ＡＮＤ回路１０．１から出力される信号である。
図５（ｆ）は、ＡＮＤ回路１０．２から出力される信号である。

図５（ｇ）は、ＡＮＤ回路１０．３から出力される信号である。
図５（ａ）を参照して、下位デコーダ１２は、設定値１に従い、一定の周期毎に所定のデューティー比（５０％）のＨレベルとＬレベルとを繰返すパルス信号を出力する。

図５（ｂ），図５（ｃ），図５（ｄ）を参照して、上位デコーダ１４．１，１４．２，１４．３は、それぞれ設定値２．１，２．２，２．３に従い、デューティー比２５％，５０％，７５％のパルス信号を出力する。なお、上位デコーダ１４．１，１４．２，１４．３は、互いに独立にパルス信号を生成するが、カウンタ回路６から出力される共通のカウント値に基づいてパルス信号を生成するため、その周期は互いに同一となる。

図５（ｅ），図５（ｆ），図５（ｇ）を参照して、ＡＮＤ回路１０．１，１０．２，１０．３は、下位デコーダ１２から出力される信号と、それぞれ上位デコーダ１４．１，１４．２，１４．３から出力される信号との論理積を出力する。よって、ＡＮＤ回路１０．１，１０．２，１０．３は、設定値１のデューティー比とそれぞれ設定値２．１，２．２，２．３のデューティー比との積をデューティー比にもつパルス信号を出力する。すなわち、ＡＮＤ回路１０．１，１０．２，１０．３が出力するパルス信号のデューティー比は、それぞれ１２．５％，２５％，３７．５％となる。

上述のように、上位デコーダ１４．１，１４．２，１４．３は、カウント値に含まれる同一の上位ビットに基づいてそれぞれパルス信号を生成するが、これは、生成されたパルス信号が互いに独立して使用されるためである。すなわち、生成されたパルス信号が互いに独立して使用される場合には、複数のデコータにおいて、カウント値に含まれるビットを重複して使用することができる。

この発明の実施の形態２によれば、実施の形態１における効果に加えて、共通の設定値と各ＬＥＤの個別の設定値との両方の設定値に応じた電流値をそれぞれのＬＥＤへ供給できる。そのため、発光色の異なる複数のＬＥＤを組合せて表示を行なう場合などにおいて、共通設定値により全体輝度の制御を行ない、かつ、個別設定値により全体色調の制御を同時に行なうことができる。よって、全体の表示効果を低下させることなく、ユーザからの設定などに容易に対応できる。

また、この発明の実施の形態２によれば、共通設定値を受ける下位デコーダは、その出力をそれぞれのＬＥＤに対するＡＮＤ回路へ出力するので、共通設定値を受付けるデコーダをそれぞれのＬＥＤ回路において設ける必要がない。また、個別設定値を受付ける上位デコーダは、それぞれカウント値を構成する同一のビットを用いて、パルス信号を生成する。そのため、それぞれが互いに異なるビットを用いる場合に比較して、カウンタ回路が出力するカウント値のビット数を抑制できる。よって、より簡素化された回路構成のＬＥＤ電流制御装置を実現できる。

［実施の形態３］
上述の実施の形態１においては、１つのＬＥＤに対して、２つの設定値を与える場合について説明した。

一方、実施の形態３においては、１つのＬＥＤに対して、３つの設定値を与える場合について説明する。

図６は、実施の形態３に従うＬＥＤ電流制御装置３の概略構成図である。
図６を参照して、ＬＥＤ電流制御装置３は、電流制御回路１０３と、電源ノード８と、発光素子ＬＥＤと、制限抵抗Ｒとからなる。そして、電源ノード８と接地電位との間に、発光素子ＬＥＤ、制限抵抗Ｒおよび電流制御回路１０３が直列に接続される。

電流制御回路１０３は、実施の形態１に従うＬＥＤ電流制御装置１の電流制御回路１０１において、中位デコーダ１３をさらに加えたものである。そして、電流制御回路１０３は、互いに独立した３つの設定値を受け、３つの設定値の積に応じた電流値で発光素子ＬＥＤを駆動する。

中位デコーダ１３は、カウンタ回路６から出力されるカウント値を受け、下位デコーダ１２および上位デコーダ１４のいずれもが利用しない中位側の１または２以上のビットと外部から受けた設定値３とを比較し、設定値２に一致するか否かに基づいて、ＨレベルまたはＬレベルの信号を出力する。

ＡＮＤ回路１０は、下位デコーダ１２、中位デコーダ１３および上位デコーダ１４から出力される３つの信号を受けて論理積をとり、いずれの信号もＨレベルである期間のみＨレベルとなる信号を生成する。

その他については、実施の形態１と同様であるので、詳細な説明は繰返さない。
図７は、実施の形態３に従う各部のタイムチャートである。なお、一例として、設定値１のデューティー比は５０％、設定値２のデューティー比は７５％、設定値３のデューティー比は２５％である。

図７（ａ）は、下位デコーダ１２から出力される信号である。
図７（ｂ）は、中位デコーダ１３から出力される信号である。

図７（ｃ）は、上位デコーダ１４から出力される信号である。
図７（ｄ）は、ＡＮＤ回路１０から出力される信号である。

図７（ａ）を参照して、下位デコーダ１２は、設定値１に従い、同一の期間毎にＨレベルとＬレベルとを繰返すパルス信号を出力する。

図７（ｂ）を参照して、中位デコーダ１３は、設定値３に従い、デューティー比が７５％であるパルス信号を出力する。

図７（ｃ）を参照して、上位デコーダ１４は、設定値２に従い、デューティー比が２５％であるパルス信号を出力する。

なお、図７（ａ），７（ｂ），７（ｃ）を参照して、中位デコーダ１３から出力されるパルス信号の周期は、下位デコーダ１２から出力されるパルス信号の周期の４倍であり、上位デコーダ１４から出力されるパルス信号の周期は、中位デコーダ１３から出力されるパルス信号の周期の２倍である。

図７（ｄ）を参照して、ＡＮＤ回路１０は、下位デコーダ１２、中位デコーダ１３および上位デコーダ１４からそれぞれ出力されるパルス信号の論理積を演算して出力する。よって、ＡＮＤ回路１０は、設定値１、設定値２および設定値３のデューティー比をそれぞれ乗算して得られるデューティー比をもつパルス信号を出力する。すなわち、ＡＮＤ回路１０が出力するパルス信号のデューティー比は、９．３７５％となる。

上述のように、ＡＮＤ回路１０は、設定値１のデューティー比に従い下位デコーダ１２から出力されるパルス信号、設定値２のデューティー比に従い上位デコーダ１４から出力されるパルス信号、および設定値３のデューティー比に従い中位デコーダ１３から出力されるパルス信号を受け、それらの論理積に基づくパルス信号を出力する。したがって、ＡＮＤ回路１０は、設定値１、設定値２および設定値３のデューティー比をすべて乗算したデューティー比をもつパルス信号をトランジスタＴＲのゲートへ与える。

よって、電流制御回路１０３は、外部から設定値１，２および３を受け、それらの乗算結果に応じた電流で発光素子ＬＥＤを駆動することができる。

なお、上述の説明では、３つの設定値を受け、その乗算結果に応じた電流を供給する場合について説明したが、４つ以上の設定値を受け、その乗算結果に応じた電流を供給する場合にも同様に適用できることは言うまでもない。

この発明の実施の形態３によれば、実施の形態１における効果に加えて、３以上の設定値の積に応じた電流値をＬＥＤへ供給することができる。よって、多くの設定値によりＬＥＤの発光輝度が調整される場合にも、より簡素化された回路構成のＬＥＤ電流制御装置を実現できる。

なお、上述の実施の形態１〜３においては、電流制御回路が発振部を備える場合について説明したが、外部からクロックパルスを受けるように構成してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

実施の形態１に従うＬＥＤ電流制御装置１の概略構成図である。 実施の形態１に従う各部のタイムチャートである。 実施の形態１の変形例に従う各部のタイムチャートである。 実施の形態２に従うＬＥＤ電流制御装置２の概略構成図である。 実施の形態２に従う各部のタイムチャートである。 実施の形態３に従うＬＥＤ電流制御装置３の概略構成図である。 実施の形態３に従う各部のタイムチャートである。

符号の説明

１，２，３ 電流制御装置、４ 発振部、６ カウンタ回路、８ 電源ノード、１０ ＡＮＤ回路、１２ 下位デコーダ、１３ 中位デコーダ、１４ 上位デコーダ、１０１，１０２，１０３ 電流制御回路、ＬＥＤ 発光素子、Ｒ 制限抵抗、ＴＲ，ＴＲ１，ＴＲ２，ＴＲ３ トランジスタ。

Claims (10)

1. 外部から複数の設定値を受け、前記複数の設定値の積に応じた電流値を供給する電流制御回路であって、
   カウント値をクロック信号に基づいて加算または減算するカウンタ回路と、
   前記複数の設定値とそれぞれ対応付けられた複数のデコーダ回路と、
   前記複数のデコーダ回路から出力される複数の供給指令を結合した駆動指令を出力する結合部と、
   前記結合部から受けた前記駆動指令に応じて、供給する電流を断続して電流値を調整する駆動部とを備え、
   前記複数のデコーダ回路の各々は、自己と対応付けられた設定値および前記カウント値を受け、前記カウント値が当該設定値に応じた値となる期間において供給指令を出力し、
   前記結合部は、前記複数のデコーダ回路のそれぞれから前記供給指令を受け、前記複数のデコーダ回路のいずれからも前記供給指令が与えられる期間において前記駆動指令を出力する、電流制御回路。
2. 前記電流制御回路は、
   さらに、複数の負荷に対してそれぞれ電流を供給し、かつ、負荷別に向けられた複数の設定値を受け、負荷毎に当該負荷に向けられた設定値の積に応じた電流値を供給し、
   かつ、前記複数の負荷とそれぞれ対応付けられた複数の前記結合部および複数の前記駆動部を備え、
   前記複数の駆動部の各々は、自己と対応付けられた負荷へ供給する電流を断続して電流値を調整し、
   前記複数の結合部の各々は、前記複数のデコーダ回路から出力される前記供給指令のうち、自己と対応付けられた負荷に向けられた設定値を受けて出力される供給指令を結合した駆動指令を生成し、当該駆動指令を自己と対応付けられた駆動部へ出力する、請求項１に記載の電流制御回路。
3. 前記複数の設定値は、２以上の負荷に向けられた設定値を含み、
   前記複数のデコーダ回路は、２以上の負荷に向けられた設定値を受け、同一の供給指令を当該負荷と対応付けられる２以上の結合部へ出力するデコーダ回路を含む、請求項２に記載の電流制御回路。
4. 前記供給指令は、ハイレベルとローレベルとが繰返されるパルス信号であり、
   前記結合部は、複数のパルス信号を受けて互いの論理積をとることで前記駆動指令を生成する、請求項１〜３のいずれか１項に記載の電流制御回路。
5. 前記複数のデコーダ回路の各々は、自己が受ける前記設定値の段階数に応じて、前記カウント値を構成する複数のビットのうち必要なビット数を使用する、請求項１〜４のいずれか１項に記載の電流制御回路。
6. 電源と、
   前記電源に接続されたＬＥＤと、
   前記電源および前記ＬＥＤと直列に接続され、外部から複数の設定値を受け、前記複数の設定値の積に応じた電流値を供給する電流制御回路とを備え、
   前記電流制御回路は、
   カウント値をクロック信号に基づいて加算または減算するカウンタ回路と、
   前記複数の設定値のうちいずれか１つの設定値および前記カウント値を受け、前記カウント値を構成する複数のビットのうち、それぞれ互いに異なる１または２以上のビットにより示される値が前記設定値に応じた値となる期間において供給指令を与える複数のデコーダ回路と、
   前記複数のデコーダ回路から複数の前記供給指令を受け、前記複数のデコーダ回路のいずれからも前記供給指令が与えられる期間において駆動指令を出力する結合部と、
   前記結合部から受けた前記駆動指令に応じて、供給する電流を断続して電流値を調整する駆動部とを含む、ＬＥＤ電流制御装置。
7. 電源電圧と基準電圧との間に負荷回路と直列に接続される駆動トランジスタと、該駆動トランジスタの導通を制御する駆動制御回路とを有し、前記駆動トランジスタの導通する時間によって前記負荷回路に流れる電流を制御する電流制御回路であって、
   前記駆動制御回路は、１つのクロック信号から形成された第１デューティー比の第１パルス信号と、前記第１パルス信号とは異なる周期で第２デューティー比の第２パルス信号とを発生する複数のパルス発生回路を有し、前記第１パルス信号と前記第２パルス信号とを論理積したパルス信号により前記駆動トランジスタを駆動することを特徴とする電流制御回路。
8. 前記第１および第２パルス信号の各デューティー比は、それぞれ異なる指令信号に基づいてそれぞれ設定可能なことを特徴とする請求項７に記載の電流制御回路。
9. 前記複数のパルス発生回路は、
   前記クロック信号をカウントする１つのカウンタ回路と、
   該カウンタ回路で生成される複数の第１ビット出力を用いて第１指令信号との比較を行なう第１デコーダ回路と、
   該第１デコーダ回路で用いる前記複数の第１ビット出力とは異なる複数の第２ビット出力を用いて第２指令信号との比較を行なう第２デコーダ回路とを有することを特徴とする、請求項８に記載の電流制御回路。
10. 負荷回路と、
    請求項７〜９のいずれか１項に記載の電流制御回路とを備え、
    前記負荷回路は、互いに色の異なる複数のＬＥＤ素子からなり、各ＬＥＤ素子に流す電流を複数の駆動トランジスタを用いて個別に制御することを特徴とする、発光装置。

Images