KR101202129B1

KR101202129B1 - 디플리커 기능을 갖는 ｌｅｄ제어기, ｌｅｄ 디플리커회로 및 ｌｅｄ 디플리커방법

Info

Publication number: KR101202129B1
Application number: KR1020100115660A
Authority: KR
Inventors: 쉬아이-치이 양; 슈아이-무 린; 추안-요 시아오; 후안-취엔 양
Original assignee: 리치테크 테크놀로지 코포레이션
Priority date: 2010-07-14
Filing date: 2010-11-19
Publication date: 2012-11-15
Also published as: US20120013265A1; US8436544B2; TW201204167A; TWI422269B; KR20120007428A

Abstract

본 발명은 디플리커 기능을 갖는 LED제어기, LED디플리커회로 및 LED 디플리커방법을 제공한다.
특히 본 발명에 의한 LED제어기는, PWM(a pulse width modulation) 신호를 수신하고 상기 PWM 신호의 듀티비(the duty ratio of the PWM signal)를 나타내는 듀티입력신호를 발생하는 듀티비를 연산하는 듀티비 연산회로(a duty ratio calculation circuit)와;
상기 듀티입력신호 내의 노이즈가 필터되는 듀티출력신호를 발생하고 상기 듀티입력신호를 수신하는 LED 디플리커회로(an LED de-flicker circuit); 및
상기 듀티출력신호를 수신하고 LED회로를 제어하는 디밍신호(a dimming signal를) 발생하는 디밍회로(a dimming circuit);를 포함하되,
상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 크지 않을 때, 상기 듀티출력신호는 변화되지 않고, 상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 클 때, 상기 듀티출력신호는 듀티입력신호를 따르는 것을 특징으로 한다.

Description

디플리커 기능을 갖는 ＬＥＤ제어기, ＬＥＤ 디플리커회로 및 ＬＥＤ 디플리커방법{LED CONTROLLER WITH DE-FLICKER FUNCTION AND LED DE-FLICKER CIRCUIT AND METHOD THEREOF}

본 발명은 디플리커 기능을 갖는 발광다이오드(LED)에 관한 것으로 특히 히스테리시스 제어에 의해 디플리커 기능을 제공하는 LED 제어기에 관한 것이다. 또한 본 발명은 LED 디플리커회로 및 LED 디플리커방법에 관한 것이다.

도1은 적어도 하나의 LED를 갖는 LED회로를 제어하는 종래기술에 의한 LED 제어기의 구조를 도시한 것이다. 상기 LED의 밝기는 PWM(a pulse width modulation) 신호(2)의 듀티비(a duty ratio)에 따라 조절될 수 있다. 보다 높은 듀티비는 보다 밝은 LED를 이룰 수 있다. 도1에 도시된 회로에서 듀티비 연산회로(110)는 듀티비를 구하기 위해 높은 주파수 클록신호 CLK(3)에 의해 PWM신호(2)의 주기와 펄스폭을 계수한다.

그러나 도2에 도시된 바와 같이 PWM 신호의 상승과 하강에지는 실제에서 왜곡이 되고 클록신호 CLK(3)는 불안정적이다. 이러한 조건은 듀티비 연산의 오차를 일으킨다. 그러므로 PWM 신호(2)가 변화되지 않더라도 듀티비는 듀티비 연산의 오차 때문에 변화할 수 있고, 이것은 LED가 플리커(flicker) 하도록 한다.

상술한 종래기술에 근거하여 본 발명은 디플리커 기능을 갖는 LED제어기, LED디플리커회로 및 LED 디플리커방법을 제공한다.

본 발명의 제1 목적은 디플리커(de-flicker) 기능을 갖는 LED 제어기를 제공하는 것을 목적으로 한다.

본 발명의 제2 목적은 LED 디플리커 회로를 제공하는 것을 목적으로 한다.

본 발명의 제3 목적은 LED 디플리커 방법을 제공하는 것을 목적으로 한다.

상술한 목적을 달성하기 위하여 본 발명에 의한 디플리커 기능을 갖는 LED 제어기는 PWM(a pulse width modulation) 신호를 수신하고 상기 PWM 신호의 듀티비(the duty ratio of the PWM signal)를 나타내는 듀티입력신호를 발생하는 듀티비를 연산하는 듀티비 연산회로(a duty ratio calculation circuit)와; 상기 듀티입력신호 내의 노이즈가 필터되는 듀티출력신호를 발생하고 상기 듀티입력신호를 수신하는 LED 디플리커회로(an LED de-flicker circuit); 및 상기 듀티출력신호를 수신하고 LED회로를 제어하는 디밍신호(a dimming signal를) 발생하는 디밍회로(a dimming circuit);를 포함하되, 상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 크지 않을 때, 상기 듀티출력신호는 변화되지 않고, 상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 클 때, 상기 듀티출력신호는 듀티입력신호를 따르고 다음 시간까지 변화되지 않는 것을 특징으로 한다.

실시예에서 본 발명에 의한 LED 제어기는 상기 히스테리시스 트레스홀드를 동적으로 설정하기 위한 히스테리시스 트레스홀드 설정회로(a hysteresis threshold setting circuit)를 포함한다. 상기 히스테리시스 트레스홀드 설정회로는 PWM 신호의 주기 또는 듀티 입력신호에 따라 히스테리시스 트레스홀드를 결정하기 위한 히스테리시스 결정회로(a hysteresis determination circuit)를 포함한다.

또한 본 발명에 의한 듀티 입력신호를 수신하고 듀티입력신호 내의 노이즈가 필터되는 듀티출력신호를 발생하는 LED 디플리커회로는, 듀티입력신호를 수신(receiving)하고 듀티입력신호의 변화가 히스테리시스 트레스홀드 보다 큰지를 판단(determining)하고 판단신호(a judgment signal)를 발생하는 판단회로(a judgment circuit)와, 듀티입력신호를 출력하거나 변화되지 않는 듀티출력신호 출력을 유지하도록 상기 판단신호에 의해 제어되는 출력발생회로(an output generation circuit);를 포함하며,

상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 크지 않을 때, 상기 듀티출력신호는 변화되지 않고, 상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 클 때, 상기 듀티출력신호는 듀티입력신호를 따르고 다음 시간까지 변화되지 않는 것을 특징으로 한다.

상기 디플리커 회로에서, 상기 출력발생회로는, (a) 듀티입력신호 또는 (b) (i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호;를 선택하는 판단신호에 의해 제어되는 선택회로(a selecting circuit);를 포함하며, 상기 듀티 출력신호와 동일한 신호는 래치회로 내의 듀티입력신호를 저장하여 얻어진다.

바람직한 실시예에서 상기 출력발생회로는 듀티입력신호를 저장하기 위해 판단신호에 의해 제어되는 래치회로를 포함하며, 상기 래치회로의 출력은 듀티출력신호이다.

바람직한 실시예에서 상기 출력발생회로는 상술한 (a)와 (b) 신호의 비교결과에 따라 업 또는 다운 계수하는 업/다운 카운터를 포함하며 상기 업/다운 카운터의 출력은 듀티출력신호이다.

상술한 디플리커회로에서, 상기 판단회로는 상술한 (a)와 (b) 신호를 수신하기 위한 절대차회로(an absolute difference circuit)와; 상기 절대차회로는 상기 (a)와 (b) 신호 사이의 절대차에 따라 절대차신호를 발생하고,

상기 절대차신호와 상기 히스테리시스 트레스홀드(the hysteresis threshold)를 비교하고 판단신호를 발생하는 히스테리시스 트레스홀드 비교회로(a hysteresis threshold comparison circuit);를 포함한다.

상기 절대차회로는 상술한 (a)와 (b) 신호를 비교하는 수치비교회로(a number comparison circuit)와; 피감수(a minuend)를 수신하는 제1 단부와 감수(a subtrahend)를 수신하는 제2 단부를 갖는 감산회로(a subtraction circuit); 및 상기 감산회로는 절대차신호를 출력하고, 상기 (a) 와 (b)신호에서 신호를 선택하는 선택회로(a selecting circuit);를 포함하며, 선택된 신호는 피감수로 상기 제1 단부에 입력되고, 다른 신호는 감수로 상기 제2 단부에 입력되는 것을 특징으로 한다.

또한 본 발명에 의한 LED 디플리커 방법에 있어서,

상기 LED 디플리커 방법은, PWM(a pulse width modulation) 신호를 수신하고(receiving), 상기 PWM 신호의 듀티비(the duty ratio of the PWM signal)를 나타내는 듀티입력신호를 발생하는 듀티비를 연산하는 단계(calculating)와; 상기 듀티입력신호 내의 노이즈가 필터되는 듀티출력신호를 발생하고(generating), 상기 듀티입력신호를 수신하는 단계(receiving); 및 상기 듀티출력신호를 수신하고(receiving), LED회로를 제어하는 디밍신호(a dimming signal를) 발생하는 단계(generating);를 포함하되,

도1은 종래기술에 의한 LED 제어기(1) 및 관련 회로를 도시한 것이고,
도2는 종래기술에 의한 불안정한 PWM 신호의 파형과 불안정한 클록신호 CLK를 도시한 것이고,
도3은 본 발명에 의한 구체적인 실시예를 도시한 것이고,
도4는 본 발명에 의한 LED 디플리커회로(120)의 구조를 도시한 것이고,
도5는 본 발명에 의한 LED 디플리커회로(120)의 구체적인 실시예를 도시한 것이고,
도6은 본 발명에 의한 LED 디플리커회로(120)의 구체적인 다른 실시예를 도시한 것이고,
도7은 본 발명에 의한 래치회로(121)의 구체적인 다른 실시예를 도시한 것이고,
도8은 본 발명에 의한 LED 디플리커회로(120)의 다른 실시예를 도시한 것이고,
도9는 본 발명에 의한 판단회로(122)의 구체적인 실시예를 도시한 것이고,
도10은 본 발명에 의한 히스테리시스 트레스홀드 비교회로(125)의 구체적인 실시예를 도시한 것이고,
도11은 본 발명에 의한 절대차회로(124)의 구체적인 실시예를 도시한 것이고,
도12는 본 발명에 의한 보다 복잡한 절대차회로(124)의 구체적인 실시예를 도시한 것이고,
도13은 본 발명에 의한 출력발생회로의 다른 실시예를 도시한 것이고,
도14 및 도15는 본 발명에 의한 히스테리시스 트레스홀드 HYS가 히스테리시스 트레스홀드 설정회로(130)에 의해 동적으로 조절될 수 있는 것을 도시한 것이고,
도16은 본 발명에 의한 히스테리시스 트레스홀드 설정회로(130)의 구체적인 실시예를 도시한 것이고,
도17, 도18 및 도19는 본 발명에 의한 히스테리시스 결정회로의 몇몇 구체적인 실시예를 도시한 것이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 본 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 작동상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.

본 발명의 기술적 사상은 LED제어기, LED디플리커회로 및 LED 디플리커방법을 제공하며, LED 플리커 문제를 해결하기 위해 히스테리시스 판단을 이용한다.

도3은 본 발명의 실시예에 의한 디플리커 기능을 갖는 LED 제어기를 도시한다. 도시된 바와 같이 PWM 신호(2)는 LED 제어기(10)의 듀티비 연산회로(110)에 입력된다. 상기 듀티비 연산회로(110)는 도2(상기 클록신호 CLK(3) 는 내부적으로 발생되거나 외부적으로 공급될 수 있다)에 도시된 클록신호 CLK(3)에 의해 PWM 신호(2)의 듀티비를 연산하고 n비트 디지털 신호에 의해 듀티비를 표현하며, n비트 디지털 신호는 듀티입력신호 듀티-입력이다. 예를 들어 PWM 신호(2)의 ON-TIME은 t 이고 주기는 T, 듀티입력신호 듀티-입력(Duty-IN) = (t/T)*2ⁿ이다.

상기 듀티입력신호 듀티-입력(Duty-IN)은 LED디플리커회로(120)에 입력된다. 상기 LED디플리커회로(120)는 듀티입력신호 듀티-입력(Duty-IN)에 따라 듀티출력신호 듀티-출력(Duty-OUT)을 출력하며, 상기 듀티출력신호 듀티-출력(Duty-OUT)은 n비트 디지털 신호이고, 듀티입력신호 듀티-입력(Duty-IN)과 같은 히스테리시스 관계를 갖는다.

상기 듀티입력신호 듀티-입력(Duty-IN)의 변화가 히스테리시스 트레스홀드 HYS(미도시, 이후에 설명) 보다 크지 않을 때, 듀티출력신호 듀티-출력(Duty-OUT)은 변화하지 않고, 상기 듀티입력신호 듀티-입력(Duty-IN)의 변화가 히스테리시스 트레스홀드 HYS 보다 클 때, 듀티출력신호 듀티-출력(Duty-OUT)은 듀티입력신호 듀티-입력(Duty-IN)를 따르고, 상기 듀티입력신호 듀티-입력(Duty-IN)의 변화가 히스테리시스 트레스홀드 HYS 보다 클 때 다음 시간까지 변화하지 않는다. 예를 들어 상기 히스테리시스 트레스홀드 HYS 가 1이라고 가정하면, 신호 듀티-출력(Duty-OUT)가 신호 듀티-입력(Duty-IN)에 어떻게 반응하는지를 보여준다.

Time	듀티-입력(Duty-IN)	베이스라인	변화	듀티-출력(Duty-OUT)
T0	196	196	n/a	196
T1	197	196	1	196
T2	198	196	2	198
T3	197	198	1	198
T4	199	198	1	198
T5	200	198	2	200
T6	205	200	5	205

상기 듀티입력신호 듀티-입력(Duty-IN)이 히스테리시스 트레스홀드 HYS 보다 클 때만, 듀티출력신호 듀티-출력(Duty-OUT)이 듀티입력신호 듀티-입력(Duty-IN)를 따른다(T2, T5 및 T6 에서)

상기 LED 제어기(10) 내의 디밍회로(a dimming circuit,11)는 디플리커회로(120)에 의해 발생되는 듀티출력신호 듀티-출력(Duty-OUT)를 수신하고, LED 회로(4)의 밝기를 조정하는 디지털식 또는 아날로그식의 디밍신호를 발생한다. 상기 디밍신호가 디지털신호라면 LED 회로(4)의 평균전도시간을 제어하는데 이용될 수 있다. 상기 디밍신호가 아날로그신호라면 LED 회로(4)를 통하는 전류를 제어하는데 이용될 수 있다.

도4는 판단회로(122)와 출력발생회로(123)를 포함하는 LED디플리커회로(120)를 도시한다.

상기 판단회로(122)는 듀티입력신호 듀티-입력(Duty-IN)를 수신하고 상기 신호의 변화가 히스테리시스 트레스홀드 HYS 보다 큰지를 판단한다. 상기 듀티입력신호 듀티-입력(Duty-IN)의 변화가 히스테리시스 트레스홀드 HYS 보다 크면, 상기 판단회로는 판단신호를 발생한다. 상기 출력발생회로(123)는 판단신호에 의해 제어되고 상기 판단신호는 출력발생회로(123)이 듀티입력신호 듀티-입력(Duty-IN)를 출력할지 또는 현재 듀티출력신호 듀티-출력(Duty-OUT)을 출력으로 유지하는지를 판단한다. 상기 히스테리시스 트레스홀드 HYS는 소정 상수 또는 동적으로 조절될수 있는 수치가 될 수 있다. 상기 판단회로(122)의 구체적인 설명 및 히스테리시스 트레스홀드 HYS가 동적으로 어떻게 조절되는지가 이후에 설명될 것이다.

도5는 본 발명에 의한 LED 디플리커회로(120)의 구체적인 실시예를 도시한 것이다. 도4의 출력발생회로(123)는 듀티입력신호 듀티-입력(Duty-IN)을 수신하는 제1 입력터미널과 듀티출력신호 듀티-출력(Duty-OUT)을 수신하는 제2 입력터미널을 갖는 선택회로(1231)에 의해 구체화된다. 상기 선택회로(1231)는 상기 회로의 출력을 선택하는 판단회로에 의해 제어될 수 있다. 상기 판단회로(122)는 듀티입력신호 듀티-입력(Duty-IN)과 듀티출력신호 듀티-출력(Duty-OUT)을 수신하고, 판단신호를 출력할지를 판단하는 히스테리시스 트레스홀드 HYS를 갖는 듀티출력신호 듀티-출력(Duty-OUT)와 듀티입력신호 듀티-입력(Duty-IN)의 차를 비교한다.

도5에 도시된 바와 같이 상기 판단회로(122)(그리고 선택회로)로 듀티출력신호 듀티-출력(Duty-OUT)를 피드백하는 목적은 변화의 연산을 베이스라인(baseline)과 같이 이전의 시점에서 출력되는 듀티출력신호 듀티-출력(Duty-OUT)을 이용하는 것이다. 그러나 상기 베이스라인은 이전의 시점에서 출력되는 듀티출력신호 듀티-출력(Duty-OUT)가 되지 않는다.

도6에서 듀티입력신호 듀티-입력(Duty-IN)은 래치회로(121) 내에 저장될 수 있고 래치회로(121)의 출력 DT0은 판단회로(122)와 선택회로(1231)에 입력되는 베이스라인으로 이용된다. 상기 래치회로(121)는, 래치회로(121)가 판단신호에 의해 인에이블될 때만, 듀티입력신호 듀티-입력(Duty-IN)를 저장한다. 다시 설명하면 상기 신호 DT0는 이전 시점에 출력되는 듀티출력신호 듀티-출력(Duty-OUT)와 동일하다.

도6의 실시예에서, 상기 래치회로(121)는 D-type 플립플롭이 될 수 있으며 한정하지는 않는다. 도7에 도시된 바와 같이 듀티입력신호 듀티-입력(Duty-IN)은 D-type 플립플롭의 데이터 입력으로 입력된다. 상기 판단신호는 클록입력으로 입력되고, D-type 플립플롭의 출력신호는 신호 DT0이다. 상기 클록입력이 판단신호에 의해 트리거될 때, D-type 플립플롭은 듀티입력신호 듀티-입력(Duty-IN)을 저장한다.

도8은 LED 디플리커회로(120)의 또 다른 실시예이다. 도4에 도시된 출력발생회로(123)는 실시예에서 래치회로(1232)에 의해 구체화된다. 상기 실시예에서 래치회로(1232)는 판단신호에 의해 인에이블될 때, 듀티입력신호 듀티-입력(Duty-IN)를 저장하는 D-type 플립플롭이며 한정하지는 않는다. 그리고 상기 래치회로(1232)의 출력은 듀티출력신호 듀티-출력(Duty-OUT)이다.

상기 래치회로(1232)의 구조와 연결부는 래치회로(121)과 유사하지만 기능은 다르다. 상기 래치회로(121)는 베이스라인과 같이 듀티입력신호 듀티-입력(Duty-IN)를 저장하는 것이고, 상기 래치회로(1232)는 듀티입력신호 듀티-입력(Duty-IN)과 출력신호와 같은 이전의 듀티출력신호 듀티-출력(Duty-OUT) 중의 하나를 선택하는 것이다.

상기 판단회로(122)는 적절한 소프트웨어 또는 하드웨어를 갖는 프로세서에 의해 구체화될 수 있다. 도9는 본 발명에 의한 판단회로(122)의 구체적인 실시예를 도시한 것이다. 상기 실시예의 판단회로(122)는 절대차회로(absolute difference circuit, 124)와 비교회로(comparison circuit,125)를 포함한다. 상기 절대차회로(124)는 (a) 듀티입력신호 듀티-입력(Duty-IN)와 (b) (i) 듀티출력신호 듀티-출력(Duty-OUT) 또는 (ii) 신호 DT0 를 수신하며, 상기 신호는 듀티출력신호 듀티-출력(Duty-OUT)과 동일하고 상기 (a)와 (b) 사이의 차에 따라 절대차신호 DIF를 발생한다. 상기 히스테리시스 트레스홀드 비교회로(125)는 도10에서와 같이 비교기(125)가 될 수 있으며 한정하지는 않는다(상기 비교기(125)는 히스테리시스 비교기 또는 일반비교기가 될 수 있다).

도11은 절대차회로(124)의 구체적인 하드웨어 실시예이다. 상기 절대차회로(124)는 비교기(1241,히스테리시스 비교기 또는 일반비교기가 될 수 있다), 선택회로(1242) 및 감산회로(1243)를 포함한다.
상기 비교기(1241)는 상술한 신호(a)와 (b)를 비교하고, 상기 비교결과에 따라 선택회로(1242)는, 상술한 신호(a)와 (b) 중의 하나의 신호가, 피감수(a minuend)로 감산회로(1243)의 (+) 단부(the positive end)에 입력되고, 나머지 다른 하나의 신호가 감수(a subtrahend)로 감산회로(1243)의 (-) 단부(the negativee end)에 입력되도록, 신호 (a)와 (b)를 선택한다.
상기 감산회로(1243)의 출력은 절대차신호 DIF이다.

도12는 본 발명에 의한 보다 복잡한 절대차회로(124)의 구체적인 실시예를 도시한 것이다. 도12에 도시된 바와 같이 상기 선택회로(1242)는 제1 선택기(1244)와 제2 선택기(1245)를 포함한다. 상기 듀티입력신호 듀티-입력(Duty-IN)가 듀티출력신호 듀티-출력(Duty-OUT) 보다 클 때, 비교기(1241)의 출력은 듀티입력신호 듀티-입력(Duty-IN)을 선택하는 제1 선택기(1244)를 제어하고, 듀티출력신호 듀티-출력(Duty-OUT)을 선택하는 제2 선택기(1245)를 제어한다.

상기 듀티입력신호 듀티-입력(Duty-IN)가 듀티출력신호 듀티-출력(Duty-OUT) 보다 작을 때, 비교기(1241)의 출력은 듀티출력신호 듀티-출력(Duty-OUT)을 선택하는 제1 선택기(1244)를 제어하고, 듀티입력신호 듀티-입력(Duty-IN)을 선택하는 제2 선택기(1245)를 제어한다. 상기 감산회로(1243)는 인버터(1246)와 가산기(1248)를 포함한다. 상기 제2 선택기(1245)의 출력신호는 인버터(1246)에 입력되고 상기 인버터(1246)의 출력은 가산기(1248)에 의한 제1 선택기(1244)의 출력신호로 가산된다. 그리고 상기 듀티입력신호 듀티-입력(Duty-IN)와 듀티출력신호 듀티-출력(Duty-OUT)의 절대차인 절대차신호 DIF가 발생된다.

도13은 본 발명에 의한 출력발생회로(123)의 다른 실시예를 도시한 것이다. 도4에 도시된 출력발생회로는 업/다운 카운터(1233)에 의해 구체화된다. 상기 업/더윤 커운터(1233)는 판단신호에 의해 인에이블되고 비교기(1241)의 출력에 따라 업 또는 다운을 계수한다. 상기 카운터(1233)의 업/다운 출력이 듀티출력신호 듀티-출력(Duty-OUT)이다. 실시예에서 듀티입력신호 듀티-입력(Duty-IN)이 갑자기 방대한 양을 변화할 때 듀티출력신호 듀티-출력(Duty-OUT)는 즉시 반응하지 않는다; 대신에 LED회로(4)의 밝기가 급격하게 변화하지 않도록 점차적으로 변화한다. 이하는 듀티출력신호 듀티-출력(Duty-OUT)이 실시예에서 듀티입력신호 듀티-입력(Duty-IN)의 변에 어떻게 반응하는지에 대하여 도시한 것이다.

Time	듀티-입력(Duty-IN)	베이스라인	변화	듀티-출력(Duty-OUT)
T0	196	196	n/a	196
T1	205	196	9	197
T2	205	197	8	198
T3	205	198	7	199
T4	205	199	6	200
T5	205	200	5	201
T6	205	201	4	202
T7	205	202	3	203
T8	205	203	2	204
T9	205	204	1	204

상기 업/다운 카운터(1233)는 회로의 다른 부분의 클록신호와 동일하거나 다른 클록신호로 동작할 수 있다.

상기 업/다운 카운터(1233)가 다른 클록신호에서 동작하면, 상술한 표에서와 같이, 듀티출력신호 듀티-출력(Duty-OUT)의 변화는 각 단위시간에서 1 이상이 된다.

본 발명에 따르면 히스테리시스 트레스홀드 HYS 는 소정 상수가 될 수 있거나 동적으로 조절될 수 있는 수치이다. 이후의 조건에서 상기 히스테리시스 트레스홀드 HYS 는 도14 및 도15에 도시된 바와 같이 LED 제어기(10)의 출구측으로 수동으로 설정될 수 있다. 상기 히스테리시스 트레스홀드 HYS는 PWM 신호(2)의 주기 동안에 따라 또는 듀티입력신호 듀티-입력(Duty-IN)에 따라 히스테리시스 트레스홀드 설정회로(130)에 의해 결정될 수 있다. 보다 구체적으로 히스테리시스 트레스홀드 HYS가 동적으로 조절될 필요성 중의 하나는, PWM 신호(2)의 주기가 보다 길 때, PWM 신호(2)의 임팩트(impact)가 왜곡되고 클록신호 CLK(3) 불안정이 상대적으로 낮아질 수 있기 때문이다. 또한 PWM 신호(2)의 주기가 보다 짧을 때, 상기 임팩트(impact)는 상대적으로 보다 높아질 수 있기 때문이다.

그러므로 상기 히스테리시스 트레스홀드 HYS는 상기 PWM 신호(2)의 주기에 따라 결정될 필요가 있고, 예를 들면 상기 PWM 신호(2)의 주기가 짧을 때, 보다 높은 히스테리시스 트레스홀드 HYS를 설정할 수 있다. 상기 히스테리시스 트레스홀드 HYS를 조정하는 또 다른 이유는, 사람의 눈이 밝기 범위에 상대적으로 낮은 감도를 가질 수 있기 때문이고, 따라서 상기 히스테리시스 트레스홀드 HYS는, 상기 듀티입력신호 듀티-입력(Duty-IN)이 상기 범위에 속하는 것에 따라 결정될 수 있다. 예를 들어 상기 히스테리시스 트레스홀드 HYS는, 인간 눈이 보다 민감한 밝기 범위 내에서 높은 값으로 설정될 수 있다.

도16은 듀티비 연산회로(131) 및 히스테리시스 결정회로(a hysteresis determination circuit,132)를 포함하는 히스테리시스 트레스홀드 설정회로(130)의 구체적인 실시예를 도시한 것이다.

상기 듀티비 연산회로(131)는 PWM 신호(2)를 수신하고 주기신호 PRD를 발생하도록 클록신호 CLK(3a) 에 의해 PWM 신호(2)의 주기를 계수하며, 상기 클록신호 CLK(3a)는 내부적으로 발생될 수 있고 또는 외부적으로 공급된다. 상기 클록신호 CLK(3a)는 클록신호 CLK(3)와 동일하거나 같을 수 있다. 상기 히스테리시스 결정회로(132)는 주기신호 PRD를 수신하고 상기 주기신호 PRD에 따라 히스테리시스 트레스홀드 HYS를 결정한다.

예를 들어 듀티 ON Time 이 t 라면, 주기는 T,

듀티입력신호 듀티-입력(Duty-IN) = (t/T) * 2ⁿ.

듀티입력신호 듀티-입력(Duty-IN)이 클록신호 CLK(3a)에 의해 계수될 때를 가정하면, 주기T 의 펄스 수는 M이고, 예를 들면

히스테리시스 트레스홀드 HYS 는 이하와 같이 설정될 수 있다.

M > 2ⁿ⁺¹일 때, HYS = 1,

2ⁿ < M ≤ 2ⁿ⁺¹일 때, HYS = 2,

2^{n -1} < M ≤ 2ⁿ일 때, HYS = 4.

상기 히스테리시스 트레스홀드 설정회로(130)가 듀티입력신호 듀티-입력(Duty-IN)에 따라 히스테리시스 트레스홀드 HYS를 결정하면, 히스테리시스 트레스홀드 설정회로(130)는 주기연산회로(131)을 포함할 필요없이 단지 히스테리시스 결정회로(132)를 포함하는 것이 필요하다.

실시예에서 상기 히스테리시스 결정회로(132)는 도17 내지 도19에 도시된 바와 같이 룩업 테이블회로(1321), 디코더회로(1322) 또는 읽기 전용회로(1323)가 될 수 있다. 상기 룩업 테이블회로(1321)과 디코더회로(1322)에서 대응하는 입력과 출력신호 사이의 관계가 예정될 수 있다. 상기 읽기 전용회로(1323)에서 상기 주기신호 PRD 또는 듀티입력신호 듀티-입력(Duty-IN)는 대응 히스테리시스 트레스홀드 HYS를 구하기(obtaining) 위한 어드레스(address)로 이용될 수 있다. 부가하여 상기 히스테리시스 결정회로(132)는 입력에 따라 히스테리시스 트레스홀드 HYS를 결정할 수 있는 다른 회로가 될 수 있다.

참고로 본 발명의 구체적인 실시예는 여러가지 실시 가능한 예 중에서 당업자의 이해를 돕기 위하여 가장 바람직한 실시예를 선정하여 제시한 것일 뿐, 본 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.

예컨대, 상승 에지와 높은 레벨의 의미는 회로에서 대응하는 의미로 하강 에지와 낮은 레벨로 치환될 수 있다. 상기 히스테리시스 트레스홀드는 하나 이상의 숫자가 될 수 있다. 또 다른 실시예에서 스위치 등과 같이 신호의 기본기능에 영향을 주지 않은 장치는 도시된 실시예에서 두 개의 장치 사이에 삽입될 수 있다. 또 다른 실시예에서 비교기의 (+)와 (-) 입력터미널은 회로프로세싱 신호의 대응하는 것과 치환가능하다.

Claims

디플리커 기능을 갖는 LED제어기에 있어서,
PWM(a pulse width modulation) 신호를 수신하고 상기 PWM 신호의 듀티비(the duty ratio of the PWM signal)를 나타내는 듀티입력신호를 발생하는 듀티비를 연산하는 듀티비 연산회로(a duty ratio calculation circuit)와;
상기 듀티입력신호 내의 노이즈가 필터되는 듀티출력신호를 발생하고 상기 듀티입력신호를 수신하는 LED 디플리커회로(an LED de-flicker circuit); 및
상기 듀티출력신호를 수신하고 LED회로를 제어하는 디밍신호(a dimming signal를) 발생하는 디밍회로(a dimming circuit);를 포함하되,
상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 크지 않을 때, 상기 듀티출력신호는 변화되지 않고,
상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 클 때, 상기 듀티출력신호는 듀티입력신호를 따르고 상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 커질 때까지 변화되지 않는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기(An LED controller with de-flicker function).
제1항에 있어서,
상기 LED 디플리커회로는 듀티입력신호를 수신(receiving)하고 듀티입력신호의 변화가 히스테리시스 트레스홀드 보다 큰지를 판단(determining)하고 판단신호(a judgment signal)를 발생하는 판단회로(a judgment circuit)와,
듀티입력신호를 출력하거나 변화되지 않는 듀티출력신호 출력을 유지하도록 상기 판단신호에 의해 제어되는 출력발생회로(an output generation circuit);를 포함하는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제2항에 있어서,
상기 출력발생회로는, 듀티입력신호를 수신하는 제1 입력터미널과 (a) 듀티출력신호 또는 (b) 듀티출력신호와 동일한 신호를 수신하는 제2 입력터미널을 갖는 선택회로(a selecting circuit)를 포함하고 상기 선택회로는 선택회로의 출력을 판단하는 상기 판단신호에 의해 제어되는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제3항에 있어서,
상기 LED 디플리커회로는, 상기 듀티입력신호를 저장하기 위해 판단신호에 의해 인에이블(enable)되는 래치회로(a latch circuit)를 포함하며, 상기 래치회로의 출력은 상기 듀티출력신호로 제공되는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제2항에 있어서,
상기 출력발생회로는 듀티입력신호를 저장하기 위해 판단신호에 의해 인에이블되는 래치회로를 포함하며, 상기 래치회로의 출력은 듀티출력신호로 제공되는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제2항에 있어서,
상기 판단회로는,
(a) 듀티입력신호와, (b) (i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호;를 수신하는 절대차회로(an absolute difference circuit); 및
상기 절대차회로는 (a)와 (b) 사이의 차에 따라 절대차신호(an absolute difference signal)를 발생하고,
상기 절대차신호와 상기 히스테리시스 트레스홀드(the hysteresis threshold)를 비교하고 판단신호를 발생하는 히스테리시스 트레스홀드 비교회로(a hysteresis threshold comparison circuit);를 포함하는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제6항에 있어서,
상기 절대차회로는,
(a) 듀티입력신호와, (b) (i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호;를 비교하는 수치비교회로(a number comparison circuit)와;
피감수(a minuend)를 수신하는 제1 단부와 감수(a subtrahend)를 수신하는 제2 단부를 갖는 감산회로(a subtraction circuit); 및
(a) 듀티입력신호와, (b) (i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호; 중에서 어느 한 신호를 선택하는 선택회로(a selecting circuit);를 포함하며,
상기 (a) 듀티입력신호와,
상기 (b)(i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호 중의 어느 하나의 신호가 피감수로 상기 제1 단부에 입력되고, 나머지 다른 하나의 신호가 감수로 상기 제2 단부에 입력되는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제7항에 있어서,
상기 출력발생회로는 수치비교회로의 비교결과에 따라 업 또는 다운 계수하는 판단신호에 의해 인에이블되는 업/다운 카운터를 포함하며, 상기 업/다운 카운터의 출력은 듀티출력신호로 제공되는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제1항에 있어서,
상기 히스테리시스 트레스홀드를 동적으로 설정하기 위한 히스테리시스 트레스홀드 설정회로(a hysteresis threshold setting circuit)를 포함하는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제9항에 있어서,
상기 히스테리시스 트레스홀드 설정회로는,
PWM 신호를 수신하고 상기 PWM 신호의 주기에 대해 주기 신호를 발생하도록 듀티비(duty ratio)를 연산하는 주기연산회로(a period calculation circuit) 및
상기 주기신호에 따라 상기 히스테리시스 트레스홀드를 결정하는 히스테리시스 결정회로(a hysteresis determination circuit)를 포함하는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제9항에 있어서,
상기 히스테리시스 트레스홀드 설정회로는 듀티입력신호를 수신하고, 상기 히스테리시스 트레스홀드 설정회로는 듀티입력신호에 따라 히스테리시스 트레스홀드를 결정하는 히스테리시스 결정회로를 포함하는 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제10항에 있어서,
상기 히스테리시스 결정회로는 룩업 테이블 회로(a lookup table circuit), 디코더회로(a decoder circuit) 또는 읽기 전용회로(a read only circuit)인 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
제11항에 있어서,
상기 히스테리시스 결정회로는 룩업 테이블 회로(a lookup table circuit), 디코딩회로(a decoding circuit) 또는 읽기 전용회로(a read only circuit)인 것을 특징으로 하는 디플리커 기능을 갖는 LED 제어기.
듀티 입력신호를 수신하고 듀티입력신호 내의 노이즈가 필터되는 듀티출력신호를 발생하는 LED 디플리커회로에 있어서,
상기 LED 디플리커회로는,
듀티입력신호를 수신(receiving)하고 듀티입력신호의 변화가 히스테리시스 트레스홀드 보다 큰지를 판단(determining)하고 판단신호(a judgment signal)를 발생하는 판단회로(a judgment circuit)와,
듀티입력신호를 출력하거나 변화되지 않는 듀티출력신호 출력을 유지하도록 상기 판단신호에 의해 제어되는 출력발생회로(an output generation circuit);를 포함하며,
상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 크지 않을 때, 상기 듀티출력신호는 변화되지 않고,
상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 클 때, 상기 듀티출력신호는 듀티입력신호를 따르고, 상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 커질 때까지 변화되지 않는 것을 특징으로 하는 LED 디플리커회로.
제14항에 있어서,
상기 출력발생회로는, 듀티입력신호를 수신하는 제1 입력터미널과 (a) 듀티출력신호 또는 (b) 듀티출력신호와 동일한 신호를 수신하는 제2 입력터미널을 갖는 선택회로(a selecting circuit)를 포함하고 상기 선택회로는 선택회로의 출력을 판단하는 상기 판단신호에 의해 제어되는 것을 특징으로 하는 LED 디플리커회로.
제15항에 있어서,
상기 LED 디플리커회로는, 상기 듀티입력신호를 저장하기 위해 판단신호에 의해 인에이블(enable)되는 래치회로(a latch circuit)를 포함하며, 상기 래치회로의 출력은 상기 듀티출력신호로 제공되는 것을 특징으로 하는 LED 디플리커회로.
제14항에 있어서,
상기 출력발생회로는 듀티입력신호를 저장하기 위해 판단신호에 의해 인에이블되는 래치회로를 포함하며, 상기 래치회로의 출력은 듀티출력신호로 제공되는 것을 특징으로 하는 LED 디플리커회로.
제14항에 있어서,
상기 판단회로는,
(a) 듀티입력신호와, (b) (i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호;를 수신하는 절대차회로(an absolute difference circuit); 및
상기 절대차회로는 (a)와 (b) 사이의 차에 따라 절대차신호(an absolute difference signal)를 발생하고,
상기 절대차신호와 상기 히스테리시스 트레스홀드(the hysteresis threshold)를 비교하고 판단신호를 발생하는 히스테리시스 트레스홀드 비교회로(a hysteresis threshold comparison circuit);를 포함하는 것을 특징으로 하는 LED 디플리커회로.
제18항에 있어서,
상기 절대차회로는,
(a) 듀티입력신호와, (b) (i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호;를 비교하는 수치비교회로(a number comparison circuit)와;
피감수(a minuend)를 수신하는 제1 단부와 감수(a subtrahend)를 수신하는 제2 단부를 갖는 감산회로(a subtraction circuit); 및
(a) 듀티입력신호와, (b) (i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호; 중에서 어느 한 신호를 선택하는 선택회로(a selecting circuit);를 포함하며,
상기 (a) 듀티입력신호와,
상기 (b) 상기 (i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호 중의 어느 하나의 신호가 피감수로 상기 제1 단부에 입력되고, 나머지 다른 하나의 신호가 감수로 상기 제2 단부에 입력되는 것을 특징으로 하는 LED 디플리커회로.
제18항에 있어서,
상기 출력발생회로는 수치비교회로의 비교결과에 따라 업 또는 다운 계수하는 판단신호에 의해 인에이블되는 업/다운 카운터를 포함하며, 상기 업/다운 카운터의 출력은 듀티출력신호로 제공되는 것을 특징으로 하는 LED 디플리커회로.
제14항에 있어서,
상기 히스테리시스 트레스홀드를 동적으로 설정하기 위한 히스테리시스 트레스홀드 설정회로(a hysteresis threshold setting circuit)를 포함하는 것을 특징으로 하는 LED 디플리커회로.
제21항에 있어서,
상기 히스테리시스 트레스홀드 설정회로는,
PWM 신호를 수신하고 상기 PWM 신호의 주기에 대해 주기 신호를 발생하도록 듀티비(duty ratio)를 연산하는 주기연산회로(a period calculation circuit) 및
상기 주기신호에 따라 상기 히스테리시스 트레스홀드를 결정하는 히스테리시스 결정회로(a hysteresis determination circuit)를 포함하는 것을 특징으로 하는 LED 디플리커회로.
제21항에 있어서,
상기 히스테리시스 트레스홀드 설정회로는 듀티입력신호를 수신하고, 상기 히스테리시스 트레스홀드 설정회로는 듀티입력신호에 따라 히스테리시스 트레스홀드를 결정하는 히스테리시스 결정회로를 포함하는 것을 특징으로 하는 LED 디플리커회로.
제22항에 있어서,
상기 히스테리시스 결정회로는 룩업 테이블 회로(a lookup table circuit), 디코더회로(a decoder circuit) 또는 읽기 전용회로(a read only circuit)인 것을 특징으로 하는 LED 디플리커회로.
제22항에 있어서,
상기 히스테리시스 결정회로는 룩업 테이블 회로(a lookup table circuit), 디코딩회로(a decoding circuit) 또는 읽기 전용회로(a read only circuit)인 것을 특징으로 하는 LED 디플리커회로.
LED 디플리커 방법에 있어서,
PWM(a pulse width modulation) 신호를 수신하고(receiving), 상기 PWM 신호의 듀티비(the duty ratio of the PWM signal)를 나타내는 듀티입력신호를 발생하는 듀티비를 연산하는 단계(calculating)와;
상기 듀티입력신호 내의 노이즈가 필터되는 듀티출력신호를 발생하고(generating), 상기 듀티입력신호를 수신하는 단계(receiving); 및
상기 듀티출력신호를 수신하고(receiving), LED회로를 제어하는 디밍신호(a dimming signal를) 발생하는 단계(generating);를 포함하되,
상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 크지 않을 때, 상기 듀티출력신호는 변화되지 않고,
상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 클 때, 상기 듀티출력신호는 듀티입력신호를 따르고 상기 듀티입력신호의 변화가 히스테리시스 트레스홀드(a hysteresis threshold)보다 커질 때까지 변화되지 않는 것을 특징으로 하는 LED 디플리커 방법.
제26항에 있어서,
상기 듀티출력신호를 발생하고(generating), 상기 듀티입력신호를 수신하는 단계(receiving)는 듀티입력신호를 저장하는 단계를 포함하는 것을 특징으로 하는 LED 디플리커 방법.
제26항에 있어서,
상기 듀티출력신호를 발생하고(generating), 상기 듀티입력신호를 수신하는 단계(receiving)는,
상기 듀티입력신호를 수신(receiving)하고 듀티입력신호의 변화가 히스테리시스 트레스홀드 보다 큰지를 판단(determining)하고 판단신호(a judgment signal)를 발생하는 단계(generating)와,
듀티입력신호를 출력하거나 상기 판단신호에 따라 변화되지 않는 현재 듀티출력신호 출력을 유지하도록 결정하는 단계(determining);를 포함하는 것을 특징으로 하는 LED 디플리커 방법.
제28항에 있어서,
상기 듀티입력신호를 수신(receiving)하고 듀티입력신호의 변화가 히스테리시스 트레스홀드 보다 큰지를 판단(determining)하는 단계는;
(a) 듀티입력신호 및 (b) (i) 듀티출력신호 또는 ii) 듀티출력신호와 동일한 신호를 수신하는 단계(receiving)와, (a)와 (b) 사이의 차에 따라 절대차신호(an absolute difference signal)를 발생하는 단계(generating); 및
절대차신호와 히스테리시스 트레스홀드를 비교하는 단계(comparing)와, 비교후에 판단신호를 발생하는 단계(generating);를 포함하는 것을 특징으로 하는 LED 디플리커 방법.
제29항에 있어서,
절대차신호를 발생하는 단계는,
(a) 듀티입력신호 및 (b) (i) 듀티출력신호 또는 (ii) 수치비교신호를 발생하는 듀티출력신호와 동일한 신호;를 비교하는 단계(comparing)와;
(a) 듀티입력신호 및 (b) (i) 듀티출력신호 또는 (ii) 상기 듀티출력신호와 동일한 신호; 중에서 어느 한 신호를 선택하는 단계(determining);를 포함하며,
상기 (a) 듀티입력신호와,
상기 (b)(i) 듀티출력신호 또는 (ii) 듀티출력신호와 동일한 신호 중의 어느 하나의 신호는 상기 수치비교신호에 따라 피감수(a minuend)가 되고, 나머지 다른 하나의 신호는 감수(a subtrahend)가 되는 것을 특징으로 하는 LED 디플리커 방법.
제30항에 있어서,
수치비교회로에 따라 업 또는 다운 계수하는 업/다운 카운터를 제공하는 단계;를 포함하며, 상기 업/다운 카운터의 출력은 듀티출력신호로 제공되는 것을 특징으로 하는 LED 디플리커 방법.
제26항에 있어서,
상기 히스테리시스 트레스홀드를 동적으로 설정하는 단계(setting)를 포함하는 것을 특징으로 하는 LED 디플리커 방법.
제32항에 있어서,
상기 히스테리시스 트레스홀드를 동적으로 설정하는 단계(setting)는, PWM 신호주기에 따라 또는 듀티입력신호에 따라 히스테리시스 트레스홀드를 설정하는 단계(setting);를 포함하는 것을 특징으로 하는 LED 디플리커 방법.