JP2010153226A - 発光素子の制御回路、それを用いた発光装置、ならびに液晶ディスプレイ装置 - Google Patents

Abstract

【課題】外部からの同期用のクロック信号が変動する状況において、発光輝度が不安定となる。
【解決手段】制御回路２０は、発光素子（２１０）を駆動するための駆動信号を生成する。外部同期発振器（５２、６２）は、外部からの同期クロック信号（ＣＫ１、ＣＫ２）を受け、クロック信号ＣＫ１と同期した外部同期周期信号（ＣＴ＿ＥＸＴ／ＣＴＰ＿ＥＸＴ、ＢＣＴ＿ＥＸＴ）を生成する。内部発振器（５４）は、同期クロック信号（ＣＫ１、ＣＫ２）と非同期で、所定の周波数を有する内部周期信号（ＣＴ＿ＩＮＴ／ＣＴＰ＿ＩＮＴ、ＢＣＴ＿ＩＮＴ）を生成する。駆動信号生成部２１は、外部同期周期信号の周波数が所定の範囲に含まれるとき、外部同期周期信号にもとづいて、所定の範囲から逸脱したとき、内部周期信号にもとづいて、駆動信号を生成する。
【選択図】図３

Description

本発明は、蛍光ランプやＬＥＤ（発光ダイオード）の駆動を制御する制御技術に関する。

近年、ブラウン管テレビに代えて、薄型、大型化が可能な液晶ディスプレイの普及が進んでいる。液晶ディスプレイは、映像が表示される液晶パネルの背面に、冷陰極蛍光ランプ（Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａｍｐ、以下ＣＣＦＬという）や、外部電極蛍光ランプ（Ｅｘｔｅｒｎａｌ Ｅｌｅｃｔｒｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａｍｐ、以下、ＥＥＦＬという）を複数本配置し、バックライトとして発光させている。あるいは、蛍光ランプに代えてＬＥＤがバックライトとして利用され始めている。

ＣＣＦＬやＥＥＦＬの駆動には、たとえば１２Ｖ程度の直流電圧を昇圧して交流電圧として出力するインバータ（ＤＣ／ＡＣコンバータ）が用いられる。インバータは、ＣＣＦＬに流れる電流を電圧に変換して制御回路に帰還し、この帰還された電圧にもとづいてスイッチング素子のオンオフを制御している。たとえば、特許文献１〜３には、インバータによるＣＣＦＬの駆動技術が開示される。
特開２００３−３２３９９４号公報 特開平７−２３１６９７号公報 特開２００７−１４３２６１号公報

制御回路が、マイコンから出力される同期用のクロック信号にもとづいて、インバータを点灯させるための駆動信号や、バースト調光用のパルス信号を生成する場合について検討する。マイコンから供給されるクロック信号の周波数は、マイコンの誤動作などに起因して、ときとして大きく変動し、あるいは途切れてしまう場合がある。この場合、制御回路が、クロック信号にもとづいてインバータを駆動すると、蛍光ランプの輝度が安定せず、画面のちらつきとなって現れる。

蛍光ランプ以外の発光素子、たとえばＬＥＤを駆動するＬＥＤドライバの制御回路においても、同様の問題が生ずることとなる。

本発明はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、外部からの同期用のクロック信号が変動する状況において、発光素子を安定に駆動する技術の提供にある。

本発明のある態様は、発光素子を駆動するための駆動信号を生成する制御回路に関する。この制御回路は、外部からの同期クロック信号を受け、同期クロック信号と同期した外部同期周期信号を生成する外部同期発振器と、同期クロック信号と非同期で、所定の周波数を有する内部周期信号を生成する内部発振器と、外部同期周期信号の周波数が所定の範囲に含まれるとき、外部同期周期信号にもとづいて、所定の範囲から逸脱したとき、内部周期信号にもとづいて、駆動信号を生成する駆動信号生成部と、を備える。

「周期信号」とは、周期的なパルス信号（矩形波信号）の他、周期的な三角波信号、のこぎり波信号、正弦波信号などを含む。また「発光素子」とは、ＣＣＦＬやＥＥＦＬなどの蛍光ランプや、有機ＥＬ（ElectroLuminance）素子やＬＥＤなど、広く周期的な信号によって駆動されるデバイスをいう。
この態様によると、同期クロック信号の周波数が変動したり、同期クロック信号が途切れた場合であっても、内部発振器からの信号にもとづいて駆動信号を生成できるため、発光素子を安定に駆動できる。

外部同期発振器は、同期クロック信号を逓倍もしくは分周するＰＬＬ（Phase Locked Loop）回路であってもよい。制御回路は、ＰＬＬ回路の内部の、外部同期周期信号の周波数に応じたレベルをとる信号を監視し、所定のしきい値と比較する周波数監視部をさらに備えてもよい。駆動信号生成部は、周波数監視部による比較結果に応じて、外部同期周期信号と内部周期信号の一方を選択してもよい。なお、分周、逓倍には、１倍も含まれる。

周波数監視部は、ＰＬＬ回路に設けられたループフィルタの出力に応じた信号を監視してもよい。この場合、ループフィルタの周波数特性を最適化することにより、同期クロック信号の周波数変動をマスクする期間を調節することができる。

所定の範囲の上限および下限にはそれぞれ、ヒステリシスが設定されてもよい。

発光素子は蛍光ランプであり、駆動信号生成部は、外部同期周期信号および内部周期信号にもとづき、蛍光ランプの点灯用のパルス信号を生成してもよい。

発光素子は蛍光ランプであり、駆動信号生成部は、外部同期周期信号および内部周期信号にもとづき、蛍光ランプのバースト調光用のパルス信号を生成してもよい。

本発明の別の態様は、発光装置である。この発光装置は、蛍光ランプと、蛍光ランプに駆動電圧を供給するインバータと、を備える。インバータは、上述のいずれかの態様の制御回路を含む。

本発明のさらに別の態様は、液晶ディスプレイ装置である。この液晶ディスプレイ装置は、液晶パネルと、液晶パネルの背面に配置される複数の上述の発光装置と、を備える。
この態様によれば、画面のちらつきを抑制することができる。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、外部からの同期用のクロック信号が変動する状況において、発光素子を安定に駆動できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係る発光装置２００の構成を示す回路図である。図２は、図１の発光装置２００が搭載される液晶ディスプレイ３００の構成を示すブロック図である。はじめに図２を参照し、液晶ディスプレイ３００全体の構成を説明する。液晶ディスプレイ３００は、アンテナ３１０と接続される。アンテナ３１０は、放送波を受信して受信部３０４に受信信号を出力する。受信部３０４は、受信信号を検波、増幅して、信号処理部３０６へと出力する。信号処理部３０６は、変調されたデータを復調して得られる画像データを液晶ドライバ３０８に出力する。液晶ドライバ３０８は、画像データを走査線ごとに液晶パネル３０２へと出力し、映像、画像を表示する。液晶パネル３０２の背面には、バックライトとして複数の発光装置２００が配置されている。本実施の形態に係る発光装置２００は、このような液晶パネル３０２のバックライトとして好適に用いることができる。以下、図１に戻り、発光装置２００の構成および動作について詳細に説明する。

本実施の形態に係る発光装置２００は、ＣＣＦＬ２１０、第１インバータ１００ａ、第２インバータ１００ｂ、マイコン２２０を備える。マイコン２２０は、発光装置２００および液晶ディスプレイ３００全体を制御する。マイコン２２０は、ＣＣＦＬ２１０の駆動周波数（点灯周波数）を設定するための第１クロック信号ＣＫ１と、バースト調光の周波数を設定するための第２クロック信号ＣＫ２とを、自ら、あるいは外部回路を利用して生成し、制御回路２０へと出力する。ＣＣＦＬ２１０は、液晶パネル３０２の背面に配置される。第１インバータ１００ａ、第２インバータ１００ｂは、ＤＣ／ＡＣコンバータであり、直流電源から出力される入力電圧Ｖｉｎを交流電圧に変換して昇圧し、ＣＣＦＬ２１０の第１端子２１２、第２端子２１４に、それぞれ、第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２を供給する。第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２は、互いに逆相となる交流電圧である。

図１において、ＣＣＦＬ２１０は１つ示されているが、複数を並列に配置してもよい。また、ＣＣＦＬ２１０の一端（２１２）側のみに駆動電圧Ｖｄｒｖ１を供給し、他端（２１４）側を接地してもよく、あるいはＣＣＦＬ２１０はＵ字型であってもよい。当業者には、回路トポロジーにさまざまな変形例があることが理解される。

以下、本実施の形態に係る第１インバータ１００ａ、第２インバータ１００ｂの構成について説明する。第１インバータ１００ａ、第２インバータ１００ｂは同様の構成となっているため、以下では、両者を区別せずに、インバータ１００と総称して説明を行う。

インバータ１００は、Ｈブリッジ回路１０、トランス１２、電流検出部１４、電圧検出部１６、制御回路２０、キャパシタＣ１０を含む。

Ｈブリッジ回路１０は、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２の４つのパワートランジスタを含む。

第１ハイサイドトランジスタＭＨ１は、一端が、入力電圧の印加される入力端子１０２に接続され、他端が、トランス１２の１次側コイル１２ａの第１端子に接続される。第１ローサイドトランジスタＭＬ１は、一端が、電位の固定された接地端子に接続され、他端が１次側コイル１２ａの第１端子に接続される。第２ハイサイドトランジスタＭＨ２は、一端が、入力端子１０２に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイルの第２端子に接続される。第２ローサイドトランジスタＭＬ２は、一端が、接地端子に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイル１２ａの第２端子に接続される。

なお、Ｈブリッジ回路１０に代えて、ハーフブリッジ回路を用いてもよい。Ｈブリッジ回路１０およびトランス１２を含む回路のトポロジーにも、さまざまな変形例があり、こうした変形例も本発明に含まれる。

電流検出部１４は、トランス１２の２次側コイル１２ｂに接続され、２次側コイル１２ｂに流れる電流、すなわちＣＣＦＬ２１０に流れるランプ電流を電圧に変換し、電流検出信号ＩＳとして出力する。電流検出部１４は、ランプ電流を電圧に変換する電流電圧変換回路と、電流電圧変換回路の出力の高周波成分を除去するローパスフィルタを含んでもよい。

電圧検出部１６は、第１端子２１２の一端に印加される駆動電圧Ｖｄｒｖ１に応じた電圧検出信号ＶＳを生成する。たとえば電圧検出部１６は、抵抗分圧あるいはキャパシタ分圧を利用して、駆動電圧Ｖｄｒｖ１に比例した電圧検出信号ＶＳを生成する。

制御回路２０は、帰還された電流検出信号ＩＳおよび電圧検出信号ＶＳにもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０の制御によって、トランス１２の１次側コイル１２ａに、スイッチング電圧が供給される。その結果、トランス１２でエネルギ変換が行われ、２次側コイル１２ｂに接続されたＣＣＦＬ２１０には、第１駆動電圧Ｖｄｒｖ１が供給される。

以下、制御回路２０の構成について説明する。図３は、実施の形態に係る制御回路２０の構成を示す回路図である。制御回路２０は、駆動信号生成部２１、駆動周波数発振器５０、バースト周波数発振器６０を備え、１つの半導体基板上に一体集積化された機能ＩＣである。

駆動信号生成部２１は、第１誤差増幅器２２、第２誤差増幅器２４、フィードバック部２６、ＰＷＭ回路２８、ロジック部３０、ドライバ３２、駆動周波数発振器５０、バースト周波数発振器６０、バースト調光用コンパレータ７０を含む。

第１誤差増幅器２２の非反転入力端子には、電流検出部１４から帰還された電流検出信号ＩＳが入力され、反転入力端子には、所定の基準電圧Ｖｒｅｆが入力される。基準電圧Ｖｒｅｆは、ＣＣＦＬ２１０の発光輝度に応じて決定される。第１誤差増幅器２２は、電流検出信号ＩＳと基準電圧Ｖｒｅｆとの誤差に応じた誤差電圧Ｖｅｒｒ１を出力する。

第２誤差増幅器２４の非反転入力端子には、電圧検出部１６から帰還された電圧検出信号ＶＳが入力され、反転入力端子には、所定の基準電圧Ｖｒｅｆが入力される。第２誤差増幅器２４は、電圧検出信号ＶＳと基準電圧Ｖｒｅｆとの誤差に応じた誤差電圧Ｖｅｒｒ２を出力する。

フィードバック部２６は、２つの誤差電圧Ｖｅｒｒ１、Ｖｅｒｒ２の一方を誤差電圧Ｖｅｒｒとして出力する。誤差電圧Ｖｅｒｒ１が選択されるとき、ランプ電流が目標値に近づくようにフィードバック制御され、誤差電圧Ｖｅｒｒ２が選択されるとき、ランプ電圧が目標値に近づくようにフィードバック制御される。

ＰＷＭ回路２８は、フィードバック部２６からの誤差電圧Ｖｅｒｒと、駆動周波数発振器５０により生成される周期信号ＣＴを受ける。ＰＷＭ回路２８は、周期信号ＣＴに応じた周波数を有し、かつ誤差電圧Ｖｅｒｒに応じたデューティ比を有する駆動ＰＷＭ信号を生成する。周期信号ＣＴは、パルス信号、のこぎり波、あるいは三角波のいずれか、あるいはそれらの組み合わせである。以下では理解の容易化のため、周期信号ＣＴが三角波もしくはのこぎり波（以下、単に三角波と称する）である場合を説明する。周期信号ＣＴと区別するため、矩形波状のパルス周期信号にはＣＴＰという符号を付す。周期信号ＣＴは、後述する駆動周波数発振器５０によって生成される。周期信号ＣＴは、ＣＣＦＬ２１０の駆動周波数（点灯周波数）を有しており、たとえば３０ｋＨｚ〜９０ｋＨｚの範囲で設定される。

ＰＷＭ回路２８は、たとえばＰＷＭ用のコンパレータを含んで構成される。ＰＷＭ回路２８は、誤差電圧Ｖｅｒｒを、駆動周波数発振器５０から出力される三角波状の周期信号ＣＴと比較し、２つの信号が交差するタイミングにもとづいて、ＰＷＭ信号Ｓｐｗｍを生成する。

ロジック部３０は、ＰＷＭ信号Ｓｐｗｍにもとづいて、Ｈブリッジ回路１０を構成する複数のトランジスタに対する駆動信号を生成する。ドライバ３２は、ロジック部３０から駆動信号を受け、Ｈブリッジ回路１０を駆動する。ＰＷＭ回路２８およびロジック部３０については、さまざまな構成を取り得るが、たとえば特許文献３に記載される構成を利用することができる。

駆動周波数発振器５０には、マイコン２２０からの第１クロック信号ＣＫ１が入力される。駆動周波数発振器５０は、外部同期発振器５２、内部発振器５４、周波数監視部５６、セレクタ５８を含む。外部同期発振器５２は、第１クロック信号ＣＫ１を受け、第１クロック信号ＣＫ１と同期した三角波状の周期信号（外部同期周期信号）ＣＴ＿ＥＸＴを生成する。また、外部同期発振器５２は、外部同期周期信号ＣＴ＿ＥＸＴに加えて、それと同期したパルス状の外部同期周期信号ＣＴＰ＿ＥＸＴを出力する。

内部発振器５４は、第１クロック信号ＣＫ１とは無関係に、自律的に発振する発振器であり、所定の周波数を有する三角波状の周期信号（内部周期信号）ＣＴ＿ＩＮＴを生成する。また内部発振器５４は、内部周期信号ＣＴ＿ＩＮＴに加えて、それと同期したパルス状の内部周期信号ＣＴＰ＿ＩＮＴを出力する。内部周期信号ＣＴ＿ＩＮＴの周波数は任意であるが、第１クロック信号ＣＫ１の周波数の公称値（設計値）付近であることが望ましい。

セレクタ５８には、外部同期周期信号ＣＴ＿ＥＸＴ、ＣＴＰ＿ＥＸＴのペアと内部周期信号ＣＴ＿ＩＮＴ、ＣＴＰ＿ＩＮＴのペアが入力されており、制御信号ＣＮＴにもとづいて、一方のペアを選択して出力する。周波数監視部５６は、外部同期発振器５２を監視し、外部同期発振器５２の発振周波数が、所定の範囲から外れたか否かを判定し、判定結果に応じた制御信号ＣＮＴを生成する。制御信号ＣＮＴは、周波数が所定の範囲に含まれるときアサート（１）され、範囲から逸脱したとき、ネゲート（０）される。セレクタ５８は、発振周波数が所定の範囲に含まれるとき、外部同期周期信号ＣＴ＿ＥＸＴを選択し、所定の範囲から逸脱するとき、内部周期信号ＣＴ＿ＩＮＴを選択する。

セレクタ５８は、選択した一方の周期信号ＣＴをＰＷＭ回路２８へと出力する。

制御回路２０は、バースト調光機能を有する。バースト調光とは、ＣＣＦＬ２１０を間欠的にオン、オフさせることにより、見かけ上の輝度を調節する機能である。
フィードバック部２６には、バースト調光用のパルス信号（以下、バーストパルスという）ＢＳＴが入力される。バーストパルスＢＳＴは、６０〜３００Ｈｚ程度の周波数を有し、かつ輝度に応じたデューティ比を有する。バーストパルスＢＳＴがハイレベルのとき、ＣＣＦＬ２１０は点灯し、ローレベルのとき消灯する。

フィードバック部２６は、バーストパルスＢＳＴがハイレベルのとき、誤差電圧Ｖｅｒｒをそのまま出力し、ローレベルのとき、誤差電圧Ｖｅｒｒを所定の電位にシフトさせる。誤差電圧Ｖｅｒｒをシフトさせることにより、後段のＰＷＭ回路２８により生成されるＰＷＭ信号Ｓｐｗｍのデューティ比が０％（１００％）となり、ＣＣＦＬ２１０が消灯する。

バーストパルスＢＳＴは、バースト周波数発振器６０およびバースト調光用コンパレータ７０によって生成される。バースト周波数発振器６０は、バースト調光用の、三角波もしくはのこぎり波状の周期信号ＢＣＴを生成する。図３には、例として三角波の周期信号ＢＣＴが示される。

バースト周波数発振器６０には、マイコン２２０からの第２クロック信号ＣＫ２が入力される。バースト周波数発振器６０は、外部同期発振器６２、内部発振器６４、周波数監視部６６、セレクタ６８を含み、駆動周波数発振器５０と同様に構成される。

外部同期発振器６２は、第２クロック信号ＣＫ２を受け、第２クロック信号ＣＫ２と同期した三角波状、もしくはのこぎり波状の周期信号（外部同期周期信号）ＢＣＴ＿ＥＸＴを生成する。内部発振器６４は、第２クロック信号ＣＫ２とは無関係に、自律的に発振する発振器であり、所定の周波数を有する三角波状の周期信号（内部周期信号）ＢＣＴ＿ＩＮＴを生成する。内部周期信号ＣＴ＿ＩＮＴの周波数は任意であるが、第２クロック信号ＣＫ２周波数の公称値（設計値）付近であることが望ましい。

セレクタ６８は、周波数監視部６６からの制御信号にもとづき、外部同期周期信号ＣＴ＿ＥＸＴと内部周期信号ＣＴ＿ＩＮＴの一方を選択し、バースト調光用の周期信号ＢＣＴとして出力する。

バースト調光用コンパレータ７０は、バースト調光用の周期信号ＢＣＴを、調光レベルを設定する電圧Ｖｄｉｍと比較して、スライスする。バースト調光用コンパレータ７０からは、デューティ比が調光レベルに応じて変化するバーストパルスＢＳＴが出力される。

図４は、図３の外部同期発振器５２および周波数監視部５６の構成例を示す回路図である。
外部同期発振器５２は、ヒステリシスコンパレータ８０、第１分周器８２、第２分周器８４、位相比較器８６、チャージポンプ回路８８、ループフィルタ９０、Ｖ／Ｉ変換回路９２、充放電回路９６を含む。

ヒステリシスコンパレータ８０は、外部からの第１クロック信号ＣＫ１を整形する。コンパレータに代えてシュミットバッファを利用してもよく、第１クロック信号ＣＫ１のデューティ比が安定している場合、ヒステリシスコンパレータ８０を省略してもよい。

第１分周器８２は、ヒステリシスコンパレータ８０から出力される第１クロック信号ＣＫ１’を所定の分周比（たとえば１／２）で分周する。第２分周器８４は、外部同期発振器５２により生成されたパルス周期信号ＣＴＰ＿ＥＸＴを所定の分周比（たとえば１／２）で分周する。位相比較器８６は、第１クロック信号ＣＫ１’’とパルス周期信号ＣＴＰ’の位相差を比較し、比較結果に応じてアップ信号またはダウン信号を出力する。チャージポンプ回路８８はトランジスタＭ１、Ｍ２を含み、アップ信号ＵＰがアサートされると、キャパシタＣ１を充電し、ダウン信号ＤＯＷＮがアサートされると、キャパシタＣ２を放電する。

ループフィルタ９０は、キャパシタＣ２および抵抗Ｒ１を含むローパスフィルタであり、キャパシタＣ１に生ずる電圧（周波数設定電圧Ｖｆ）の高周波成分を除去する。ループフィルタ９０の構成は特に限定されず、キャパシタ、抵抗、インダクタの任意の組み合わせのパッシブフィルタであってもよいし、アクティブフィルタであってもよい。また、ループフィルタ９０はＩＣに内蔵されていてもよいし、外付けのチップ部品を用いて構成されてもよい。

Ｖ／Ｉ変換回路９２は、周波数設定電圧Ｖｆを電流Ｉｆに変換する。Ｖ／Ｉ変換回路９２は演算増幅器９４、トランジスタＱ１、抵抗Ｒ２を含む。演算増幅器９４にイマジナリショートが成り立つため、抵抗Ｒ２には周波数設定電圧Ｖｆが印加される。その結果、トランジスタＱ１、Ｑ２および抵抗Ｒ２には、周波数設定電流Ｉｆが流れる。
Ｉｆ＝Ｖｆ／Ｒ２

充放電回路９６は、周波数設定電流Ｉｆを利用して、キャパシタＣ３を充電し、放電する。トランジスタＱ２〜Ｑ６はカレントミラー回路を形成し、周波数設定電流Ｉｆをコピーし、あるいは折り返す。

キャパシタＣ３は、トランジスタＱ３に流れる充電電流Ｉｃによって充電され、トランジスタＱ５に流れる電流ＩｄとＩｃの差分（Ｉｄ−Ｉｃ）によって放電される。トランジスタＭ３は、トランジスタＱ５のゲート電位を制御する。電流Ｉｄ、Ｉｃはいずれも周波数設定電流Ｉｆに比例しており、その値はトランジスタのサイズ比に応じて設定される。

コンパレータ９７は、キャパシタＣ３の電圧ＣＴ＿ＥＸＴを、所定の上側しきい値電圧ＶＨと比較し、ＣＴ＿ＥＸＴがＶＨを上回ると、リセット信号Ｒをアサートし、ＲＳラッチ９９をリセットする。またコンパレータ９８は、電圧ＣＴ＿ＥＸＴを、所定の下側しきい値電圧ＶＬと比較し、ＣＴ＿ＥＸＴがＶＬを下回ると、セット信号Ｓをアサートし、ＲＳラッチ９９をセットする。

ＲＳラッチ９９の出力信号Ｑがハイレベルのとき、トランジスタＭ３はオン状態、トランジスタＱ５がオフ状態となり、キャパシタＣ３は充電電流Ｉｃで充電される。充電によってキャパシタＣ３の電位ＣＴ＿ＥＸＴがしきい値電圧ＶＨに達すると、ＲＳラッチ９９の出力信号Ｑがローレベルとなり、トランジスタＭ３がオフ、トランジスタＱ５がオンとなり、キャパシタＣ３が、（Ｉｄ−Ｉｃ）で放電される。放電によってキャパシタＣ３の電位ＣＴ＿ＥＸＴが低下し、しきい値電圧ＶＬを下回ると、ＲＳラッチ９９の出力信号Ｑが再びハイレベルに切り替わる。

以上のように、キャパシタＣ３が充放電を繰り返すことにより、三角波状の周期信号ＣＴ＿ＥＸＴおよびパルス状の周期信号ＣＴＰ＿ＥＸＴが生成される。２つの周期信号のいずれか一方、もしくは両方が、その他の回路へと供給される。

外部同期発振器５２において、周期信号ＣＴ＿ＥＸＴの周波数は、周波数設定電流Ｉｆ、言い換えれば、周波数設定電圧Ｖｆに比例する。そこで周波数監視部５６は、周波数設定電圧Ｖｆを監視することにより、外部同期発振器５２の発振周波数が、所定の範囲から外れたか否かを判定する。

周波数監視部５６は、周波数設定電圧Ｖｆを、周波数範囲の上限を定める上限電圧ＶＦＨと、下限を定める下限電圧ＶＦＬの少なくとも２つと比較する。そして、ＶＦＬ＜ＶＦ＜ＶＦＨのとき、制御信号ＣＮＴをアサート（１）し、Ｖｆ＞ＶＦＨまたはＶｆ＜ＶＨＬのとき、制御信号ＣＮＴをネゲートする。

より好ましくは、上限電圧ＶＦＨ、下限電圧ＶＦＬにはそれぞれ、ヒステリシスが設定される。たとえば、上限電圧ＶＦＨは、制御信号ＣＮＴが１のとき、外部から設定された電圧Ｖｓｅｔ１となり、制御信号ＣＮＴが０のとき、周波数監視部５６の内部で生成される基準電圧Ｖｒｅｆ１となる。ここでＶｓｅｔ１＞Ｖｒｅｆ１である。

同様に下限電圧ＶＦＬは、制御信号ＣＮＴが１のとき、外部から設定された電圧Ｖｓｅｔ２となり、制御信号ＣＮＴが０のとき、周波数監視部５６の内部で生成される基準電圧Ｖｒｅｆ２となる。ここでＶｓｅｔ２＜Ｖｒｅｆ２である。

本実施の形態では、第１クロック信号ＣＫ１の周波数が安定しているときの周波数設定電圧Ｖｆの値を１．５Ｖとし、Ｖｒｅｆ１＝１．６Ｖ、Ｖｒｅｆ２＝１．４Ｖとする。

たとえば周波数監視部５６は、周波数設定電圧Ｖｆを、電圧Ｖｓｅｔ１、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｓｅｔ２と比較する４つのコンパレータＣＭＰ１〜ＣＭＰ４と、４つのコンパレータの出力信号にもとづいて制御信号ＣＮＴを生成するロジック部５７を含んでもよい。

なお、外部同期発振器６２および周波数監視部６６も図４と同様に構成することができる。

以上が制御回路２０の構成である。続いてその動作を説明する。
マイコン２２０から供給される第１クロック信号ＣＫ１の周波数は、ときとして大きく変動し、あるいは途切れてしまう場合がある。この場合、駆動周波数発振器５０が第１クロック信号ＣＫ１にもとづいてのみ周期信号ＣＴを生成すると、ＣＣＦＬ２１０の輝度が変動し、ディスプレイの表示画面がちらついたりする。

実施の形態に係る制御回路２０によれば、この問題を解決できる。図５は、図３の制御回路２０の動作を示すタイムチャートである。時刻ｔ０〜ｔ１の間、外部から周波数が安定した第１クロック信号ＣＫ１が供給されている。また、内部発振器５４によって所定の周波数の内部周期信号ＣＴＰ＿ＩＮＴが生成されている。

時刻ｔ０〜ｔ１の間、外部同期発振器５２の内部の周波数設定電圧Ｖｆは所定の値（１．５Ｖ）に安定化されており、これは所定の範囲に含まれているため、周波数監視部５６は制御信号ＣＮＴをハイレベルに設定する。その結果、ＰＷＭ回路２８をはじめとする回路ブロックには、第１クロック信号ＣＫ１と同期した信号ＣＴ＿ＥＸＴ、ＣＴＰ＿ＥＸＴが供給される。

時刻ｔ１に、第１クロック信号ＣＫ１の周波数が高くなると、外部同期発振器５２の周波数設定電圧Ｖｆの値が上昇しはじめ、時刻ｔ２に、しきい値電圧Ｖｓｅｔ１を超える。このとき、制御信号ＣＮＴがローレベルとなり、ＰＷＭ回路２８には、内部信号ＣＴ＿ＩＮＴ、ＣＴＰ＿ＩＮＴが供給される。

その後、時刻ｔ３に、第１クロック信号ＣＫ１の周波数がもとの公称値に復帰する。そうすると、外部同期発振器５２の周波数設定電圧Ｖｆが本来とるべき値（１．５Ｖ）に収束しはじめる。時刻ｔ４に第１基準電圧Ｖｒｅｆ１を下回ると、制御信号ＣＮＴがハイレベルとなり、ＰＷＭ回路２８に外部同期信号ＣＴ＿ＥＸＴ、ＣＴＰ＿ＥＸＴが供給される。

このように、実施の形態に係る制御回路２０によれば、外部からの第１クロック信号ＣＫ１の周波数が変動し、外部同期周期信号ＣＴ＿ＥＸＴ、ＣＴＰ＿ＥＸＴの周波数が予期せぬ値となった場合であっても、ただちに第１クロック信号ＣＫ１と非同期で生成される内部周期信号ＣＴ＿ＩＮＴ、ＣＴＰ＿ＩＮＴに切りかえることにより、安定したＰＷＭ信号Ｓｐｗｍを生成することができる。その結果、ＣＣＦＬ２１０を継続的に点灯させることができ、画面のちらつきを抑制できる。

また、外部同期発振器５２のループフィルタ９０カットオフ周波数に応じて、第１クロック信号ＣＫ１の周波数が変動した際の、周波数設定電圧Ｖｆの傾きを調節することができる。したがってカットオフ周波数を最適化すれば、ごく短時間の周波数の変動はマスクすることも可能となる。具体的に説明すれば、もし図５のタイムチャートにおいて、仮に第１クロック信号ＣＫ１の周波数が、時刻ｔ２以前にもとの周波数に復帰した場合、制御回路２０は時刻ｔ１〜ｔ２の間の周波数遷移をマスクすることができる。

さらに従来では制御回路２０の外部に設けられていたＰＬＬ回路を、制御回路２０の内部に取り込むことにより、外付け部品の点数を減らすことができ、実装面積およびコストを削減することができる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

制御回路２０は、駆動周波数発振器５０およびバースト周波数発振器６０の両方に、２つの発振器（すなわち、外部同期発振器と内部発振器）が設けられる場合を説明したが、いずれか一方のみに２つの発振器を設け、他方は内部発振器のみとする構成であってもよい。

また、実施の形態では駆動対象の発光素子として蛍光ランプを例に説明したが、本発明に係る制御回路２０は、その他の発光素子、たとえばＬＥＤなどの駆動回路にも適用できる。すなわちＬＥＤの駆動においても、パルス変調が利用され、ＬＥＤに対する駆動電流もしくは駆動電圧を時分割的にスイッチングするための駆動信号が生成される。この場合に、駆動信号のもととなる同期信号が、マイコンなどの外部から供給される場合に、本発明に係る制御回路を好適に利用することができ、それらも本発明の範囲に含まれる。

実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。

本発明の実施の形態に係る発光装置の構成を示す回路図である。 図１の発光装置が搭載される液晶ディスプレイの構成を示すブロック図である。 実施の形態に係る制御回路の構成を示す回路図である。 図３の外部同期発振器および周波数監視部の構成例を示す回路図である。 図３の制御回路の動作を示すタイムチャートである。

符号の説明

１０…Ｈブリッジ回路、１２…トランス、１４…電流検出部、１６…電圧検出部、２０…制御回路、ＩＳ…電流検出信号、ＶＳ…電圧検出信号、２１…駆動信号生成部、５０…駆動周波数発振器、５２…外部同期発振器、５４…内部発振器、５６…周波数監視部、５８…セレクタ、６０…バースト周波数発振器、６２…外部同期発振器、６４…内部発振器、６６…周波数監視部、６８…セレクタ、７０…バースト調光用コンパレータ、ＣＫ１…第１クロック信号、ＣＫ２…第２クロック信号、１００…インバータ、２００…発光装置、２１０…ＣＣＦＬ、２２０…マイコン、３００…液晶ディスプレイ、３０２…液晶パネル。

Claims (8)

1. 発光素子を駆動するための駆動信号を生成する制御回路であって、
   外部からの同期クロック信号を受け、前記同期クロック信号と同期した外部同期周期信号を生成する外部同期発振器と、
   前記同期クロック信号と非同期で、所定の周波数を有する内部周期信号を生成する内部発振器と、
   前記外部同期周期信号の周波数が所定の範囲に含まれるとき、前記外部同期周期信号にもとづいて、所定の範囲から逸脱したとき、前記内部周期信号にもとづいて、前記駆動信号を生成する駆動信号生成部と、
   を備えることを特徴とする制御回路。
2. 前記外部同期発振器は、前記同期クロック信号を逓倍もしくは分周するＰＬＬ（Phase Locked Loop）回路であり、
   前記制御回路は、前記ＰＬＬ回路の内部の、前記外部同期周期信号の周波数に応じたレベルをとる信号を監視し、所定のしきい値と比較する周波数監視部をさらに備え、
   前記駆動信号生成部は、前記周波数監視部による比較結果に応じて、前記外部同期周期信号と前記内部周期信号の一方を選択することを特徴とする請求項１に記載の制御回路。
3. 前記周波数監視部は、前記ＰＬＬ回路に設けられたループフィルタの出力に応じた信号を監視することを特徴とする請求項２に記載の制御回路。
4. 前記所定の範囲の上限および下限にはそれぞれ、ヒステリシスが設定されることを特徴とする請求項１に記載の制御回路。
5. 前記発光素子は蛍光ランプであり、
   前記駆動信号生成部は、前記外部同期周期信号および前記内部周期信号にもとづき、前記蛍光ランプの点灯用のパルス信号を生成することを特徴とする請求項１から４のいずれかに記載の制御回路。
6. 前記発光素子は蛍光ランプであり、
   前記駆動信号生成部は、前記外部同期周期信号および前記内部周期信号にもとづき、前記蛍光ランプのバースト調光用のパルス信号を生成することを特徴とする請求項１から４のいずれかに記載の制御回路。
7. 蛍光ランプと、
   前記蛍光ランプに駆動電圧を供給するインバータと、
   を備え、前記インバータは、請求項１から４のいずれかに記載の制御回路を含むことを特徴とする発光装置。
8. 液晶パネルと、
   前記液晶パネルの背面に配置される複数の請求項７に記載の発光装置と、
   を備えることを特徴とする液晶ディスプレイ装置。

Images