JP5485053B2 - 半導体装置、点弧角変換回路、電源装置、照明装置および信号変換方法 - Google Patents

半導体装置、点弧角変換回路、電源装置、照明装置および信号変換方法 Download PDF

Info

Publication number
JP5485053B2
JP5485053B2 JP2010159757A JP2010159757A JP5485053B2 JP 5485053 B2 JP5485053 B2 JP 5485053B2 JP 2010159757 A JP2010159757 A JP 2010159757A JP 2010159757 A JP2010159757 A JP 2010159757A JP 5485053 B2 JP5485053 B2 JP 5485053B2
Authority
JP
Japan
Prior art keywords
pulse signal
signal
pulse
voltage
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010159757A
Other languages
English (en)
Other versions
JP2012022886A (ja
Inventor
智 昭 西
坂 俊 彦 長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010159757A priority Critical patent/JP5485053B2/ja
Publication of JP2012022886A publication Critical patent/JP2012022886A/ja
Application granted granted Critical
Publication of JP5485053B2 publication Critical patent/JP5485053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体装置、点弧角変換回路、電源装置、照明装置および信号変換方法に関する。
従来から用いられている調光可能な白熱電灯の照明装置では、商用交流が位相制御調光器により所定の点弧角で位相制御され、位相制御された交流電圧が白熱電灯に加えられて調光される。この位相制御調光器や配線は室内の壁面や壁内部などに固定されていて交換が困難である一方、白熱電灯は容易に交換できるように構成されている。
近年、このような位相制御調光器をそのまま利用して、白熱電灯のみを、調光可能な発光ダイオードの照明装置に置き換えることが行われている（例えば、特許文献１参照）。この発光ダイオードの照明装置は、電源装置と発光ダイオードとを備える。電源装置は、上述した位相制御調光器から出力される所定の点弧角で位相制御された交流電圧を整流し、平滑化し、直流電圧にする。電源装置は、この直流電圧をスイッチング素子によりスイッチングしてトランスに入力し、トランスの出力電圧を平滑化して得られた直流電圧を発光ダイオードに供給する。また、電源装置は、発光ダイオードに流れる電流を電流検知回路により検知し、検知された電流が制御電圧に基づいた目標値となるように、ＰＷＭ制御回路によりスイッチング素子のスイッチングを制御することで発光ダイオードに供給する直流電圧を制御する。これにより、発光ダイオードは一定の電流が流れて点灯する。
また、電源装置は導通幅検出回路を有する。図７は、従来の導通幅検出回路の回路図である。この導通幅検出回路１００は、上記位相制御された交流電圧が整流された電圧（位相制御された電圧）を、点弧角に応じたパルス幅を有するパルス信号に変換する。つまり、比較器１０１が、位相制御された電圧を基準電圧１０２と比較する。バッファ１０３が、比較器１０１からの比較結果をバッファしてパルス信号を出力する。導通幅検出回路１００は、このパルス信号を抵抗１０５と電解コンデンサ１０６とを有する平滑回路１０４で直流電圧に平滑化して、上記制御電圧としてＰＷＭ制御回路に供給する。これにより、発光ダイオードに流れる電流の目標値を定める制御電圧の大きさは、点弧角に応じて制御される。従って、既存の位相制御調光器によって発光ダイオードに流れる電流を調整して、発光ダイオードを調光できる。
特開２００７−３５４０３号公報
ところで、上述した導通幅検出回路１００、電源装置および照明装置は小型且つ長寿命であることが好ましい。特に、白熱電灯を発光ダイオードの照明装置に置き換える場合、発光ダイオードの長寿命という利点を生かすためにも、導通幅検出回路１００は長寿命である必要がある。
しかしながら、上述した従来の導通幅検出回路１００は、周波数が約１００又は１２０Ｈｚのパルス信号を平滑化するため、大容量の電解コンデンサ１０６を必要とする。このような大容量の電解コンデンサ１０６は、導通幅検出回路１００の他の部品より大型であり且つ短寿命になる。
以上より、大容量の電解コンデンサ１０６の性質により、従来の導通幅検出回路１００、電源装置および照明装置は、大型であり且つ短寿命になる問題がある。
そこで、本発明に係る実施例では、小型且つ長寿命な半導体装置、点弧角変換回路、電源装置および照明装置を提供する。
本発明の一態様に係る実施例に従った半導体装置は、交流電圧が所定の点弧角で位相制御された電圧を、前記点弧角に応じた制御信号に変換する半導体装置であって、
前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するパルス信号変換回路と、
前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するパルス合成回路と、
前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する信号変換回路と、を備える
ことを特徴とする半導体装置である。
また、前記半導体装置において、前記パルス合成回路は、前記第１のパルス信号の前記パルス幅の期間において前記第２のパルス信号のパルスを有する前記第３のパルス信号を出力しても良い。
また、前記半導体装置において、前記信号変換回路は、前記第１のパルス信号の周期を算出し、前記第１のパルス信号の前記周期と、カウントされた前記第３のパルス信号の前記パルスの数と、の比に応じた前記制御信号を出力しても良い。
また、前記半導体装置において、前記信号変換回路は、前記第１のパルス信号の１周期の期間における前記第２のパルス信号のパルスの数をカウントして前記第１のパルス信号の前記周期を算出し、カウントされた前記第２のパルス信号の前記パルスの数で、カウントされた前記第３のパルス信号の前記パルスの数を除算した値に応じた前記制御信号を出力しても良い。
また、前記半導体装置において、前記信号変換回路は、
前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
カウントされた前記第３のパルス信号の前記パルスの数に応じた第１電圧を出力する第１のＤＡコンバータと、
前記第１のパルス信号の前記１周期の期間における前記第２のパルス信号の前記パルスの数をカウントする第２のカウンタと、
カウントされた前記第２のパルス信号の前記パルスの数に応じた第２電圧を出力する第２のＤＡコンバータと、
前記第２電圧で前記第１電圧を除算した値を、前記制御信号として出力する、除算回路と、を有し、
前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりから一定時間遅れて一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
前記第１のＤＡコンバータは、
前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
互いに電流値が異なるＮ個の第１電流源と、
前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第１電圧を出力する、第１抵抗と、を含み、
前記第２のカウンタは、前記第１のパルス信号のパルスの立ち上がりから前記一定時間遅れて一時的にリセットされ、入力された前記第２のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ個の第３フリップフロップを含み、
前記第２のＤＡコンバータは、
前記第１のパルス信号の前記パルスの立ち上がりで、前記各第３フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第４フリップフロップと、
互いに電流値が異なるＮ個の第２電流源と、
前記各第４フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第２電流源に各々の一端が接続されたＮ個の第２スイッチと、
前記Ｎ個の第２スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第２電圧を出力する、第２抵抗と、を含んでも良い。
また、前記半導体装置において、
前記信号変換回路には電源電圧が供給され、
前記信号変換回路は、前記電源電圧が所定値以下の場合に、前記Ｎ個の第２フリップフロップと、前記Ｎ個の第４フリップフロップと、をリセットするリセット回路を更に有しても良い。
また、前記半導体装置において、
前記パルス合成回路は、
前記第２のパルス信号を発生するパルス発生器と、
前記第１のパルス信号と前記第２のパルス信号との論理積を前記第３のパルス信号として出力する論理積回路と、を有しても良い。
また、前記半導体装置において、
前記パルス信号変換回路は、
前記位相制御された電圧を分圧する分圧回路と、
前記分圧回路の出力電圧と基準電圧とを比較して、比較結果を前記第１のパルス信号として出力する比較器と、を有しても良い。
また、前記半導体装置において、
前記信号変換回路は、
前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する第１のＤＡコンバータと、を有し、
前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりで一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
前記第１のＤＡコンバータは、
前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
互いに電流値が異なるＮ個の第１電流源と、
前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続された第１抵抗と、を含み、
前記第１抵抗の前記一端から前記制御信号として電圧を出力しても良い。
本発明の一態様に係る実施例に従った点弧角変換回路は、交流電圧が所定の点弧角で位相制御された電圧を、前記点弧角に応じた制御信号に変換する点弧角変換回路であって、
前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するパルス信号変換回路と、
前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するパルス合成回路と、
前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する信号変換回路と、を備える
ことを特徴とする点弧角変換回路である。
また、前記点弧角変換回路において、前記パルス合成回路は、前記第１のパルス信号の前記パルス幅の期間において前記第２のパルス信号のパルスを有する前記第３のパルス信号を出力しても良い。
また、前記点弧角変換回路において、前記信号変換回路は、前記第１のパルス信号の周期を算出し、前記第１のパルス信号の前記周期と、カウントされた前記第３のパルス信号の前記パルスの数と、の比に応じた前記制御信号を出力しても良い。
また、前記点弧角変換回路において、前記信号変換回路は、前記第１のパルス信号の１周期の期間における前記第２のパルス信号のパルスの数をカウントして前記第１のパルス信号の前記周期を算出し、カウントされた前記第２のパルス信号の前記パルスの数で、カウントされた前記第３のパルス信号の前記パルスの数を除算した値に応じた前記制御信号を出力しても良い。
また、前記点弧角変換回路において、前記信号変換回路は、
前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
カウントされた前記第３のパルス信号の前記パルスの数に応じた第１電圧を出力する第１のＤＡコンバータと、
前記第１のパルス信号の前記１周期の期間における前記第２のパルス信号の前記パルスの数をカウントする第２のカウンタと、
カウントされた前記第２のパルス信号の前記パルスの数に応じた第２電圧を出力する第２のＤＡコンバータと、
前記第２電圧で前記第１電圧を除算した値を、前記制御信号として出力する、除算回路と、を有し、
前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりから一定時間遅れて一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
前記第１のＤＡコンバータは、
前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
互いに電流値が異なるＮ個の第１電流源と、
前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第１電圧を出力する、第１抵抗と、を含み、
前記第２のカウンタは、前記第１のパルス信号のパルスの立ち上がりから前記一定時間遅れて一時的にリセットされ、入力された前記第２のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ個の第３フリップフロップを含み、
前記第２のＤＡコンバータは、
前記第１のパルス信号の前記パルスの立ち上がりで、前記各第３フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第４フリップフロップと、
互いに電流値が異なるＮ個の第２電流源と、
前記各第４フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第２電流源に各々の一端が接続されたＮ個の第２スイッチと、
前記Ｎ個の第２スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第２電圧を出力する、第２抵抗と、を含んでも良い。
また、前記点弧角変換回路において、
前記信号変換回路には電源電圧が供給され、
前記信号変換回路は、前記電源電圧が所定値以下の場合に、前記Ｎ個の第２フリップフロップと、前記Ｎ個の第４フリップフロップと、をリセットするリセット回路を更に有しても良い。
また、前記点弧角変換回路において、
前記パルス合成回路は、
前記第２のパルス信号を発生するパルス発生器と、
前記第１のパルス信号と前記第２のパルス信号との論理積を前記第３のパルス信号として出力する論理積回路と、を有しても良い。
また、前記点弧角変換回路において、
前記パルス信号変換回路は、
前記位相制御された電圧を分圧する分圧回路と、
前記分圧回路の出力電圧と基準電圧とを比較して、比較結果を前記第１のパルス信号として出力する比較器と、を有しても良い。
また、前記点弧角変換回路において、
前記信号変換回路は、
前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する第１のＤＡコンバータと、を有し、
前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりで一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
前記第１のＤＡコンバータは、
前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
互いに電流値が異なるＮ個の第１電流源と、
前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続された第１抵抗と、を含み、
前記第１抵抗の前記一端から前記制御信号として電圧を出力しても良い。
本発明の一態様に係る実施例に従った電源装置は、
交流電圧が所定の点弧角で位相制御された電圧を直流電圧に変換して負荷に供給し、前記負荷に流れる電流が制御信号に基づいた目標値となるように、ＰＷＭ制御により前記直流電圧を制御するスイッチング電源と、
前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するパルス変換回路と、
前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するパルス合成回路と、
前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する信号変換回路と、を備える
ことを特徴とする電源装置である。
本発明の一態様に係る実施例に従った照明装置は、
上記電源装置と、
前記スイッチング電源から前記直流電圧が供給される前記負荷としての発光素子と、を備える
ことを特徴とする照明装置である。
本発明の一態様に係る実施例に従った信号変換方法は、
交流電圧が所定の点弧角で位相制御された電圧を、前記点弧角に応じた制御信号に変換する信号変換方法であって、
パルス変換回路により、前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するステップと、
パルス合成回路により、前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するステップと、
信号変換回路により、前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力するステップと、を備える
ことを特徴とする信号変換方法である。
本発明の一態様に係る半導体装置、点弧角変換回路、電源装置、照明装置および信号変換方法によれば、点弧角に応じたパルス幅を有する第１のパルス信号と、高い周波数の第２のパルス信号とを合成して第３のパルス信号を得て、点弧角に応じて増減する、第１のパルス信号のパルス幅の期間における第３のパルス信号のパルスの数に応じて制御信号を変化させるようにしている。従って、パルス信号を平滑化しないため、大容量の電解コンデンサを用いない回路構成により点弧角に応じた制御信号を得ることができる。これにより、半導体装置、点弧角変換回路、電源装置および照明装置を小型化且つ長寿命化できる。
さらに、上述した本発明の一態様に係る照明装置によれば、調光可能な白熱電灯の照明装置を、既存の位相制御調光器をそのまま利用して置き換えでき、発光ダイオードの調光ができる。
図１は、本発明の実施例１に係る半導体装置のブロック図である。 図２は、本発明の実施例１に係る半導体装置の回路図である。 図３は、本発明の実施例１に係る半導体装置の波形図である。 図４は、本発明の実施例２に係る半導体装置の回路図である。 図５は、本発明の実施例２に係る半導体装置の波形図である。 図６は、本発明の実施例３に係る照明システムのブロック図である。 図７は、従来の導通幅検出回路の回路図である。
以下、本発明に係る各実施例について図面に基づいて説明する。
本実施例は、点弧角に応じて増減するパルスの数に応じて制御信号を変化させることを特徴の１つとする。
図１は、本発明の実施例１に係る半導体装置のブロック図である。
同図に示すように、この半導体装置（点弧角変換回路）４０は、パルス信号変換回路１と、パルス合成回路２と、信号変換回路（カウンタ及びＤＡコンバータ）３と、を備える。
パルス信号変換回路１は、分圧回路１１と、比較器１２と、を有する。
分圧回路１１は、交流電圧が所定の点弧角で位相制御された電圧を分圧して、出力電圧ａを出力する。本実施例では、この位相制御された電圧は、全波整流されているとする。分圧回路１１は、位相制御された電圧が一端に入力される抵抗１３と、抵抗１３の他端が一端に接続され、接地に他端が接続された抵抗１４と、を備える。出力電圧ａは、抵抗１３と抵抗１４との接続点から出力される。
比較器１２は、出力電圧ａが非反転入力端子に入力され、基準電圧ｂが反転入力端子に入力される。比較器１２は、分圧回路１１の出力電圧ａと基準電圧ｂとを比較して、比較結果を第１のパルス信号ｃとして出力する。
即ち、パルス信号変換回路１は、交流電圧が所定の点弧角で位相制御された電圧を、点弧角に応じたパルス幅を有する第１のパルス信号ｃに変換するように構成されている。
パルス合成回路２は、パルス発生器２１と、論理積回路２２と、を有する。
パルス発生器２１は、第２のパルス信号ｄを発生する。第２のパルス信号ｄの周波数は、第１のパルス信号ｃの周波数より高い。論理積回路２２は、第１のパルス信号ｃと第２のパルス信号ｄとの論理積を第３のパルス信号ｅとして出力する。
即ち、パルス合成回路２は、第１のパルス信号ｃと、第１のパルス信号ｃの周波数より高い周波数の第２のパルス信号ｄと、を合成して、第３のパルス信号ｅを出力するように構成されている。より詳しくは、パルス合成回路２は、第１のパルス信号ｃのパルス幅の期間において第２のパルス信号ｄのパルスを有する第３のパルス信号ｅを出力するように構成されている。
信号変換回路３は、第１のパルス信号ｃのパルス幅の期間における第３のパルス信号ｅのパルスの数をカウントして、カウントされた第３のパルス信号ｅのパルスの数に応じた制御信号を出力するように構成されている。本実施例では、制御信号は電圧（制御電圧）であるとする。
以上の構成により、この半導体装置４０は、交流電圧が所定の点弧角で位相制御された電圧を、点弧角に応じた制御電圧に変換する。
次に、信号変換回路３の回路構成の一例について説明する。
図２は、本発明の実施例１に係る半導体装置の回路図である。
同図に示すように、信号変換回路３は、第１のカウンタ３１と、第１のＤＡコンバータ３２と、リセット回路（ＵＶＬＯ回路）３３と、ポジティブエッジワンショット回路３４と、を有する。
第１のカウンタ３１は、Ｎ（Ｎは２以上の整数であり、本実施例ではＮは６とする）個の第１フリップフロップＤＦ０ａ〜ＤＦ５ａを含む。
各第１フリップフロップＤＦ０ａ〜ＤＦ５ａでは、データ入力端子Ｄと、反転出力端子ＱＮと、が接続されている。また、第１フリップフロップＤＦ０ａの出力端子Ｑは、第１フリップフロップＤＦ１ａのクロック入力端子ＣＬに接続されている。第１フリップフロップＤＦ１ａと第１フリップフロップＤＦ２ａ、第１フリップフロップＤＦ２ａと第１フリップフロップＤＦ３ａ、第１フリップフロップＤＦ３ａと第１フリップフロップＤＦ４ａ、及び、第１フリップフロップＤＦ４ａと第１フリップフロップＤＦ５ａも、同様に接続されている。
第１フリップフロップＤＦ０ａでは、第３のパルス信号ｅがクロック入力端子ＣＬに入力されている。
ポジティブエッジワンショット回路３４は、第１のパルス信号ｃのパルスの立ち上がりで一時的に立ち上がるリセット信号を、第１フリップフロップＤＦ０ａ〜ＤＦ５ａのリセット端子Ｒに出力する。
これにより、第１フリップフロップＤＦ０ａ〜ＤＦ５ａは、第１のパルス信号ｃのパルスの立ち上がりで一時的にリセットされ、入力された第３のパルス信号ｅのパルスの数に応じて各出力信号の論理値が変化する。
つまり、第１のカウンタ３１は、第１のパルス信号ｃのパルス幅の期間における第３のパルス信号ｅのパルスの数をカウントするように構成されている。
第１のＤＡコンバータ３２は、Ｎ個の第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂと、Ｎ個の第１電流源Ｉ０ａ〜Ｉ５ａと、Ｎ個の第１スイッチＳＷ０ａ〜ＳＷ５ａと、第１抵抗Ｒ１と、インバータ３２ａと、を含む。
第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂのクロック端子ＣＬには、インバータ３２ａにより生成された第１のパルス信号ｃの反転信号ｊが入力される。各第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂの各入力端子Ｄには、各第１フリップフロップＤＦ０ａ〜ＤＦ５ａの各出力端子Ｑが接続されている。
これにより、第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂは、第１のパルス信号ｃのパルスの立ち下りで、各第１フリップフロップＤＦ０ａ〜ＤＦ５ａの各出力信号をそれぞれ取り込んで出力する。
第１電流源Ｉ０ａ〜Ｉ５ａは、互いに電流値が異なる。つまり、第１電流源Ｉ２ａの電流値を基準値（１／１）Ｉとして、第１電流源Ｉ０ａの電流値は（１／４）Ｉであり、第１電流源Ｉ１ａの電流値は（１／２）Ｉである。また、第１電流源Ｉ３ａの電流値は（２／１）Ｉであり、第１電流源Ｉ４ａの電流値は（４／１）Ｉであり、第１電流源Ｉ５ａの電流値は（８／１）Ｉである。第１電流源Ｉ０ａ〜Ｉ５ａは、電源電圧ＶＣＣ側から電流を流す。
第１スイッチＳＷ０ａ〜ＳＷ５ａは、各第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂの各出力信号に応じてそれぞれオン又はオフに制御され、各第１電流源Ｉ０ａ〜Ｉ５ａに各々の一端が接続されている。本実施例では、一例として、第１スイッチＳＷ０ａ〜ＳＷ５ａは、ハイレベルの信号によりオンに制御され、ローレベルの信号によりオフに制御されるとする。
第１抵抗Ｒ１は、第１スイッチＳＷ０ａ〜ＳＷ５ａの他端に一端が接続され、接地に他端が接続され、その一端から制御信号として制御電圧を出力する。
即ち、第１のＤＡコンバータ３２は、カウントされた第３のパルス信号ｅのパルスの数に応じた制御電圧を出力するように構成されている。
リセット回路３３は、抵抗３３ａ，３３ｂと、比較器３３ｃと、を有する。
抵抗３３ａ，３３ｂは、入力電圧としての電源電圧ＶＣＣを分圧して、出力電圧ｆを出力する。抵抗３３ａは、入力電圧としての電源電圧ＶＣＣが一端に入力される。抵抗３３ｂは、抵抗３３ａの他端が一端に接続され、接地に他端が接続されている。出力電圧ｆは、抵抗３３ａと抵抗３３ｂとの接続点から出力される。
比較器３３ｃは、出力電圧ｆが反転入力端子に入力され、基準電圧ｇが非反転入力端子に入力されている。比較器３３ｃは、出力電圧ｆと基準電圧ｇとを比較して、比較結果をＵＶＬＯ信号ｈとして出力する。
ＵＶＬＯ信号ｈは、第１のＤＡコンバータ３２の第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂのリセット端子Ｒに入力される。
即ち、リセット回路３３は、入力電圧としての電源電圧ＶＣＣが所定値以下の場合に第１のＤＡコンバータ３２をリセットするように構成されている。
その他のパルス信号変換回路１とパルス合成回路２は、図１と同一であるため、説明を省略する。
次に、波形図を参照して、半導体装置４０の動作をより詳細に説明する。
図３は、本発明の実施例１に係る半導体装置の波形図である。
まず、入力電圧（電源電圧ＶＣＣ）が立ち上がると、この入力電圧が分圧された電圧ｆも立ち上がる。電圧ｆが基準電圧ｇを超えると、ＵＶＬＯ信号ｈがハイレベルからローレベルになる（時刻ｔ１）。これにより、第１のＤＡコンバータ３２の第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂ（レジスタ）のリセットが解除される。
次に、交流電圧が所定の点弧角で位相制御された電圧が分圧された電圧ａが、基準電圧ｂ以上になると（時刻ｔ２）、第１のパルス信号ｃはローレベルからハイレベルになる。位相制御された電圧が分圧された電圧ａが、基準電圧ｂ未満になると（時刻ｔ３）、第１のパルス信号ｃはハイレベルからローレベルになる。同様にして、第１のパルス信号ｃはローレベルからハイレベルになる（時刻ｔ４）。
第２のパルス信号ｄは、前述のように、第１のパルス信号ｃの周波数より高い周波数を有する。
第３のパルス信号ｅは、前述のように、第１のパルス信号ｃと第２のパルス信号ｄとの論理積である。つまり、第３のパルス信号ｅは、第１のパルス信号ｃがハイレベルである時刻ｔ２〜ｔ３では、第２のパルス信号ｄと同じ波形になる。一方、第３のパルス信号ｅは、第１のパルス信号ｃがローレベルである時刻ｔ１〜ｔ２と時刻ｔ３〜ｔ４では、ローレベルになる。
ポジティブエッジワンショット信号ｉは、第１のパルス信号ｃの立ち上がり（ポジティブエッジ）でローレベルからハイレベルになり（時刻ｔ２）、第３のパルス信号ｅがハイレベルになる前にすぐにローレベルに戻る。これにより、第１のカウンタ３１の第１フリップフロップＤＦ０ａ〜ＤＦ５ａは一時的にリセットされる。
一時的にリセットされた第１のカウンタ３１は、第３のパルス信号ｅのパルスの数のカウントを新たに開始する。図３の例では、第１のカウンタ３１は、時刻ｔ３までにパルスの数を３個カウントする。これにより、第１のカウンタ３１の第１フリップフロップＤＦ１ａの出力信号がローレベルになり、それ以外の第１フリップフロップＤＦ０ａ，ＤＦ２ａ〜ＤＦ５ａの出力信号がハイレベルになる。
時刻ｔ３において、第１のパルス信号ｃの反転信号ｊはローレベルからハイレベルになる。これにより、第１のカウンタ３１の第１フリップフロップＤＦ０ａ〜ＤＦ５ａの６個の出力信号は、第１のＤＡコンバータ３２の第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂに、それぞれラッチされる（レジスタラッチセット）。
これにより、ローレベルがラッチされた第２フリップフロップＤＦ１ｂの出力信号のみがローレベルになり、それ以外のハイレベルがラッチされた第２フリップフロップＤＦ０ｂ，ＤＦ２ｂ〜ＤＦ５ｂの出力信号はハイレベルになる。
これにより、第１スイッチＳＷ１ａのみがオフになり、それ以外の第１スイッチＳＷ０ａ，ＳＷ２ａ〜ＳＷ５ａはオンになる。よって、第１電流源Ｉ０ａ，Ｉ２ａ〜Ｉ５ａによって、（１５＋１／４）Ｉの電流が第１抵抗Ｒ１に流れて、所定の制御電圧が得られる。
次に、時刻ｔ４で、ポジティブエッジワンショット信号ｉがローレベルからハイレベルになり、第３のパルス信号ｅがハイレベルになる前にすぐにローレベルに戻る。前述のように、これにより、第１のカウンタ３１の第１フリップフロップＤＦ０ａ〜ＤＦ５ａが一時的にリセットされる。そして、第１のカウンタ３１は、第３のパルス信号ｅのパルスの数のカウントを新たに開始できる。
時刻ｔ４以降の動作は時刻ｔ２〜ｔ４の動作と同様なため、説明を省略する。
このようにして、交流電圧が所定の点弧角で位相制御された電圧は、点弧角に応じた制御電圧に変換される。
つまり、図３の例よりも点弧角が大きくなると、第１のパルス信号ｃのパルス幅が広がる。すると、そのパルス幅の期間における第３のパルス信号ｅのパルスの数は、増加する。これにより、第１のカウンタ３１のカウント数が増加するので、第１のＤＡコンバータ３２の第１抵抗Ｒ１に流れる電流は減少して、制御電圧が低くなる。
同様に、図３の例よりも点弧角が小さくなると、制御電圧が高くなる。
本実施例では、一例として６個の第１フリップフロップＤＦ０ａ〜ＤＦ５ａと、第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂと、を用いて、６ビットの第１のカウンタ３１と第１のＤＡコンバータ３２とを構成している。よって、第２のパルス信号ｄの周波数を図３の例より高く構成すれば、最大で６４階調の制御電圧が得られる。
以上で説明した様に、本実施例によれば、点弧角に応じたパルス幅を有する第１のパルス信号ｃと、高い周波数の第２のパルス信号ｄとを合成して第３のパルス信号ｅを得て、点弧角に応じて増減する、第１のパルス信号ｃのパルス幅の期間における第３のパルス信号ｅのパルスの数に応じて制御信号としての制御電圧を変化させるようにしている。従って、パルス信号を平滑化しないため、大容量の電解コンデンサを用いない回路構成により点弧角に応じた制御信号としての制御電圧を得ることができる。これにより、半導体装置４０を小型化且つ長寿命化できる。
なお、第１のカウンタ３１の回路構成及び第１のＤＡコンバータ３２の回路構成などは一例であり、本実施例以外の回路構成でも良い。また、点弧角が大きくなると制御電圧が低くなる一例について説明したが、点弧角が大きくなると制御電圧が高くなるように構成しても良い。また、各信号の極性は逆極性でも良い。さらに、制御信号として電流又はデジタル信号を出力するように構成しても良い。
本実施例は、位相制御された電圧の周期と、点弧角に応じて増減するパルスの数と、の比に応じて制御信号を変化させることを特徴の１つとする。
図４は、本発明の実施例２に係る半導体装置の回路図である。
同図に示すように、本実施例の半導体装置４０は、信号変換回路３の構成と、第２のパルス信号ｄが信号変換回路３に入力されている点とが図２の実施例１と異なる。これら以外の構成は、図２の構成と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。
信号変換回路３は、第１のカウンタ３１（点弧角カウンタ）と、第１のＤＡコンバータ３２と、リセット回路３３と、ポジティブエッジワンショット回路３４と、第２のカウンタ３５（周期カウンタ）と、第２のＤＡコンバータ３６と、除算回路３７と、遅延回路３８と、を有する。
第１のカウンタ３１は、リセットされるタイミングのみが実施例１と異なり、回路構成は実施例１と同様である。そこで、ここではリセットについてのみ説明し、回路構成については、同一の構成要素に同一の符号を付し、説明を省略する。
ポジティブエッジワンショット回路３４は、第１のパルス信号ｃのパルスの立ち上がりで一時的に立ち上がるポジティブエッジワンショット信号ｉを出力する。遅延回路３８は、このポジティブエッジワンショット信号ｉを一定時間Ｄだけ遅延した遅延信号ｋを出力する。この一定時間Ｄについては、後述する。この遅延信号ｋは、第１フリップフロップＤＦ０ａ〜ＤＦ５ａのリセット端子Ｒに入力される。
これにより、第１のカウンタ３１の第１フリップフロップＤＦ０ａ〜ＤＦ５ａは、第１のパルス信号ｃのパルスの立ち上がりから一定時間Ｄだけ遅れて一時的にリセットされ、入力された第３のパルス信号ｅのパルスの数に応じて各出力信号の論理値が変化する。
即ち、第１のカウンタ３１は、第１のパルス信号ｃのパルス幅の期間における第３のパルス信号ｅのパルスの数をカウントするように構成されている。
第１のＤＡコンバータ３２は、第１抵抗Ｒ１の一端から制御電圧に代えて第１電圧を出力する点のみが実施例１と異なり、回路構成は実施例１と同様である。そこで、同一の構成要素に同一の符号を付し、回路構成の説明を省略する。第１のＤＡコンバータ３２の第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂは、本実施例では点弧角レジスタとも称す。
即ち、第１のＤＡコンバータ３２は、カウントされた第３のパルス信号ｅのパルスの数に応じた第１電圧を出力するように構成されている。
第２のカウンタ３５は、Ｎ（実施例１と同様に、Ｎは６とする）個の第３フリップフロップＤＦ０ｃ〜ＤＦ５ｃを含む。
第３フリップフロップＤＦ０ｃ〜ＤＦ５ｃ同士の接続は、実施例１と同様である。第３フリップフロップＤＦ０ｃでは、第２のパルス信号ｄがクロック入力端子ＣＬに入力される。また、遅延信号ｋが、第３フリップフロップＤＦ０ｃ〜ＤＦ５ｃのリセット端子Ｒに入力される。
これにより、第３フリップフロップＤＦ０ｃ〜ＤＦ５ｃは、第１のパルス信号ｃのパルスの立ち上がりから一定時間Ｄだけ遅れて一時的にリセットされ、入力された第２のパルス信号ｄのパルスの数に応じて各出力信号の論理値が変化する。
即ち、第２のカウンタ３５は、第１のパルス信号ｃの１周期の期間における第２のパルス信号ｄのパルスの数をカウントするように構成されている。
第２のＤＡコンバータ３６は、Ｎ個の第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄ（周期レジスタ）と、Ｎ個の第２電流源Ｉ０ｂ〜Ｉ５ｂと、Ｎ個の第２スイッチＳＷ０ｂ〜ＳＷ５ｂと、第２抵抗Ｒ２と、を含む。
第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄのクロック端子ＣＬには、ポジティブエッジワンショット信号ｉが入力される。各第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄの各入力端子Ｄには、各第３フリップフロップＤＦ０ｃ〜ＤＦ５ｃの各出力端子Ｑが接続されている。
これにより、第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄは、第１のパルス信号ｃのパルスの立ち上がりで、各第３フリップフロップＤＦ０ｃ〜ＤＦ５ｃの各出力信号をそれぞれ取り込んで出力する。
第２電流源Ｉ０ｂ〜Ｉ５ｂは、実施例１と同様に、互いに電流値が異なる。つまり、第２電流源Ｉ２ｂの電流値を基準値（１／１）Ｉとして、第２電流源Ｉ０ｂの電流値は（１／４）Ｉであり、第２電流源Ｉ１ｂの電流値は（１／２）Ｉである。また、第２電流源Ｉ３ｂの電流値は（２／１）Ｉであり、第２電流源Ｉ４ｂの電流値は（４／１）Ｉであり、第２電流源Ｉ５ｂの電流値は（８／１）Ｉである。第２電流源Ｉ０ｂ〜Ｉ５ｂは、電源電圧ＶＣＣ側から電流を流す。
第２スイッチＳＷ０ｂ〜ＳＷ５ｂは、実施例１と同様に、各第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄの各出力信号に応じてそれぞれオン又はオフに制御され、各第２電流源Ｉ０ｂ〜Ｉ５ｂに各々の一端が接続されている。本実施例でも、一例として、第１スイッチＳＷ０ａ〜ＳＷ５ａと第２スイッチＳＷ０ｂ〜ＳＷ５ｂは、ハイレベルの信号によりオンに制御され、ローレベルの信号によりオフに制御されるとする。
第２抵抗Ｒ２は、実施例１と同様に、第２スイッチＳＷ０ｂ〜ＳＷ５ｂの他端に一端が接続され、接地に他端が接続され、その一端から第１電圧を出力する。
即ち、第２のＤＡコンバータ３６は、カウントされた第２のパルス信号ｄのパルスの数に応じた第２電圧を出力するように構成されている。
除算回路３７は、第２電圧で第１電圧を除算した値を、制御信号として出力する。本実施例でも、制御信号は電圧（制御電圧）であるとする。
リセット回路３３からのＵＶＬＯ信号ｋは、第１のＤＡコンバータ３２の第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂのリセット端子Ｒと、第２のＤＡコンバータ３６の第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄのリセット端子Ｒと、に入力される。
これにより、リセット回路３３は、入力電圧としての電源電圧ＶＣＣが所定値以下の場合に、第１のＤＡコンバータ３２と第２のＤＡコンバータ３６とをリセットする。リセット回路３３の構成は実施例１と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。
以上の構成により、信号変換回路３は、第１のパルス信号ｃの周期を算出し、第１のパルス信号ｃの周期と、カウントされた第３のパルス信号ｅのパルスの数と、の比に応じた制御信号（制御電圧）を出力する。
即ち、信号変換回路３は、第１のパルス信号ｃの１周期の期間における第２のパルス信号ｄのパルスの数をカウントして第１のパルス信号ｃの周期を算出し、カウントされた第２のパルス信号ｄのパルスの数で、カウントされた第３のパルス信号ｅのパルスの数を除算した値に応じた制御電圧を出力する。
次に、波形図を参照して、半導体装置４０の動作をより詳細に説明する。
図５は、本発明の実施例２に係る半導体装置の波形図である。
まず、入力電圧（電源電圧ＶＣＣ）が立ち上がると、実施例１と同様に、ＵＶＬＯ信号ｈがハイレベルからローレベルになる（時刻ｔ１）。これにより、第１のＤＡコンバータ３２の第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂ（点弧角レジスタ）と、第２のＤＡコンバータ３６の第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄ（周期レジスタ）と、のリセットが解除される。
時刻ｔ１から時刻ｔ２までの動作は、実施例１と同一である。
時刻ｔ２において、ポジティブエッジワンショット信号ｉは、第１のパルス信号ｃの立ち上がり（ポジティブエッジ）でローレベルからハイレベルになり、第３のパルス信号ｅがハイレベルになる前にすぐにローレベルに戻る。ポジティブエッジワンショット信号ｉがハイレベルになったタイミングで、第２のカウンタ３５の第３フリップフロップＤＦ０ｃ〜ＤＦ５ｃの６個の出力信号は、第２のＤＡコンバータ３６の第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄに、それぞれラッチされる（周期レジスタラッチセット）。
時刻ｔ２ａにおいて、ポジティブエッジワンショット信号ｉが遅延回路３８によって一定時間Ｄだけ遅延された遅延信号ｋが、ローレベルからハイレベルになり、第２のパルス信号ｄがハイレベルになる前にすぐにローレベルに戻る。つまり、一定時間Ｄは、第２のパルス信号ｄのパルス幅より十分に短い。これにより、第１のカウンタ３１（点弧角カウンタ）の第１フリップフロップＤＦ０ａ〜ＤＦ５ａと、第２のカウンタ３５（周期カウンタ）の第３フリップフロップＤＦ０ｃ〜ＤＦ５ｃとは、一時的にリセットされる。
時刻ｔ２ａで一時的にリセットされた第１のカウンタ３１は、第３のパルス信号ｅのパルスの数のカウントを新たに開始する。図５の例では、第１のカウンタ３１は、時刻ｔ３までにパルスの数を３個カウントする。これにより、第１のカウンタ３１の第１フリップフロップＤＦ１ａの出力信号がローレベルになり、それ以外の第１フリップフロップＤＦ０ａ，ＤＦ２ａ〜ＤＦ５ａの出力信号がハイレベルになる。
また、時刻ｔ２ａで一時的にリセットされた第２のカウンタ３５は、第２のパルス信号ｄのパルスの数のカウントを新たに開始する。
時刻ｔ３において、第１のパルス信号ｃの反転信号ｊはローレベルからハイレベルになる。これにより、第１のカウンタ３１の第１フリップフロップＤＦ０ａ〜ＤＦ５ａの６個の出力信号は、第１のＤＡコンバータ３２の第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂに、それぞれラッチされる（点弧角レジスタラッチセット）。
これにより、実施例１で述べたように、（１５＋１／４）Ｉの電流が第１抵抗Ｒ１に流れて、所定の第１電圧が得られる。
次に、時刻ｔ４において、ポジティブエッジワンショット信号ｉは、ローレベルからハイレベルになり、第３のパルス信号ｅがハイレベルになる前にすぐにローレベルに戻る。第２のカウンタ３５の第３フリップフロップＤＦ０ｃ〜ＤＦ５ｃの６個の出力信号は、第２のＤＡコンバータ３６の第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄに、それぞれラッチされる（周期レジスタラッチセット）。図５の例では、第２のカウンタ３５は、時刻ｔ２ａから時刻ｔ４までに第２のパルス信号ｄのパルスの数を８個カウントする。
これにより、実施例１と同様に、カウント数（８個）に応じた電流が第２抵抗Ｒ２に流れて、所定の第２電圧が得られる。
次に、除算回路３７は、第２電圧で第１電圧を除算した値を、制御電圧として出力する。
時刻ｔ４以降の動作は時刻ｔ２〜ｔ４の動作と同様なため、説明を省略する。
このようにして、交流電圧が所定の点弧角で位相制御された電圧は、点弧角に応じた制御電圧に変換される。
ここで、点弧角は一定で、位相制御された電圧の周波数が図５の例より高くなると、第１のパルス信号ｃのパルス幅と、第１のパルス信号ｃの立ち上がりエッジの間隔（つまり１周期）と、が短くなる。すると、そのパルス幅の期間において第１のカウンタ３１がカウントする第３のパルス信号ｅのパルスの数と、その１周期において第２のカウンタ３５がカウントする第２のパルス信号ｄのパルスの数とが、同じ割合で減少する。よって、点弧角が一定であれば、位相制御された電圧の周波数が変化しても、制御電圧は一定となる。位相制御された電圧の周波数が図５の例より低くなる場合も同様である。
以上で説明した様に、本実施例によれば、第１のパルス信号ｃの周期と、第１のパルス信号ｃのパルス幅の期間における第３のパルス信号ｅのパルスの数と、の比に応じた制御電圧を出力するようにしたので、点弧角が一定であれば、位相制御された電圧の周波数とは無関係に、一定の制御電圧を出力できる。
また、本実施例によれば、パルス発生器２１からの第２のパルス信号ｄの周波数が変化しても、点弧角が一定であれば一定の制御電圧を出力できる。よって、第２のパルス信号ｄの周波数に、高い精度が不要となる。
なお、以上の説明では、除算回路３７をアナログ回路で構成した一例について説明したが、デジタル回路でも構成できる。デジタル回路とする場合、除算回路３７は、第４フリップフロップＤＦ０ｄ〜ＤＦ５ｄの出力信号のデジタル量で、第２フリップフロップＤＦ０ｂ〜ＤＦ５ｂの出力信号のデジタル量を、除算するように構成すれば良い。この場合、第１電流源Ｉ０ａ〜Ｉ５ａと、第１スイッチＳＷ０ａ〜ＳＷ５ａと、第１抵抗Ｒ１と、第２電流源Ｉ０ｂ〜Ｉ５ｂと、第２スイッチＳＷ０ｂ〜ＳＷ５ｂと、第２抵抗Ｒ２と、は必要ない。
また、以上の説明では、第２のカウンタ３５により第１のパルス信号ｃの周期を算出する一例について説明したが、他の構成で第１のパルス信号ｃの周期を算出しても良い。
本実施例は、実施例１又は実施例２の半導体装置を備える電源装置、及び、その電源装置を備える照明装置に関する。
図６は、本発明の第２の実施例に係る照明システムのブロック図である。
同図に示すように、この照明システムは、照明装置５０と、交流電源６０と、位相制御調光器７０と、を備える。
交流電源６０からの交流電圧は、位相制御調光器７０により所定の点弧角で位相制御される。照明装置５０は、この位相制御された交流電圧が加えられて調光される。
照明装置５０は、電源装置５１と、負荷（発光素子）５２と、を備える。
電源装置５１は、スイッチング電源５３と、実施例１又は実施例２の半導体装置４０と、を備える。
スイッチング電源５３は、交流電圧が所定の点弧角で位相制御された電圧を直流電圧に変換して負荷５２に供給し、負荷５２に流れる電流が制御信号に基づいた目標値となるように、ＰＷＭ制御により負荷５２に供給される直流電圧を制御する。
スイッチング電源５３のより詳しい動作の一例を、以下に説明する。スイッチング電源５３は、位相制御調光器７０から出力される所定の点弧角で位相制御された交流電圧を整流し、平滑化し、直流電圧にする。スイッチング電源５３は、この直流電圧をスイッチングしてトランス（図示せず）に入力し、トランスの出力電圧を平滑化して得られた直流電圧を負荷５２に供給する。このスイッチングは、交流電源６０からの交流電圧の周波数よりも高い周波数で行う。これにより、照明装置５０からの光のちらつきが抑制できる。また、スイッチング電源５３は、負荷５２に流れる電流を検知し、検知された電流が制御信号に基づいた目標値となるように、ＰＷＭ制御部（図示せず）によりスイッチング素子のスイッチングを制御することで負荷５２に供給する直流電圧を制御する。
負荷５２は、直列に接続された所定数の発光ダイオードＬ１〜Ｌｍを備える。
実施例１及び実施例２で述べたように、半導体装置４０は、交流電圧が所定の点弧角で位相制御された電圧を、点弧角に応じた制御信号に変換する。制御信号は、スイッチング電源５３のＰＷＭ制御部へ供給される。
これにより、電源装置５１は、位相制御調光器７０で設定された点弧角に応じて、負荷５２に流れる電流を増減できる。よって、照明装置５０は、位相制御調光器７０で設定された点弧角に応じて、発光ダイオードＬ１〜Ｌｍを調光できる。
以上で説明した様に、本実施例によれば、実施例１又は実施例２の半導体装置４０を用いて、交流電圧が所定の点弧角で位相制御された電圧を、点弧角に応じた制御信号に変換するようにしている。従って、パルス信号を平滑化しないため、大容量の電解コンデンサを用いない回路構成により点弧角に応じた制御信号を得ることができる。これにより、電源装置５１および照明装置５０を小型化且つ長寿命化できる。
さらに、本実施例によれば、調光可能な白熱電灯の照明装置を、既存の位相制御調光器７０をそのまま利用して照明装置５０に置き換えでき、発光ダイオードＬ１〜Ｌｍの調光ができる。
また、本実施例によれば、実施例２の半導体装置４０を用いた場合、位相制御調光器７０で設定した点弧角が一定であれば、交流電源６０の周波数とは無関係に、一定の制御信号を得られる。よって、点弧角が一定であれば、交流電源６０の周波数とは無関係に、発光ダイオードＬ１〜Ｌｍの輝度を一定にできる。これにより、調光可能な範囲は交流電源６０の周波数に依存しない。
なお、スイッチング電源５３は、交流電圧が所定の点弧角で位相制御された電圧を直流電圧に変換して負荷５２に供給し、負荷５２に流れる電流が制御信号に基づいた目標値となるように、ＰＷＭ制御により負荷５２に供給される直流電圧を制御する電源であれば良い。つまり、上述したスイッチング電源５３のより詳しい動作は一例であり、トランスの有無および回路方式等を限定するものではない。
１ パルス信号変換回路
２ パルス合成回路
３ 信号変換回路
１１ 分圧回路
１２ 比較器
１３，１４ 抵抗
２１ パルス発生器
２２ 論理積回路
３１ 第１のカウンタ
３２ 第１のＤＡコンバータ
３３ リセット回路
３４ ポジティブエッジワンショット回路
３５ 第２のカウンタ
３６ 第２のＤＡコンバータ
３７ 除算回路
３８ 遅延回路
ＤＦ０ａ〜ＤＦ５ａ 第１フリップフロップ
ＤＦ０ｂ〜ＤＦ５ｂ 第２フリップフロップ
ＤＦ０ｃ〜ＤＦ５ｃ 第３フリップフロップ
ＤＦ０ｄ〜ＤＦ５ｄ 第４フリップフロップ
Ｉ０ａ〜Ｉ５ａ 第１電流源
Ｉ０ｂ〜Ｉ５ｂ 第２電流源
ＳＷ０ａ〜ＳＷ５ａ 第１スイッチ
ＳＷ０ｂ〜ＳＷ５ｂ 第２スイッチ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
３２ａ インバータ
３３ａ，３３ｂ 抵抗
３３ｃ 比較器
４０ 半導体装置（点弧角変換回路）
５０ 照明装置
５１ 電源装置
５２ 負荷（発光素子）
５３ スイッチング電源
Ｌ１〜Ｌｍ 発光ダイオード
６０ 交流電源
７０ 位相制御調光器
１００ 導通幅検出回路
１０１ 比較器
１０２ 基準電圧
１０３ バッファ
１０４ 平滑回路
１０５ 抵抗
１０６ 電解コンデンサ

Claims (17)

  1. 交流電圧が所定の点弧角で位相制御された電圧を、前記点弧角に応じた制御信号に変換する半導体装置であって、
    前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するパルス信号変換回路と、
    前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するパルス合成回路と、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する信号変換回路と、を備え、
    前記信号変換回路は、前記第１のパルス信号の１周期の期間における前記第２のパルス信号のパルスの数をカウントして前記第１のパルス信号の周期を算出し、カウントされた前記第２のパルス信号の前記パルスの数で、カウントされた前記第３のパルス信号の前記パルスの数を除算した値に応じた前記制御信号を出力し、
    前記信号変換回路は、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
    カウントされた前記第３のパルス信号の前記パルスの数に応じた第１電圧を出力する第１のＤＡコンバータと、
    前記第１のパルス信号の前記１周期の期間における前記第２のパルス信号の前記パルスの数をカウントする第２のカウンタと、
    カウントされた前記第２のパルス信号の前記パルスの数に応じた第２電圧を出力する第２のＤＡコンバータと、
    前記第２電圧で前記第１電圧を除算した値を、前記制御信号として出力する、除算回路と、を有し、
    前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりから一定時間遅れて一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
    前記第１のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
    互いに電流値が異なるＮ個の第１電流源と、
    前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
    前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第１電圧を出力する、第１抵抗と、を含み、
    前記第２のカウンタは、前記第１のパルス信号のパルスの立ち上がりから前記一定時間遅れて一時的にリセットされ、入力された前記第２のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ個の第３フリップフロップを含み、
    前記第２のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち上がりで、前記各第３フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第４フリップフロップと、
    互いに電流値が異なるＮ個の第２電流源と、
    前記各第４フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第２電流源に各々の一端が接続されたＮ個の第２スイッチと、
    前記Ｎ個の第２スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第２電圧を出力する、第２抵抗と、を含む
    ことを特徴とする半導体装置。
  2. 交流電圧が所定の点弧角で位相制御された電圧を、前記点弧角に応じた制御信号に変換する半導体装置であって、
    前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するパルス信号変換回路と、
    前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するパルス合成回路と、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する信号変換回路と、を備え、
    前記信号変換回路は、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
    カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する第１のＤＡコンバータと、を有し、
    前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりで一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
    前記第１のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
    互いに電流値が異なるＮ個の第１電流源と、
    前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
    前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続された第１抵抗と、を含み、
    前記第１抵抗の前記一端から前記制御信号として電圧を出力する
    ことを特徴とする半導体装置。
  3. 前記パルス合成回路は、前記第１のパルス信号の前記パルス幅の期間において前記第２のパルス信号のパルスを有する前記第３のパルス信号を出力する
    ことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記信号変換回路には電源電圧が供給され、
    前記信号変換回路は、前記電源電圧が所定値以下の場合に、前記Ｎ個の第２フリップフロップと、前記Ｎ個の第４フリップフロップと、をリセットするリセット回路を更に有する
    ことを特徴とする請求項１に記載の半導体装置。
  5. 前記パルス合成回路は、
    前記第２のパルス信号を発生するパルス発生器と、
    前記第１のパルス信号と前記第２のパルス信号との論理積を前記第３のパルス信号として出力する論理積回路と、を有する
    ことを特徴とする請求項１から請求項４の何れかに記載の半導体装置。
  6. 前記パルス信号変換回路は、
    前記位相制御された電圧を分圧する分圧回路と、
    前記分圧回路の出力電圧と基準電圧とを比較して、比較結果を前記第１のパルス信号として出力する比較器と、を有する
    ことを特徴とする請求項１から請求項５の何れかに記載の半導体装置。
  7. 交流電圧が所定の点弧角で位相制御された電圧を、前記点弧角に応じた制御信号に変換する点弧角変換回路であって、
    前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するパルス信号変換回路と、
    前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するパルス合成回路と、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する信号変換回路と、を備え、
    前記信号変換回路は、前記第１のパルス信号の１周期の期間における前記第２のパルス信号のパルスの数をカウントして前記第１のパルス信号の周期を算出し、カウントされた前記第２のパルス信号の前記パルスの数で、カウントされた前記第３のパルス信号の前記パルスの数を除算した値に応じた前記制御信号を出力し、
    前記信号変換回路は、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
    カウントされた前記第３のパルス信号の前記パルスの数に応じた第１電圧を出力する第１のＤＡコンバータと、
    前記第１のパルス信号の前記１周期の期間における前記第２のパルス信号の前記パルスの数をカウントする第２のカウンタと、
    カウントされた前記第２のパルス信号の前記パルスの数に応じた第２電圧を出力する第２のＤＡコンバータと、
    前記第２電圧で前記第１電圧を除算した値を、前記制御信号として出力する、除算回路と、を有し、
    前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりから一定時間遅れて一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
    前記第１のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
    互いに電流値が異なるＮ個の第１電流源と、
    前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
    前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第１電圧を出力する、第１抵抗と、を含み、
    前記第２のカウンタは、前記第１のパルス信号のパルスの立ち上がりから前記一定時間遅れて一時的にリセットされ、入力された前記第２のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ個の第３フリップフロップを含み、
    前記第２のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち上がりで、前記各第３フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第４フリップフロップと、
    互いに電流値が異なるＮ個の第２電流源と、
    前記各第４フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第２電流源に各々の一端が接続されたＮ個の第２スイッチと、
    前記Ｎ個の第２スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第２電圧を出力する、第２抵抗と、を含む
    ことを特徴とする点弧角変換回路。
  8. 交流電圧が所定の点弧角で位相制御された電圧を、前記点弧角に応じた制御信号に変換する点弧角変換回路であって、
    前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するパルス信号変換回路と、
    前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するパルス合成回路と、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する信号変換回路と、を備え、
    前記信号変換回路は、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
    カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する第１のＤＡコンバータと、を有し、
    前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりで一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
    前記第１のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
    互いに電流値が異なるＮ個の第１電流源と、
    前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
    前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続された第１抵抗と、を含み、
    前記第１抵抗の前記一端から前記制御信号として電圧を出力する
    ことを特徴とする点弧角変換回路。
  9. 前記パルス合成回路は、前記第１のパルス信号の前記パルス幅の期間において前記第２のパルス信号のパルスを有する前記第３のパルス信号を出力する
    ことを特徴とする請求項７または請求項８に記載の点弧角変換回路。
  10. 前記信号変換回路には電源電圧が供給され、
    前記信号変換回路は、前記電源電圧が所定値以下の場合に、前記Ｎ個の第２フリップフロップと、前記Ｎ個の第４フリップフロップと、をリセットするリセット回路を更に有する
    ことを特徴とする請求項７に記載の点弧角変換回路。
  11. 前記パルス合成回路は、
    前記第２のパルス信号を発生するパルス発生器と、
    前記第１のパルス信号と前記第２のパルス信号との論理積を前記第３のパルス信号として出力する論理積回路と、を有する
    ことを特徴とする請求項７から請求項１０の何れかに記載の点弧角変換回路。
  12. 前記パルス信号変換回路は、
    前記位相制御された電圧を分圧する分圧回路と、
    前記分圧回路の出力電圧と基準電圧とを比較して、比較結果を前記第１のパルス信号として出力する比較器と、を有する
    ことを特徴とする請求項７から請求項１１の何れかに記載の点弧角変換回路。
  13. 交流電圧が所定の点弧角で位相制御された電圧を直流電圧に変換して負荷に供給し、前記負荷に流れる電流が制御信号に基づいた目標値となるように、ＰＷＭ制御により前記直流電圧を制御するスイッチング電源と、
    前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するパルス変換回路と、
    前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するパルス合成回路と、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する信号変換回路と、を備え、
    前記信号変換回路は、前記第１のパルス信号の１周期の期間における前記第２のパルス信号のパルスの数をカウントして前記第１のパルス信号の周期を算出し、カウントされた前記第２のパルス信号の前記パルスの数で、カウントされた前記第３のパルス信号の前記パルスの数を除算した値に応じた前記制御信号を出力し、
    前記信号変換回路は、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
    カウントされた前記第３のパルス信号の前記パルスの数に応じた第１電圧を出力する第１のＤＡコンバータと、
    前記第１のパルス信号の前記１周期の期間における前記第２のパルス信号の前記パルスの数をカウントする第２のカウンタと、
    カウントされた前記第２のパルス信号の前記パルスの数に応じた第２電圧を出力する第２のＤＡコンバータと、
    前記第２電圧で前記第１電圧を除算した値を、前記制御信号として出力する、除算回路と、を有し、
    前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりから一定時間遅れて一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
    前記第１のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
    互いに電流値が異なるＮ個の第１電流源と、
    前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
    前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第１電圧を出力する、第１抵抗と、を含み、
    前記第２のカウンタは、前記第１のパルス信号のパルスの立ち上がりから前記一定時間遅れて一時的にリセットされ、入力された前記第２のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ個の第３フリップフロップを含み、
    前記第２のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち上がりで、前記各第３フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第４フリップフロップと、
    互いに電流値が異なるＮ個の第２電流源と、
    前記各第４フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第２電流源に各々の一端が接続されたＮ個の第２スイッチと、
    前記Ｎ個の第２スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第２電圧を出力する、第２抵抗と、を含む
    ことを特徴とする電源装置。
  14. 交流電圧が所定の点弧角で位相制御された電圧を直流電圧に変換して負荷に供給し、前記負荷に流れる電流が制御信号に基づいた目標値となるように、ＰＷＭ制御により前記直流電圧を制御するスイッチング電源と、
    前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するパルス変換回路と、
    前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するパルス合成回路と、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する信号変換回路と、を備え、
    前記信号変換回路は、
    前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントする第１のカウンタと、
    カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力する第１のＤＡコンバータと、を有し、
    前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりで一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
    前記第１のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
    互いに電流値が異なるＮ個の第１電流源と、
    前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
    前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続された第１抵抗と、を含み、
    前記第１抵抗の前記一端から前記制御信号として電圧を出力する
    ことを特徴とする電源装置。
  15. 請求項１３または請求項１４に記載の電源装置と、
    前記スイッチング電源から前記直流電圧が供給される前記負荷としての発光素子と、を備える
    ことを特徴とする照明装置。
  16. 交流電圧が所定の点弧角で位相制御された電圧を、前記点弧角に応じた制御信号に変換する信号変換方法であって、
    パルス変換回路により、前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するステップと、
    パルス合成回路により、前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するステップと、
    信号変換回路により、前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力するステップと、を備え、
    前記制御信号を出力するステップにおいて、前記第１のパルス信号の１周期の期間における前記第２のパルス信号のパルスの数をカウントして前記第１のパルス信号の周期を算出し、カウントされた前記第２のパルス信号の前記パルスの数で、カウントされた前記第３のパルス信号の前記パルスの数を除算した値に応じた前記制御信号を出力し、
    前記制御信号を出力するステップは、
    第１のカウンタにより、前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントするステップと、
    第１のＤＡコンバータにより、カウントされた前記第３のパルス信号の前記パルスの数に応じた第１電圧を出力するステップと、
    第２のカウンタにより、前記第１のパルス信号の前記１周期の期間における前記第２のパルス信号の前記パルスの数をカウントするステップと、
    第２のＤＡコンバータにより、カウントされた前記第２のパルス信号の前記パルスの数に応じた第２電圧を出力するステップと、
    除算回路により、前記第２電圧で前記第１電圧を除算した値を、前記制御信号として出力するステップと、を有し、
    前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりから一定時間遅れて一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
    前記第１のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
    互いに電流値が異なるＮ個の第１電流源と、
    前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
    前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第１電圧を出力する、第１抵抗と、を含み、
    前記第２のカウンタは、前記第１のパルス信号のパルスの立ち上がりから前記一定時間遅れて一時的にリセットされ、入力された前記第２のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ個の第３フリップフロップを含み、
    前記第２のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち上がりで、前記各第３フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第４フリップフロップと、
    互いに電流値が異なるＮ個の第２電流源と、
    前記各第４フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第２電流源に各々の一端が接続されたＮ個の第２スイッチと、
    前記Ｎ個の第２スイッチの他端に一端が接続され、接地に他端が接続され、前記一端から前記第２電圧を出力する、第２抵抗と、を含む
    ことを特徴とする信号変換方法。
  17. 交流電圧が所定の点弧角で位相制御された電圧を、前記点弧角に応じた制御信号に変換する信号変換方法であって、
    パルス変換回路により、前記位相制御された電圧を、前記点弧角に応じたパルス幅を有する第１のパルス信号に変換するステップと、
    パルス合成回路により、前記第１のパルス信号と、前記第１のパルス信号の周波数より高い周波数の第２のパルス信号とを合成して、第３のパルス信号を出力するステップと、
    信号変換回路により、前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号のパルスの数をカウントして、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力するステップと、を備え、
    前記制御信号を出力するステップは、
    第１のカウンタにより、前記第１のパルス信号の前記パルス幅の期間における前記第３のパルス信号の前記パルスの数をカウントするステップと、
    第１のＤＡコンバータにより、カウントされた前記第３のパルス信号の前記パルスの数に応じた前記制御信号を出力するステップと、を有し、
    前記第１のカウンタは、前記第１のパルス信号のパルスの立ち上がりで一時的にリセットされ、入力された前記第３のパルス信号の前記パルスの数に応じて各出力信号の論理値が変化するＮ（Ｎは２以上の整数）個の第１フリップフロップを含み、
    前記第１のＤＡコンバータは、
    前記第１のパルス信号の前記パルスの立ち下りで、前記各第１フリップフロップの前記各出力信号をそれぞれ取り込んで出力するＮ個の第２フリップフロップと、
    互いに電流値が異なるＮ個の第１電流源と、
    前記各第２フリップフロップの各出力信号に応じてそれぞれオン又はオフに制御され、前記各第１電流源に各々の一端が接続されたＮ個の第１スイッチと、
    前記Ｎ個の第１スイッチの他端に一端が接続され、接地に他端が接続された第１抵抗と、を含み、
    前記第１抵抗の前記一端から前記制御信号として電圧を出力する
    ことを特徴とする信号変換方法。
JP2010159757A 2010-07-14 2010-07-14 半導体装置、点弧角変換回路、電源装置、照明装置および信号変換方法 Active JP5485053B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010159757A JP5485053B2 (ja) 2010-07-14 2010-07-14 半導体装置、点弧角変換回路、電源装置、照明装置および信号変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010159757A JP5485053B2 (ja) 2010-07-14 2010-07-14 半導体装置、点弧角変換回路、電源装置、照明装置および信号変換方法

Publications (2)

Publication Number Publication Date
JP2012022886A JP2012022886A (ja) 2012-02-02
JP5485053B2 true JP5485053B2 (ja) 2014-05-07

Family

ID=45777001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010159757A Active JP5485053B2 (ja) 2010-07-14 2010-07-14 半導体装置、点弧角変換回路、電源装置、照明装置および信号変換方法

Country Status (1)

Country Link
JP (1) JP5485053B2 (ja)

Also Published As

Publication number Publication date
JP2012022886A (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
US9660519B2 (en) Switching power supply circuit and power factor correction circuit
US8981661B2 (en) Powering high-efficiency lighting devices from a triac-based dimmer
TWI532410B (zh) Dimmable LED driver circuit and its dimming method
JP6145825B2 (ja) 発光ダイオード駆動装置及び半導体装置
JP5749063B2 (ja) スイッチング電源用の調光制御
CN1989788B (zh) 放电灯点亮装置及投影仪
TW202033055A (zh) 用於ｔｒｉａｃ驅動的電壓轉換系統和方法
JP6391429B2 (ja) スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器
KR20120111963A (ko) 조명용 전원 장치
JP6697753B2 (ja) 調光装置
JP2008506226A (ja) 調光器構成、バラスト、ランプ、ランプソケット、調光制御方法
US10469064B2 (en) Power converter
CN105554973B (zh) 用于固态照明的驱动电路的控制器及相应的操作方法
US9246378B2 (en) Method and apparatus for extending the power output range of a power converter used for a lighting system
CN107925349B (zh) Pfc模块及其操作方法、系统及其操作方法以及照明装置
CA2759448A1 (en) Driver for an led lamp
JP2007228799A (ja) コンバータ装置
JP2016100163A (ja) 点灯装置およびそれを用いた照明器具
JP6309182B2 (ja) 電力変換装置及びその制御方法
JP2008052994A (ja) 照明装置および制御回路
JP2019075218A (ja) 調光機能付き照明用電源装置
JP6358013B2 (ja) 電源装置及び照明装置
TWI513362B (zh) 發光二極體之驅動方法及裝置
JP5485053B2 (ja) 半導体装置、点弧角変換回路、電源装置、照明装置および信号変換方法
JP2014013822A (ja) 発光素子の制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

R150 Certificate of patent or registration of utility model

Ref document number: 5485053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150