JP2007003912A - 表示装置、情報処理装置および表示装置の制御方法 - Google Patents

Abstract

【課題】例えば各色６ビット階調の表示データ送受信用のインタフェースおよび各色８ビット階調の表示データ送受信用のインタフェースのいずれにも対応可能とする。
【解決手段】コンピュータ本体１１に適用されるディスプレイユニット１２は、各色８ビット階調の表示データを表示制御するＬＶＤＳ ＬＳＩ１０５を有している。１stＲＧＢ ＩＦ２０１は上位６ビット、２ndＲＧＢ ＩＦは下位２ビットを送受信するためのインタフェースであり、ＩＦ制御回路１０６は、ＣＮＴ信号線２０３の信号レベルを監視することにより、２ndＲＧＢ ＩＦ２０２へのデータ出力有無を判定する。そして、ＩＦ制御回路１０６は、２ndＲＧＢ ＩＦ２０２へのデータ出力が無いと判定した場合には、ＬＶＤＳ ＬＳＩ１０５に供給される下位２ビットのデータを０に固定するためのマスク処理を実行する。
【選択図】 図２

Description

この発明は、例えば各色６ビット階調の表示データ送受信用のインタフェースおよび各色８ビット階調の表示データ送受信用のインタフェースのいずれにも対応可能とするための表示制御技術に関する。

近年、ノートブックタイプやデスクトップタイプ等のパーソナルコンピュータが広く普及している。ＬＣＤ（liquid crystal display）は、当初、主にノートブックタイプのパーソナルコンピュータに搭載される表示装置であったが、最近では、デスクトップタイプのパーソナルコンピュータで利用される表示装置としても主流になっている。

このＬＣＤの性能も年々向上しており、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の出力レベルも多階調、つまり多色数化の傾向にある。また、各ユーザの要求に応じて、表示色数を変更可能なＬＣＤも開発されている（例えば特許文献１等参照）。
特開平８−８７００２号公報

ところで、ユーザの要求に応じて例えば各色６ビット階調と各色８ビット階調とを使い分けられることは確かに有効であるが、これまでの技術は、各色８ビット階調の表示データを送受信可能な共通のインタフェースを備えた上で、あえて６ビット階調での表示制御を行うための仕組みであって、各色６ビット階調の表示データを出力するインタフェースしか持たないコンピュータに対応するものではない。

ＬＣＤの性能向上は、多色数化だけではなく、例えば動作の高速化等、様々図られているので、例えば各色６ビット階調の表示データを出力するインタフェースをもつ旧モデルのコンピュータや低価格モデルのコンピュータにも、８ビット階調の表示データを入力するためのインタフェースをもつ新型のＬＣＤを適用したいという要望は多い。

この発明は、このような事情を考慮してなされたものであり、例えば各色６ビット階調の表示データ送受信用のインタフェースおよび各色８ビット階調の表示データ送受信用のインタフェースのいずれにも対応可能とする表示装置、情報処理装置および表示装置の制御方法を提供することを目的とする。

前述した目的を達成するために、この発明の表示装置は、各色ｍビット階調の表示データおよび各色ｎ（ｍ＞ｎ）ビット階調の表示データのいずれかを入力するための入力手段と、前記入力手段により入力される表示データの表示制御を各色ｍビット階調で実行する表示制御手段と、前記入力手段により入力される表示データが各色ｍビット階調および各色ｎビット階調のいずれであるのかを判定する判定手段と、前記判定手段により各色ｎビット階調であると判定された場合、各色ｎビット階調の表示データを各色ｍビット階調の表示データとして前記表示制御手段に表示制御させるためのマスク処理を実行するマスク手段と、を具備することを特徴とする。

また、この発明の情報処理装置は、表示装置と、前記表示装置を用いてデータ表示を行う本体装置とからなる情報処理装置において、前記表示装置は、ｍ個の入出力端子を含む接続部と、表示データの表示制御を各色ｍビット階調で実行する表示制御手段と、前記接続部を介して入力される各色ｎ（ｍ＞ｎ）ビット階調の表示データを各色ｍビット階調の表示データとして前記表示制御手段に表示制御させるためのマスク処理を実行するマスク手段と、電源投入時には前記マスク手段によるマスク処理を稼働させ、供給される表示データがｍビット階調である旨を通知するコマンドを前記本体装置から受け取った時に、前記マスク手段によるマスク処理を停止させる制御手段と、を具備することを特徴とする。

また、この発明の表示装置の制御方法は、ｍ本の信号線を介して送受信される表示データが各色ｍビット階調および各色ｎ（ｍ＞ｎ）ビット階調のいずれであるのかを判定するステップと、表示データが各色ｎビット階調であると判定した場合、前記ｍ本の信号線のうち、ｍビットの中の下位（ｍ−ｎ）ビットの表示データを転送するための（ｍ−ｎ）本の信号線の表示データを所定の値に固定するステップと、を具備することを特徴とする。

この発明によれば、例えば各色６ビット階調の表示データ送受信用のインタフェースおよび各色８ビット階調の表示データ送受信用のインタフェースのいずれにも対応可能とする表示装置、情報処理装置および表示装置の制御方法を提供することができる。

以下、図面を参照して、本発明の実施の形態を説明する。図１は、本発明の一実施形態に係る情報処理装置の外観図である。図１に示されるように、この情報処理装置は、ノートブックタイプのパーソナルコンピュータ１０として実現されている。

コンピュータ１０は、コンピュータ本体１１と、ディスプレイユニット１２とから構成されている。ディスプレイユニット１２には、ＬＣＤ（liquid crystal display）１３から構成される表示装置が組み込まれており、このＬＣＤ１３の表示画面はディスプレイユニット１２のほぼ中央に位置されている。

ディスプレイユニット１２は、コンピュータ本体１１に対して開放位置と閉塞位置との間を回動自在に取り付けられている。また、コンピュータ本体１１は、薄い箱形の筐体を有しており、その上面には、キーボード１４、本コンピュータ１０をパワーオン／パワーオフするためのパワーボタン１５およびタッチパッド１６などが配置されている。

そして、このような外観を持つ本コンピュータ１０のディスプレイユニット１２は、各色８ビット階調の表示データを出力可能なインタフェースを有する例えば高機能モデルのコンピュータ本体１１と、各色６ビット階調の表示データを出力するインタフェースのみを有する例えば低価格モデルのコンピュータ本体１１とのいずれにも対応できるようになっており、以下、この点について詳述する。

図２は、各色８ビット階調の表示データを出力するインタフェースを有するコンピュータ本体１１とディスプレイユニット１２とが接続されたコンピュータ１０のデータ表示に関する機能ブロック図である。

コンピュータ本体１１は、ＣＰＵ１０１、ノースブリッジ（ＮＢ）１０２、ＤＲＡＭ１０３およびグラフィックスコントローラ１０４を備えている。

ＣＰＵ１０１は、本コンピュータ１０の動作を制御するプロセッサであり、ＤＲＡＭ１０３に格納されたオペレーティングシステムやユーティリティを含む各種アプリケーションプログラムを実行する。ＮＢ１０２は、ＣＰＵ１０１のローカルバスをシステムバスに接続するブリッジデバイスである。ＮＢ１０２には、ＤＲＡＭ１０３をアクセス制御するメモリコントローラも内蔵されている。また、ＮＢ１０２は、ＡＧＰ（Accelerated Graphics Port）バスやPCI express規格のシリアルバスなどを介してグラフィクスコントローラ１０４と通信する機能も有している。そして、グラフィクスコントローラ１０４は、ＣＰＵ１０１が実行するプログラムの表示データを生成してディスプレイユニット１２に送信する表示コントローラである。

一方、ディスプレイユニット１２は、図１に示されたＬＣＤ１３のほか、ＬＶＤＳ ＬＳＩ１０５およびインタフェース（ＩＦ）制御回路１０６を備えている。

ＬＶＤＳ ＬＳＩ１０５は、コンピュータ本体１１のグラフィックスコントローラ１０４から受け取った表示データを各色８ビット階調でＬＣＤ１３に表示制御する。ＩＦ制御回路１０６は、コンピュータ本体１１のグラフィックスコントローラ１０４から送信されてくる表示データが、各色８ビット階調の表示データであるのか各色６ビット階調の表示データであるのかを判定し、もし、各色６ビット階調の表示データであれば、その各色６ビット階調の表示データを各色８ビット階調の表示データとしてＬＶＤＳ ＬＳＩ１０５に表示制御させるためのマスク処理を実行する。

ここでは、コンピュータ本体１１が、各色８ビット階調の表示データを出力するインタフェースを有することを前提としているので、グラフィックコントローラ１０４は、８ビット毎に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各データを差動信号によってシリアルに出力する。そして、この時、グラフィックコントローラ１０４は、このＲ、Ｇ、Ｂの各８ビットの表示データのうちの上位６ビットのデータを１stＲＧＢ ＩＦ２０１に出力し、残りの下位２ビットのデータを２ndＲＧＢ ＩＦ２０２に出力する。また、このコンピュータ本体１１では、信号レベルをＬｏｗとするようにＣＮＴ信号線２０３を接地する。

１stＲＧＢ ＩＦ２０１に出力された上位６ビットのデータは、ＬＶＤＳ ＬＳＩ１０５に直接入力される。一方、２stＲＧＢ ＩＦ２０２に出力された下位２ビットのデータは、ＩＦ制御回路１０６を経由してＬＶＤＳ ＬＳＩ１０５に入力される。ＩＦ制御回路１０６は、ＣＮＴ信号線２０３上の信号レベルを監視し、もし、Ｌｏｗであれば、何の処理も施すことなく、この下位２ビットのデータをそのままの値でＬＶＤＳ ＬＳＩ１０５に中継する。

つまり、この１stＲＧＢ ＩＦ２０１と２ndＲＧＢ ＩＦ２０２とに分けられて出力された８ビットのデータは、結果的に、そのままの形でＬＶＤＳ ＬＳＩ１０５に供給させることになり、各色８ビット階調の表示データとして、ＬＣＤ１３に表示制御されることになる。

一方、図３は、各色６ビット階調の表示データを出力するインタフェースを有するコンピュータ本体１１とディスプレイユニット１２とが接続されたコンピュータ１０のデータ表示に関する機能ブロック図である。

このコンピュータ本体１１のグラフィックスコントローラ１０４では、６ビット毎に、Ｒ、Ｇ、Ｂの各データを差動信号によってシリアルに出力する。そして、この時、グラフィックスコントローラ１０４は、このＲ、Ｇ、Ｂの各６ビットの表示データを１stＲＧＢ ＩＦ２０１に出力する。また、このコンピュータ本体１１では、信号レベルをＬｏｗとするためのＣＮＴ信号線２０３の接地は行わない。

ディスプレイユニット１２のＩＦ制御回路１０６は、ＣＮＴ信号線２０３上の信号レベルがＬｏｗではなく、ＯＰＥＮである場合、前述のマスク処理を実行する。このマスク処理をより具体的に説明すると、ＣＮＴ信号線２０３上の信号レベルがＯＰＥＮである場合とは、即ち２stＲＧＢ ＩＦ２０２へのデータ出力が無いことであるので、その信号レベルが安定するように、差動信号の＋側をＨｉｇｈレベルに、−側をＬｏｗレベルに固定する。これにより、自身を経由してＬＶＤＳ ＬＳＩ１０５に至る２stＲＧＢ ＩＦ２０２のデータが０に固定される、つまりＬＶＤＳ ＬＳＩ１０５が入力する８ビットデータ中の下位２ビットが０でマスクされることになる。

このＩＦ制御回路１０６の働きにより、ＬＶＤＳ ＬＳＩ１０５は、コンピュータ本体１１が、各色８ビット階調の表示データを出力するインタフェースを有するのか、あるいは各色６ビット階調の表示データを出力するインタフェースを有するのかを知る必要が全くなくなる。そして、このＩＦ制御回路１０６の働きにより、各色８ビット階調の表示データを出力するインタフェースをもつ例えば新型のコンピュータ本体１１だけでなく、各色６ビット階調の表示データを出力するインタフェースをもつ旧モデルのコンピュータや低価格モデルのコンピュータにも、この８ビット階調の表示データを入力するためのインタフェースをもつ新型のディスプレイユニット１２を適用することが可能となる。

図４は、このＩＦ制御回路１０６の一構成例を示す図である。

図４に示す構成によれば、ＣＮＴ信号線２０３上の信号レベルがＬｏｗの時は、Ｈｉｇｈ Ｓｉｄｅ ＦＥＴ１０６ａおよびＬｏｗ Ｓｉｄｅ ＦＥＴ１０６ｂの両方がオフされることになる。その結果、２ndＲＧＢ ＩＦ信号線２０２に出力されたデータは、そのままの値でＬＶＤＳ ＬＳＩ１０５に供給される。

一方、ＣＮＴ信号線２０３上の信号レベルがＯＰＥＮの時は、Ｈｉｇｈ Ｓｉｄｅ ＦＥＴ１０６ａおよびＬｏｗ Ｓｉｄｅ ＦＥＴ１０６ｂの両方がオンされ、ＬＶＤＳ ＬＳＩ１０５に８ビット中の下位２ビットのデータを供給する２ndＲＧＢ ＩＦ信号線２０２上のデータを０にマスクするように信号レベルが固定される。

図５は、本コンピュータ１０のデータ表示に関する動作手順を示すフローチャートである。

ディスプレイユニット１２のＩＦ制御回路１０６は、コンピュータ本体１１のグラフィックスコントローラ１０４から出力される表示データについて、下位２ビットを送受信するための２ndＲＧＢ ＩＦ信号線２０２上へのデータ出力有無を、ＣＮＴ信号線２０３の信号レベルによって監視する（ステップＡ１）。

そして、ＣＮＴ信号線２０３の信号レベルがＬｏｗ、つまりデータ出力があれば（ステップＡ２のＹＥＳ）、ディスプレイユニット１２のＩＦ制御回路１０６は、２ndＲＧＢ ＩＦ信号線２０２上のデータをそのままの値でＬＶＤＳ ＬＳＩ１０５に中継、つまり何もせず、一方、ＣＮＴ信号線２０３の信号レベルがＯＰＥＮ、つまりデータ出力がなければ（ステップＡ２のＮＯ）、ＬＶＤＳ ＬＳＩ１０５に供給される下位２ビットのデータを０固定とするためのマスク処理を実行する（ステップＡ３）。

ところで、以上の説明では、ＩＦ制御回路１０６がＣＮＴ信号線２０３の信号レベルを監視することによって、マスク処理を行うか否か、つまり６ビットモードおよび８ビットモードのいずれで動作するのかを判定する例を示したが、グラフィックスコントローラ１０４からのコマンドに応じて、この判定を行うように変形することも容易である。

この場合、例えば本コンピュータ１０が電源オンした直後は、初期状態として６ビットモードで動作することとし、グラフィックスコントローラ１０４からコマンドを受け取ったことを契機に、８ビットモードの動作へと切り替える。こうすれば、例えば旧モデルのコンピュータ本体１１は、当該コマンドを発行することなくそのまま各色６ビット階調の表示データを出力すればよく、各色８ビット階調の表示データを出力する新型のコンピュータ本体１１において、当該コマンドを発行する手続きを追加すればよい。図６は、この場合のデータ表示に関する動作手順を示すフローチャートである。

ディスプレイユニット１２のＩＦ制御回路１０６は、まず、ＬＶＤＳ ＬＳＩ１０５に供給される下位２ビットのデータを０固定とするためのマスク処理を実行する６ビットモードを設定する（ステップＢ１）。そして、その後に、８ビットモードへの切り替えを指示するコマンドがコンピュータ本体１１のグラフィックスコントローラ１０４から発行されたら（ステップＢ２のＹＥＳ）、マスク処理を実行しない８ビットモードへの切り替えを実施する（ステップＢ３）。

このように、本実施形態の情報処理装置によれば、例えば各色６ビット階調の表示データ送受信用のインタフェースおよび各色８ビット階調の表示データ送受信用のインタフェースのいずれにも対応可能となる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の一実施形態に係る情報処理装置の外観図 各色８ビット階調の表示データを出力するインタフェースを有するコンピュータ本体とディスプレイユニットとが接続された本実施形態のコンピュータのデータ表示に関する機能ブロック図 各色６ビット階調の表示データを出力するインタフェースを有するコンピュータ本体とディスプレイユニットとが接続された本実施形態のコンピュータのデータ表示に関する機能ブロック図 本実施形態のＩＦ制御回路の一構成例を示す図 本実施形態のコンピュータのデータ表示に関する動作手順を示すフローチャート 本実施形態のコンピュータのデータ表示に関する動作手順（変形例）を示すフローチャート

符号の説明

１０…コンピュータ、１１…コンピュータ本体、１２…ディスプレイユニット、１３…ＬＣＤ、１４…キーボード、１５…パワーボタン、１６…タッチパッド、１０１…ＣＰＵ、１０２…ノースブリッジ（ＮＢ）、１０３…ＤＲＡＭ、１０４…グラフィックスコントローラ、１０５…ＬＶＤＳ ＬＳＩ、１０６…インタフェース（ＩＦ）制御回路、１０６ａ…Ｈｉｇｈ Ｓｉｄｅ ＦＥＴ、１０６ｂ…Ｌｏｗ Ｓｉｄｅ ＦＥＴ、２０１…１stＲＧＢ ＩＦ、２０２…２stＲＧＢ ＩＦ、２０３…ＣＮＴ信号線。

Claims (13)

1. 各色ｍビット階調の表示データおよび各色ｎ（ｍ＞ｎ）ビット階調の表示データのいずれかを入力するための入力手段と、
   前記入力手段により入力される表示データの表示制御を各色ｍビット階調で実行する表示制御手段と、
   前記入力手段により入力される表示データが各色ｍビット階調および各色ｎビット階調のいずれであるのかを判定する判定手段と、
   前記判定手段により各色ｎビット階調であると判定された場合、各色ｎビット階調の表示データを各色ｍビット階調の表示データとして前記表示制御手段に表示制御させるためのマスク処理を実行するマスク手段と、
   を具備することを特徴とする表示装置。
2. 前記判定手段は、前記入力手段により入力された表示データを前記表示制御手段に転送するために設けられるｍ本の信号線の中の（ｍ−ｎ）本の信号線上への表示データの出力有無を検出し、表示データが出力されていれば、各色ｍビット階調であると判定し、表示データが出力されていなければ、各色ｎビット階調であると判定することを特徴とする請求項１記載の表示装置。
3. 前記判定手段は、ｍビットの中の下位（ｍ−ｎ）ビットの表示データを転送するための（ｍ−ｎ）本の信号線上への表示データの出力有無を検出することを特徴とする請求項２記載の表示装置。
4. 前記判定手段は、前記（ｍ−ｎ）本の信号線への表示データの出力有無を検出するために設けられた制御信号線を監視することにより、前記（ｍ−ｎ）本の信号線上への表示データの出力有無を検出することを特徴とする請求項２記載の表示装置。
5. 前記マスク手段は、前記マスク処理として、前記入力手段により入力された表示データを前記表示制御手段に転送するために設けられるｍ本の信号線の中の（ｍ−ｎ）本の信号線を所定の状態に固定することを特徴とする請求項２記載の表示装置。
6. 前記マスク手段は、ｍビットの中の下位（ｍ−ｎ）ビットの表示データを転送するための（ｍ−ｎ）本の信号線を前記マスク処理の対象とすることを特徴とする請求項５記載の表示装置。
7. 前記マスク手段は、各々の表示データの値が零となるように前記（ｍ−ｎ）本の信号線を固定することを特徴とする請求項５記載の表示装置。
8. 表示装置と、前記表示装置を用いてデータ表示を行う本体装置とからなる情報処理装置において、
   前記表示装置は、
   ｍ個の入出力端子を含む接続部と、
   表示データの表示制御を各色ｍビット階調で実行する表示制御手段と、
   前記接続部を介して入力される各色ｎ（ｍ＞ｎ）ビット階調の表示データを各色ｍビット階調の表示データとして前記表示制御手段に表示制御させるためのマスク処理を実行するマスク手段と、
   電源投入時には前記マスク手段によるマスク処理を稼働させ、供給される表示データがｍビット階調である旨を通知するコマンドを前記本体装置から受け取った時に、前記マスク手段によるマスク処理を停止させる制御手段と、
   を具備することを特徴とする情報処理装置。
9. 前記本体装置は、
   ｍ個の入出力端子を含む接続部と、
   供給する表示データが各色ｍビット階調である旨を通知するコマンドを前記表示装置に送信した後に、前記接続部に含まれるｍ個の入出力端子を用いて各色ｍビット階調の表示データを出力する表示制御手段と
   を具備することを特徴とする請求項８記載の情報処理装置。
10. 前記本体装置は、
    前記表示装置側の接続部に含まれるｍ個の入出力端子のうち、ｍビットの中の上位ｎビットの表示データを入力するためのｎ個の入出力端子と対応づけられるｎ個の入出力端子を含む接続部と、
    前記接続部に含まれるｎ個の入出力端子を用いて各色ｎビット階調の表示データを出力する表示制御手段と、
    を具備することを特徴とする請求項８記載の情報処理装置。
11. 前記表示装置の前記マスク手段は、ｍビットの中の下位（ｍ−ｎ）ビットの表示データを前記接続部から前記表示制御手段へ転送するために設けられる（ｍ−ｎ）本の信号線を前記マスク処理の対象とすることを特徴とする請求項８記載の情報処理装置。
12. 前記表示装置の前記マスク手段は、各々の表示データの値が零となるように前記（ｍ−ｎ）本の信号線を固定することを特徴とする請求項１１記載の情報処理装置。
13. ｍ本の信号線を介して送受信される表示データが各色ｍビット階調および各色ｎ（ｍ＞ｎ）ビット階調のいずれであるのかを判定するステップと、
    表示データが各色ｎビット階調であると判定した場合、前記ｍ本の信号線のうち、ｍビットの中の下位（ｍ−ｎ）ビットの表示データを転送するための（ｍ−ｎ）本の信号線の表示データを所定の値に固定するステップと、
    を具備することを特徴とする表示装置の制御方法。

Images