JP2007003404A - 回路パターン検査装置 - Google Patents

回路パターン検査装置 Download PDF

Info

Publication number
JP2007003404A
JP2007003404A JP2005185074A JP2005185074A JP2007003404A JP 2007003404 A JP2007003404 A JP 2007003404A JP 2005185074 A JP2005185074 A JP 2005185074A JP 2005185074 A JP2005185074 A JP 2005185074A JP 2007003404 A JP2007003404 A JP 2007003404A
Authority
JP
Japan
Prior art keywords
inspection
stripe
circuit pattern
image
inspected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005185074A
Other languages
English (en)
Other versions
JP4634236B2 (ja
Inventor
Masaaki Nojiri
正明 野尻
Koichi Hayakawa
功一 早川
Fumihiko Fukunaga
文彦 福永
Mitsuru Okamura
充 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005185074A priority Critical patent/JP4634236B2/ja
Publication of JP2007003404A publication Critical patent/JP2007003404A/ja
Application granted granted Critical
Publication of JP4634236B2 publication Critical patent/JP4634236B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

【課題】回路パターンの検査ストライプ位置指定時の画面機能及び検査ストライプ位置決定機能を改良して、使い勝手のよい回路パターン検査装置を提供する。
【解決手段】検査領域に対する検査ストライプの位置を指定できるようにする。また、検査前に検査ストライプの位置を表示することにより、実際の検査位置及び電子線を照射する位置の確認を可能とする。
【選択図】図6

Description

本発明は、半導体装置やフォトマスクの製造工程における回路パターンの検査技術に係わり、電子線を使用して回路パターンの欠陥を比較検査する回路パターン検査装置に関する。
半導体装置やフォトマスクに形成された回路パターンの製造工程においては、製造不良や異物付着などの欠陥の発生が避けがたく、検査対象に白色光を照射し光学画像を用いて複数のLSIの同種の回路パターンを比較し欠陥を抽出する光学式パターン検査装置や、走査型電子顕微鏡(Scanning Electron Microscope;SEM)の技術を応用して、光学画像よりも分解能の高い電子線画像を用いて回路パターンを比較し欠陥を抽出するSEM式パターン検査装置が実用化されている。
この半導体パターン検査装置では、光学式パターン検査装置に比較して検査速度が遅いため、半導体ウェハ上の半導体チップすなわちダイを全て検査するのでなく、検査対象ダイを指定できるようになっている。また、検査時は約100μmの走査幅でストライプ状に画像を検出する(以下、検査ストライプと呼ぶ)ため、検査領域を間引いて検査するためにサンプリング率を指定することが可能となっている。
特開2000−161932号公報。 特開2000−161948号公報。
SEM式パターン検査装置におけるサンプリング率の指定では、通常、配列状に配置されるセル領域のうち、セル領域列によっては、実際に検査される検査ストライプ位置が異なる場合がある。例えば、初めのセル領域列はセル領域の初めと中央と終わりの3ストライプの検査するが、別のセル領域列では、開始ストライプがずれて2ストライプしか検査しない場合がある。混合比較の場合にセル又はダイ比較領域のいずれかがまったく検査されない場合もある。またサンプリング率で検査ストライプ位置を自動決定するために欠陥が発生しやすい場所を任意に指定することができない。このように、顧客が望む検査ストライプ位置を検査できないという問題点があった。また、検査ストライプは、検査前にウェハマップ又はダイマップ上に表示されないため(検査中及び終了後にはストライプが表示される。)事前に実際に検査される位置が確認できないという問題点があった。
本発明の目的は、上記従来の問題点を解決し、回路パターンの検査ストライプ位置指定時の画面機能及び検査ストライプ位置決定機能を改良して、使い勝手のよい回路パターン検査装置を提供することにある。
基板に形成された回路パターンを検査する本発明による回路パターン検査装置は、被検査基板に固有のパラメータ及び検査条件を記述したレシピファイルを記憶するメモリと、レシピファイルに記述された情報に基づいて被検査基板の検査領域を表示するマップ表示部と、複数の検査ストライプ設定モードの中から所望の検査ストライプ設定モードを選択する手段と、選択された検査ストライプ設定モードに従って検査領域に対する検査ストライプの位置を計算する演算手段と、マップ表示部に被検査基板の検査領域に重ねて、計算された位置に検査ストライプを表示する手段と、を備えることを特徴とする。
検査ストライプ設定モードとしては、ダイの検査領域の両端部及び中央部を検査するモード、各セル領域列の両端部を検査するモード、各セル領域列の両端部及び中央部を検査するモードを有し、マップ表示部に表示された検査ストライプの位置を微調整する手段を有するのが好ましい。また、検査ストライプ設定モードとして、ダイ内の任意の位置に検査ストライプを設定するモードを有するのが望ましい。
検査ストライプ決定手段によって決定された検査ストライプの位置情報は、レシピファイルに反映される。また、検査ストライプは幅をもって表示される。
本発明によれば、回路パターンの検査ストライプ位置指定時の画面機能及び検査ストライプ位置決定機能を改良して、使い勝手のよい回路パターン検査装置を提供することができる。
以下、本発明による回路パターン検査装置の実施例について、図面を参照しながら詳細に説明する。本実施例の検査装置は、半導体ウェハに形成された回路パターンの製造工程における欠陥を抽出するもので、レジストパターン,CONT系開口パターン,エッチング後ファインパターン(拡散系),エッチング後ファインパターン(配線系)などの欠陥を対象としている。
図1は、本発明による回路パターン検査装置の概略構成を示す縦断面図である。回路パターン検査装置1には、後述する二次電子検出信号を電気信号へ変換する二次電子検出部7,二次電子検出部7からの画像電気信号を記憶しノイズ低減や信号の増減を行うとともに補正制御回路43への指示信号を送る制御コンピュータ6,欠陥抽出の結果又は画像を画面に表示するモニタやオペレータの指示の入力ツールを備えた画像操作部5が接続されている。
回路パターン検査装置1は、室内が真空排気される検査室2と、検査室2に半導体ウェハ等の被検査基板9を搬送するための予備室(本実施例では図示せず)を備えており、この予備室は検査室2とは独立して真空排気できるように構成されている。
検査室2は大別して、電子光学系3,試料室8,光学顕微鏡部4から構成されている。電子光学系3は、電子銃10,引き出し電極11,コンデンサレンズ12,ブランキング偏向器13,走査偏向器15,絞り14,対物レンズ16,反射板17,ExB偏向器18から構成され、電子銃10で発生した電子ビーム19がコンデンサレンズ12や対物レンズ16で収束されて被検査基板9に照射される。
電子ビーム19の照射によって被検査基板9から発生した二次電子37はExB偏向器18によってその軌道が曲げられ反射板17に衝突し、第二の二次電子38が発生する。この二次電子38を二次電子検出器20が検出し、その信号が二次電子検出部7へ送られ、二次電子検出部7のプリアンプ21で増幅され、AD変換器22によりデジタルデータに変換され、光変換手段23へ送られて光信号に変換され、光伝送手段24によって伝送され、電気変換手段25にて再び電気信号に変換された後に、制御コンピュータ6へ送られる。
二次電子検出部7は、プリアンプ21,AD変換器22,光変換手段23,光伝送手段24,電気変換手段25,高圧電源26,プリアンプ駆動電源27,AD変換器駆動電源28,逆バイアス電源29を備え、高圧電源26により正の電位にフローティングされているため、反射板17に衝突して発生した第二の二次電子38は、発生する吸引電界により二次電子検出器20へ導かれる。
試料室8は、試料台30,Xステージ31,Yステージ32,回転ステージ33,位置モニタ測長器34,被検査基板高さ測定器35から構成されている。
光学顕微鏡部4は光源40,光学レンズ41,CCDカメラ42により構成され、検査室2の室内における電子光学系3の近傍であって、互いに影響を及ぼさない程度離れた位置に設備されており、電子光学系3と光学顕微鏡部4の間の距離は既知である。
Xステージ31又はYステージ32は、電子光学系3と光学顕微鏡部4の間の既知の距離を往復移動できるようになっている。また、回転ステージ33あるいは試料台は、その任意の側を傾けて、電子ビーム19が被検査基板9に照射される角度を可変できるように構成されてもよい。
制御コンピュータ6は、全体制御部65と以下の装置から構成される。二次電子検出部20からのデジタル信号を記憶する記憶手段61,記憶されたデジタル信号を処理する画像処理回路62,画像処理回路62の処理パラメータを設定する処理パラメータ設定部64,画像操作部5の欠陥判定部54で抽出された欠陥の情報を保持する欠陥データバッファ63を有する。
画像操作部5の画面50には、欠陥データバッファ63に保持された複数の欠陥の位置をウェハマップに点で表示したり、記憶手段61に記憶された欠陥の画像を表示することができる。
画像操作部5は、第一画像記憶部51,第二画像記憶部52,比較演算部53,欠陥判定部54を有し、モニタ等の画面50の画像表示部56に電子線画像や欠陥画像などの画像を表示させる。また、画面50には、被検査基板9の平面図を表示して検査領域の設定や抽出された欠陥の分布を表示するマップ表示部55,画像取得指示部57,画像処理指示部58,処理条件設定部59を備えている。さらに、操作内容により検査モード,欠陥確認モード,レシピ作成モード,ユーティリティモード等を指定するモード切替部60を有している。
マウス等でマップ表示部55をクリックして、Xステージ31,Yステージ32を移動して条件を設定する場所を選定する。また、画像取得指示部57をクリックすることで、電子ビーム19が被検査基板9に照射され、検査領域の画像を取得する。処理条件設定部59では画像の信号増減等を行う処理条件が設定でき、画像処理指示部58をクリックするとその処理条件が実行される。
装置各部の動作命令や動作条件は、画像操作部5から入出力される。画像操作部5では、予め電子ビーム19の発生時の加速電圧,電子ビームの偏向幅,偏向速度,二次電子検出部7の信号取り込みタイミング,試料台30の移動速度等々の条件が目的に応じて設定できるように入力されている。
画像操作部5からの上記信号に基づいて、制御コンピュータ6は補正制御回路43へ制御信号を送る。補正制御回路43は、位置モニタ測長器34,被検査基板高さ測定器35からの信号で位置や高さのずれをモニタし、その結果より補正信号を生成し、電子ビーム19が常に正しい位置に照射されるように対物レンズ電源45や走査信号発生器44に補正信号を送る。
被検査基板9の画像を取得するためには、細く絞った電子ビーム19を被検査基板9に照射し、二次電子37を発生させ、これらを電子ビーム19の走査及びXステージ31,Yステージ32の移動と同期して検出することで、被検査基板9の表面の画像を得る。
半導体ウェハの検査においては、検査速度が速いことが望まれる。従って、通常のSEMのようにpAオーダーの電子線電流の電子線を低速で走査したり、多数回の走査や各々の画像の重ね合せは行わない。また、絶縁材料への帯電を抑制するためにも、電子線走査は高速で1回あるいは数回程度にする必要がある。
本実施例では、通常のSEMに比べ約100倍以上、例えば100nAの大電流電子線を1回又は数回走査することにより画像を形成する構成とした。走査幅は100μmとし、1画素は0.1μm2とし、1回の走査を1μsで行うようにした。ただし、これらの条件は変更も可能とする。
電子銃10には拡散補給型の熱電界放出型電子源が使用されている。この電子銃10を用いることにより、従来のタングステンフィラメント電子源や、冷電界放出型電子源に比べて、安定した電子線電流を確保することができ、明るさ変動の少ないSEM画像が得られる。また、この電子銃10により電子線電流を大きく設定できるので、高速検査が実現できる。
電子ビーム19は、電子銃10と引き出し電極11との間に電圧を印加することで、電子銃10から引き出される。電子ビーム19の加速は、電子銃10に高電圧の負の電位を印加することでなされる。電子ビーム19はその電位に相当するエネルギーで試料台30の方向に進み、コンデンサレンズ12で収束され、さらに対物レンズ16により細く絞られて試料台30上のXステージ31,Yステージ32の上に搭載された被検査基板9に照射される。被検査基板9は半導体ウェハ,チップあるいは液晶,マスク等微細回路パターンを有する基板等である。
なお、ブランキング偏向器13には、走査信号及びブランキング信号を発生する走査信号発生器44が接続され、対物レンズ16には対物レンズ電源45が接続されている。
被検査基板9には、リターディング電源36により負の電圧が印加される。このリターディング電源36の電圧を調節することにより、電子ビーム19を減速し、電子銃10の電位を変えずに被検査基板9への電子ビーム照射エネルギーを最適な値に調節することができる。被検査基板9上に電子ビーム19を照射することによって発生した二次電子37は、被検査基板9に印加された負の電圧により加速される。
被検査基板9の上方に、ExB偏向器18が配置され、これにより二次電子37は所定の方向へ偏向される。ExB偏向器18にかける電圧と磁界の強度により、この偏向量を調整することができる。また、この電磁界は、被検査基板9に印加した負の電圧に連動させて可変させることができる。ExB偏向器18により偏向された二次電子37は反射板17に衝突する。この反射板17は円錐形状をしており、被検査基板9に照射される電子ビームの偏向器のシールド機能を有するようにパイプ構造と一体構造としている。この反射板17に加速された二次電子37が衝突すると、反射板17からは数eV〜50eVのエネルギーを持つ第二の二次電子38が発生する。
二次電子検出器20は、電子ビーム19が被検査基板9に照射されている間に発生した二次電子37が、その後加速されて反射板17に衝突して発生した第二の二次電子38を、電子ビーム19の走査のタイミングと連動して検出するように構成されている。
二次電子検出器20の出力信号は、検査室2の外に設置された二次電子検出部7のプリアンプ21で増幅され、AD変換器22によりデジタルデータとなる。AD変換器22は、二次電子検出器20が検出したアナログ信号をプリアンプ21によって増幅された後に直ちにデジタル信号に変換して、制御コンピュータ6に送信されるように構成されている。検出したアナログ信号を、検出直後にデジタル化してから伝送するので、高速で且つSN比の高い信号を得ることができる。
Xステージ31,Yステージ32上には被検査基板9が搭載されており、検査実行時にはXステージ31,Yステージ32を静止させて電子ビーム19を二次元的に走査する、あるいは、Yステージ32をY方向に連続して一定速度で移動させて電子ビーム19をX方向に直線的に走査するようにする。ある特定の比較的小さい領域を検査する場合には前者のステージを静止させて検査する方法、比較的広い領域を検査するときは、ステージを連続的に一定速度で移動して検査する方法が有効である。電子ビーム19をブランキングする必要がある時には、ブランキング偏向器13により電子ビーム19が偏向され、電子ビーム19が絞り14を通過しないようにすることによって、電子ビーム19で被検査基板9を照射しないように制御できる。
位置モニタ測長器34として本実施例では、レーザ干渉による測長計を用いた。これによって、Xステージ31及びYステージ32の位置が実時間でモニタでき、この情報は補正制御回路43へ送られる。また、Xステージ31,Yステージ32,回転ステージ33の各モータの回転数のデータも同様に、各々のドライバから補正制御回路43に送られる。補正制御回路43は、これらのデータに基づいて、電子ビーム19が照射されている領域や位置を把握できる。また、必要に応じて、実時間で電子ビーム19の照射位置の位置ずれを補正制御回路43により補正する。また、被検査基板9毎に、電子ビーム19を照射した領域を記憶できるようになっている。
被検査基板高さ測定器35は、電子ビーム以外の測定方式である光学式測定器、例えばレーザ干渉測定器や反射光の位置で変化を測定する反射光式測定器を用い、Xステージ31,Yステージ32に搭載された被検査基板9の高さの変化を実時間で測定可能なように構成されている。本実施例では、スリットを通過した細長い白色光を透明な窓越しに被検査基板9に照射し、反射光の位置を位置検出モニタにて検出し、位置の変動から高さの変化量を算出する方式を用いた。
この被検査基板高さ測定器35の測定データに基づいて、電子ビーム19を細く絞るための対物レンズ16の焦点距離がダイナミックに補正され、常に検査領域に焦点が合った電子ビーム19を照射できるようになっている。また、被検査基板9の反りや高さ歪みを電子ビーム照射前に予め測定しており、そのデータをもとに対物レンズ16の検査領域毎の補正条件を設定するように構成することも可能である。
次に、画像操作部5の構成を説明する。二次電子検出器20で検出された被検査基板9の検査領域の画像信号は、プリアンプ21で増幅され、AD変換器22でデジタル化された後に光変換手段23で光信号に変換され、光ファイバーケーブル等の光伝送手段24によって伝送される。伝送された画像信号は、電気変換手段25にて再び電気信号に変換された後に、制御コンピュータ6へ送られる。そして、この電気信号は、制御コンピュータ6の全体制御部65から、画像操作部5の第一画像記憶部51、あるいは第二画像記憶部52に記憶される。
画像操作部5の演算部53は、この記憶された画像信号ともう一方の記憶部の画像信号とを比較演算する。欠陥判定部54は、演算部53にて比較演算された結果である差画像の信号の絶対値を所定のしきい値と比較し、所定のしきい値よりも差画像の信号レベルが大きい場合にその画素を欠陥候補と判定し、画像表示部56にその画像を表示し、マップ表示部にその位置や複数の欠陥を抽出した場合はその数等を表示する。
次に、検査時の条件すなわちレシピの設定を説明する。図2は画像操作部5の表示例を示す画面図であり、検査の初期における例を示す。画面50には、現在のステージの位置を示すマップ表示部55と、図1に示した光学顕微鏡部4で取得した光顕像や二次電子検出器20で取得されるSEM像が表示される画像表示部56と、各種指示用のボタンが表示される。図2の例の検査初期では、画像表示部56には光顕像が表示される。画面50の下方にはモード切替部60があり、複数のボタンが表示されている。例えば、検査のボタンにマウスポインタ等を合せてクリックすることで自動検査を実行するモードになり、レシピ作成時はレシピ作成のボタンをクリックすることで、後述するレシピ作成画面に切りかわる。マップ表示部55と画像表示部56が表示されている画面領域は、モード切替えによってその表示される内容が変化する。
画像表示部56の右側には複数の画面で共通に必要となる操作ボタンが表示され、「検査」,「開始」,「終了」,「画面」,「印刷」,「欠陥確認」,「実行」,「アンロード」,「画像保存」などが表示される。例えば、画像保存ボタン66をクリックすると、現在表示中の画像を画像ファイルとして保存するための名称を指定する画面が表示される。
検査を実行するために必要な各種パラメータには、被検査基板に固有のパラメータや装置の動作条件を決めるパラメータがある。
被検査基板に固有のパラメータは、大きく2種類に分けられる。一つは「品種ファイル」と呼ばれるパラメータで、製造プロセス途中で形成される層とは無関係なパラメータである。例えば、ウェハサイズ,オリエンテーションフラットあるいはノッチの形状,半導体製品の露光ショットサイズ,チップ(又はダイ)サイズ,メモリセル領域,メモリセルの繰返し単位のサイズ,検査領域等である。これらは「品種ファイル」としてテーブル化されてメモリ等に記憶されている。
もう一つは、「工程ファイル」と呼ばれるパラメータで、製造プロセス途中の層により表面の材料や形状の状態が異なるので調整を要するパラメータである。例えば、電子ビーム照射条件、検出系の各種ゲイン、欠陥を検出するための画像処理の条件等で、これらが「工程ファイル」として登録されている。
検査の際には、この「品種ファイル」と「工程ファイル」の登録された名称又は番号を指定することにより、特定の半導体製品、特定の製造工程に対応した検査条件を呼び出すことができる。本実施例では、「品種ファイル」と「工程ファイル」をまとめて「レシピ」と呼ぶ。また、これらの各種パラメータを入力したり登録する一連の操作を「レシピ作成」と呼ぶ。
図3は、レシピ作成モードの処理手順を示すフローチャートである。また、図4は、レシピ作成時の表示例を示す画面図である。画面50の下方のモード切替部60のレシピ作成ボタンが他のボタンと色分け表示されて、現在レシピ作成モードであることを示している。画面50の右方の開始ボタン67を押すと(ステップ301)、レシピ作成モード画面50の上方のガイダンス表示部71に、例えば「レシピ作成条件を設定してください」と表示され(ステップ302)、左方に表示されているカセット棚番表示部72で棚番を指定する(ステップ303)。指定された棚番は他と区別できるように色分け表示される。画面50に表示されている品種ファイル設定部73及び工程ファイル設定部74のプルダウンメニューを表示させてレシピファイルの呼び出しを行い、選択か新規か変更かに応じた品種ファイル条件と工程ファイル条件を指定又は入力するとともに、ロットID設定部75及びウェハID設定部76で当該ウェハのロットID,ウェハIDを入力する(ステップ304)。
ここで、レシピファイルの変更とは、ウェハをロードするしないに関わらずレシピ作成条件を変更することであるが、通常はウェハをロードしての変更となる。
また、後述する他装置のレシピを使用する場合は、ここでは直接入力できないので、検査結果の欠陥情報ファイル(このファイル内容は使用者に公開されている)を入力し、それを変換して自装置用のレシピを作成し、その不足データを補うためにこのステップでそのレシピを変更する作業を行う。
次に、検査装置のローダに設置してあるウェハカセットから被検査基板であるウェハをロードするためにウェハロードボタン68をクリックする(ステップ305)。検査装置はウェハのオリエンテーションフラット又はノッチを検出し、試料交換室の試料ホルダにウェハを保持し、試料ホルダを検査室のステージに移載する。
次に、ビーム校正ボタン69をクリックして、ビーム校正を指示する。検査装置はウェハをステージ基準マークへ移動し、電子ビームの絶対校正を行う(ステップ306)。この校正は、通常デフォルトレシピファイル条件に基づく校正であり、電子ビーム照射,偏向補正,基準座標補正,焦点パラメータ補正が行われる。
次に、画面50の上方のコントラストタブ77をクリックして画面表示を図示しないコントラストメニューに替え、ウェハ上の指定した位置に電子ビームを照射し、ウェハの画像を表示させてコントラストを確認の上、焦点,非点を再調整する(ステップ307)。この際、十分なコントラストが得られない場合は、図示しない電子ビーム照射条件入力部でその変更を行う。変更された照射条件,焦点,非点の条件は、新たな名称を付けて工程ファイルに格納される。
次に、チップマトリックスタブ78をクリックしてその図示しない画面を表示させ、検査をするチップを指定する(ステップ308)。ここでは、チップのサイズと配列を入力し、ウェハ周辺部の検査対象領域、あるいはチップの有無を指定する。ここで設定された検査対象チップあるいは領域は、新たな名称で工程ファイルに格納される。
次に、アライメントタブ79をクリックして、図示しないアライメント画面を表示させ、アライメント条件入力とアライメントを実行する(ステップ309)。ここでは、アライメントチップを複数点指定し、1チップ目の原点へ移動させ、光学顕微鏡を使用したモニタに切替え、1チップ目のアライメントマーク位置へマニュアルで移動させる。そして、光顕像を登録した後、SEM像取得を指示し、アライメントマーク位置へマニュアルで微調整移動させ、取得したSEM像を登録し、アライメント座標を登録する。
アライメント実行の項目としては、(1)1点目移動、(2)画像入力・探索・マッチング、(3)2点目移動、(4)画像入力・探索・マッチング、(5)残点への移動,探索,マッチング、(6)傾き・位置・チップ間隔補正が行われる。
また、チップ原点のオフセット設定の項目としては、(1)最終点アライメントマークへ移動、(2)アライメントマーク位置指定(SEM像)、(3)1点目チップ原点へ移動、(4)チップ原点位置指定(SEM像)、(5)チップ原点−アライメントマークのオフセット算出・登録が行われる。ここで、チップ原点のオフセットとは、アライメント座標とそのマークが在るチップの原点座標との距離のことである。
このように、指定したアライメント用パターン座標とチップ原点とのオフセット値を入力して、工程ファイル内のアライメントパラメータとして登録する。レシピ作成においては、ウェハ上の各種処理を実行する座標を指定するパラメータが多いので、最初にアライメント条件を確定,登録して、アライメントまで実行する。
次に、セル情報タブ80をクリックして、図示しないセル情報画面に切替え、チップ内のメモリセル領域設定を行う(ステップ310)。その項目としては、セル領域入力,セルピッチ入力,セル領域とセルピッチの登録がある。セル領域の入力は光顕像及びSEM像を用いて行われる。
次に、同じ画面でチップ領域設定を行う(ステップ311)。その項目としては、チップ領域入力,チップ非検査領域入力,チップ領域とチップ非検査領域の登録がある。チップ領域の入力は光顕像,SEM像を用いて行われる。
次に、検査領域タブ81をクリックして、図示しない検査領域指定画面を表示させ、検査領域を指定する(ステップ312)。検査領域の指定では、検査対象チップ及びチップ内の検査領域の2種類が指定できる。ウェハ上の全チップを検査する必要のない場合、又は、チップ内の特定領域のみを検査したい場合には、検査したい領域を任意に指定したり、チップ内の検査領域に対する検査したい検査ストライプの比率である検査サンプリング率を指定することができる。このような機能を備えることによって、検査したい領域のみを検査できるので検査時間の短縮が図れる。また、ウェハをX方向へ移動させるかY方向へ移動させるかも指定することができる。チップ領域や検査領域のデータは、工程ファイル内のパラメータとして格納される。
検査領域の指定が完了したら、キャリブレーションタブ82をクリックして図示しないキャリブレーション画面を表示させ、検査時の明るさを調整するキャリブレーション設定を行う(ステップ313)。キャリブレーションは画像を取得し、その明るさの分布より信号量に応じた装置のゲイン調整や明るさ補正を行うものである。実際には、キャリブレーションを行うチップの指定とチップ内の座標を指定して実施される。キャリブレーションを実施する座標値と、明るさのゲインと、オフセット値は、工程ファイル内のパラメータとして格納される。
次に、これまでに設定された各種条件で実際に画像を取得して、欠陥を検出するための画像処理条件を設定する。まず、試し検査タブ83をクリックして図示しない試し検査による画像処理条件の設定画面を表示させる。まず、SEM像を取得する際に、検出信号にかけるフィルタの種類を選択する。そして、実際の検査と同じ条件で1チップ内の小領域の画像を取得する。ここで、小領域とは、例えば電子ビームの走査幅である100μmの幅で1チップ分の長さの領域を指す。画像を取得したら、欠陥と判定するための閾値を入力し、欠陥と判定された箇所があった場合にはその画像を表示させる(ステップ314)。これを繰返して、最適なパラメータを決定する(ステップ315)。ここで設定された閾値やファイル等のパラメータは、工程内ファイルのパラメータとして格納される。
以上により、検査に必要な各種パラメータを設定する。しかし、実際の半導体ウェハにおいては、ウェハ面内や製造ロット間のプロセスのばらつきによって全てのチップの出来具合が均一にはなっておらず、小領域の試し検査だけで設定された画像処理条件では不十分な場合が多く、ばらつきを考慮して欠陥判定の閾値を決める必要がある。
そこで、作成したレシピファイルによりウェハ1枚分の最終試し検査を行うため、最終試し検査タブ84をクリックして図示しない最終試し検査の画像を表示させる(ステップ316)。最終試し検査では、ステージを定速で連続移動させながら画像取得を行うが、電子ビームが照射されている位置や高さを同時にモニタしつつ電子ビーム走査の実時間補正が行われる。そして、二次電子を検出し、AD変換,画像メモリへ画像を入力し、画像処理,画像比較,欠陥判定を実行する。ウェハの連続移動方向と電子ビームの偏向幅とのずれの補正も行われる。最終試し検査での欠陥抽出結果は、図2に示したマップ表示部55に欠陥位置が表示され、欠陥数も表示される。欠陥検出レベルや誤検出レベルを確認し、最終的に適切なレシピであれば、検査結果とこれまで入力した各種パラメータを品種ファイルと工程ファイルに登録する(ステップ317)。最後に、終了ボタン70をクリックしてウェハのアンロードが行われ(ステップ318)、レシピ作成工程が終了する(ステップ319)。
ここで、上記レシピ作成モードにより改良された点を説明する。検査対象のダイを選択する方法については従来と同様とし、ダイ内部の検査する位置を示す検査ストライプを指定する方法について説明する。従来の検査装置では、オペレータはダイ内部に定義されたセル比較検査領域、ダイ比較検査領域のうち、検査対象とする領域を指定し、サンプリング率を指定するだけで、任意に検査ストライプの位置を指定することができなかった。
通常、ダイの中の検査する位置は検査対象ダイ全てで共通となる。よってここで述べる検査ストライプとは、ダイ内の検査するストライプを指す。
例えば、サンプリング率100%では指定された検査領域を全て検査することになるが、サンプリング率が50%の場合は、検査ストライプ幅が100μmの場合、まず100μm幅の検査ストライプで検査をしたら、次の100μmを飛ばしてから、検査ストライプとして100μm幅で検査する。次に100μm飛ばしてから検査ストライプとすることを繰り返す。この場合、走査幅から検査ストライプを決定するために、配列状に配置されたセル検査領域などでは、セル検査領域列ごとに検査ストライプの位置が異なってしまう。
通常、セル領域端は不良が発生しやすい傾向があるため、セル領域端は必ず検査したい場合にも、上記のサンプリング率の指定だけでは、検査ストライプが位置するとは限らないためユーザー要求に応えられない。また、製造ラインでの検査のためには、各検査領域のある決まった位置を検査して半導体ウェハの製造状態をモニタする必要があるが、やはりサンプリング率だけでは詳細な位置の指定ができないためこの要求に対応できない。
また検査実行前にはマップ表示部に検査ストライプの表示をしないために、実際の検査ストライプのダイ内又は検査ウェハ上(検査対象ダイの検査ストライプを表示して、ウェハ全体を表示する。)の位置を確認することができなかった。
電子ビームによる検査の場合は、検査対象のウェハの工程又はテグなどの製造状態確認用のダイなどにおいて、局所的に電位が上昇することにより半導体ウェハの破壊を招く恐れがあるが、検査前に検査ストライプを表示する機能がないために半導体ウェハ上のどの部分に電子ビームが照射されるか確認することができない。
そこで、本実施例では、検査領域を設定する場合に、検査ストライプの位置をオペレータが任意に指定でき、且つ検査前に検査ストライプをマップ表示部等に表示することで検査ストライプを確認することができる操作画面を提供し、ユーザーの望む検査ストライプ位置の検査を実行可能にした。
オペレータは、図3に示したフローチャートのステップ312で、図6に示す画面で、マップ表示をダイ内表示ボタン100によりダイ表示に切り替える。ここではダイ91内のセル領域90などの検査領域の表示をする。この領域は検査の対象とするかどうか選択可能とする。ここでまずオペレータは矢印ボタン95により選択モードにして表示されている領域のうち検査する領域を選択する。領域を選択したら、図5に示す画面で各種検査条件を選択する。検査条件には、(1)セル比較、ダイ比較、混合比較などの検査方式85、(2)検査ストライプのサンプリング率86、(3)後述する検査ストライプ選択方法87、(4)検査時のステージ移動方向の検査方向88がある。次に検査ストライプ表示ボタン98を押すとマップ上にサンプリング率に応じて自動的に求められた検査ストライプを表示する。これによりオペレータは検査前に検査ストライプ位置を確認することが可能となる。
図6に示すように、検査ストライプ92は幅を持つ表示とする。幅を持った表示により実際にダイ内のどの部分に電子ビームが照射されるのかが一目で判断が可能となる。電子ビームによる検査の場合は、電子ビームの安定のために検査する位置より若干前から電子線を照射する場合がある。このような場合、マップ表示を、ウェハ表示ボタン99を押して、図7に示すようにウェハ全体の表示にすることにより、検査するダイ101の前の電子ビームが照射される位置102も確認することが可能となる。
製造ラインでの製造状態をモニタするため、ダイ内のある決まった位置を検査するために、サンプリング率以外に前述の検査ストライプ選択方法コンボボックス87で検査ストライプの位置を自動で決定するモード選択機能を持つ。
選択方法の種類としては、(1)図8に示すようにダイの検査領域103の両端及び中心を検査するモード、(2)図9に示すように各セル領域列104の両端を検査するモード、又は、各セル領域列の両端と中心部を検査するモード、(3)セル比較、ダイ比較の混合比較検査の場合、セル比較検査領域、ダイ比較検査領域それぞれで検査ストライプを決定するモードなどがある。
ここでオペレータは、自動決定された検査ストライプを変更したい場合には、表示されている検査ストライプをクリックして選択することで、検査対象とするか検査非対象とするか決定可能とする。検査対象のストライプ92は例えば塗りつぶし表示され、非検査対象ストライプ93は枠表示とするなど、検査、非検査が一目で判断できるものとする。選択は検査ストライプを1本ずつクリックする方法と、ドラッグした枠内に含まれるものを一括して選択する方法のいずれでも可能とする。またドラッグは検査ストライプの垂直方向が含まれていれば良いこととする。ユーザーが指定した検査ストライプは、図10に示すように、ダイの左端からの検査ストライプまでの位置105を示すタグ形式のデータ106と、そのストライプが有効かどうかを示すタグ形式データ107としてレシピに記憶される。
また、製造工程上欠陥の発生しやすい、又はサンプルとして100%検査を実施したことにより欠陥の発生しやすい詳細な位置がわかっている場合には、その位置のみを検査することにより検査時間の短縮を図り、なおかつ効果的な検査を実行することができる。このために、オペレータが任意位置の検査ストライプ94をマップ表示のダイ内の位置をクリックすることで指定できる機能を持つ。移動ボタン97により検査ストライプを移動して位置の微調整も可能とする。
マップ表示部では、ズームボタン96により拡大を可能とする。検査ストライプを1本又は複数本をグルーピングしてコピーして任意場所にペーストする。又は、オフセットを指定して繰り返しコピーの操作を可能とする。
以上の操作によりオペレータの所望する位置の検査ストライプを指定して検査を可能とし、設定ボタン89によりレシピデータとして保存する。
上述したように、本発明によれば、チップ検査,ウェハ抜き取り検査等を画面を見ながら迅速に処理できるので、製品全体に及ぶ欠陥あるいは特定領域における欠陥を迅速に検知することができる。また、プロセス条件の変動を確実に検知し、プロセスにフィードバックすると同時に差工数や払い出し予算の調整にフィードバックすることができる。
本発明の検査装置を基板製品プロセスへ適用することにより、製品装置や条件等の異常を画面を参照することによって早期に且つ高精度に発見することができるため、基板製造プロセスにいち早く異常対策処理を溝ずることができる。その結果、半導体装置その他の基板の不良率を低減し生産性を高めることができる。
回路パターン検査装置の概略構成を示す縦断面図。 画像操作部の表示例を示す画面図。 レシピ作成モードの処理手順を示すフローチャート。 レシピ作成時の表示例を示す画面図。 検査条件設定の表示例を示す画面図。 検査ストライプ設定の表示例を示す画面図。 ウェハ全体を表示したマップ表示の例を示す図。 ダイの検査領域の両端及び中心を検査するモードの説明図。 各セル領域列の両端と中心部を検査するモードの説明図。 検査ストライプの位置情報を記憶したレシピの例を示す図。
符号の説明
1…回路パターン検査装置、5…画像操作部、6…制御コンピュータ、9…被検査基板、37…二次電子、38…第二の二次電子、43…補正制御回路、50…画面、51…第一画像記憶部、52…第二画像記憶部、53…演算部、54…欠陥判定部、55…マップ表示部、56…画像表示部、57…画像取得指示部、58…画像処理指示部、59…処理条件設定部、60…モード切替部、61…記憶手段、62…画像処理回路、63…欠陥データバッファ、64…処理パラメータ設定部、65…全体制御部、66…画像保存ボタン、67…開始ボタン、68…ウェハロードボタン、69…ビーム校正ボタン、70…終了ボタン、71…ガイダンス表示部、72…カセット棚番表示部、73…品種ファイル設定部、74…工程ファイル設定部、75…ロットID設定部、76…ウェハID設定部、86…サンプリング率指定部、87…検査ストライプ選択方法指示部、90…セル領域、92…検査ストライプ、93…非検査ストライプ、98…検査ストライプ表示ボタン。

Claims (8)

  1. 基板に形成された回路パターンを検査する回路パターン検査装置において、
    被検査基板に固有のパラメータ及び検査条件を記述したレシピファイルを記憶するメモリと、
    前記レシピファイルに記述された情報に基づいて被検査基板の検査領域を表示するマップ表示部と、
    複数の検査ストライプ設定モードの中から所望の検査ストライプ設定モードを選択する手段と、
    選択された検査ストライプ設定モードに従って前記検査領域に対する検査ストライプの位置を計算する演算手段と、
    前記マップ表示部に前記被検査基板の検査領域に重ねて、計算された位置に検査ストライプを表示する手段と、
    を備えることを特徴とする回路パターン検査装置。
  2. 請求項1記載のパターン検査装置において、前記検査ストライプ設定モードとして、ダイの検査領域の両端部及び中央部を検査するモードを有することを特徴とする回路パターン検査装置。
  3. 請求項1記載のパターン検査装置において、前記検査ストライプ設定モードとして、各セル領域列の両端部を検査するモードを有することを特徴とする回路パターン検査装置。
  4. 請求項1記載のパターン検査装置において、前記検査ストライプ設定モードとして、各セル領域列の両端部及び中央部を検査するモードを有することを特徴とする回路パターン検査装置。
  5. 請求項1〜4のいずれか1項記載のパターン検査装置において、前記マップ表示部に表示された検査ストライプの位置を微調整する手段を有することを特徴とする回路パターン検査装置。
  6. 請求項1記載のパターン検査装置において、前記検査ストライプ設定モードとして、ダイ内の任意の位置に検査ストライプを設定するモードを有することを特徴とする回路パターン検査装置。
  7. 請求項1〜6のいずれか1項記載のパターン検査装置において、検査ストライプの位置を決定する検査ストライプ決定手段と、前記検査ストライプ決定手段によって決定された検査ストライプの位置情報を前記レシピファイルに反映する手段とを有することを特徴とする回路パターン検査装置。
  8. 請求項1〜7のいずれか1項記載のパターン検査装置において、前記検査ストライプは幅をもって表示されることを特徴とする回路パターン検査装置。
JP2005185074A 2005-06-24 2005-06-24 電子式パターン検査装置 Expired - Fee Related JP4634236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005185074A JP4634236B2 (ja) 2005-06-24 2005-06-24 電子式パターン検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005185074A JP4634236B2 (ja) 2005-06-24 2005-06-24 電子式パターン検査装置

Publications (2)

Publication Number Publication Date
JP2007003404A true JP2007003404A (ja) 2007-01-11
JP4634236B2 JP4634236B2 (ja) 2011-02-16

Family

ID=37689177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005185074A Expired - Fee Related JP4634236B2 (ja) 2005-06-24 2005-06-24 電子式パターン検査装置

Country Status (1)

Country Link
JP (1) JP4634236B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010053040A1 (ja) * 2008-11-06 2010-05-14 株式会社日立ハイテクノロジーズ 電子線式基板検査装置
EP2654284A1 (en) 2012-04-18 2013-10-23 Ricoh Company, Ltd. Print controlling apparatus, print controlling system, and print controlling method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435838A (en) * 1987-07-31 1989-02-06 Jeol Ltd Charged particle beam device
JPH1145677A (ja) * 1997-07-25 1999-02-16 Fujitsu Ltd 電子ビーム着地誤差補正方法及び電子ビームテスタ
JPH11274036A (ja) * 1998-03-23 1999-10-08 Toshiba Corp 荷電ビーム描画装置
JP2000193594A (ja) * 1998-12-24 2000-07-14 Hitachi Ltd 回路パターン検査方法およびその装置
JP2004349465A (ja) * 2003-05-22 2004-12-09 Ebara Corp パターン評価方法及びデバイス製造方法
JP2005044912A (ja) * 2003-07-25 2005-02-17 Hitachi High-Technologies Corp 回路パターンの検査装置
JP2005091342A (ja) * 2003-08-08 2005-04-07 Ebara Corp 試料欠陥検査装置及び方法並びに該欠陥検査装置及び方法を用いたデバイス製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435838A (en) * 1987-07-31 1989-02-06 Jeol Ltd Charged particle beam device
JPH1145677A (ja) * 1997-07-25 1999-02-16 Fujitsu Ltd 電子ビーム着地誤差補正方法及び電子ビームテスタ
JPH11274036A (ja) * 1998-03-23 1999-10-08 Toshiba Corp 荷電ビーム描画装置
JP2000193594A (ja) * 1998-12-24 2000-07-14 Hitachi Ltd 回路パターン検査方法およびその装置
JP2004349465A (ja) * 2003-05-22 2004-12-09 Ebara Corp パターン評価方法及びデバイス製造方法
JP2005044912A (ja) * 2003-07-25 2005-02-17 Hitachi High-Technologies Corp 回路パターンの検査装置
JP2005091342A (ja) * 2003-08-08 2005-04-07 Ebara Corp 試料欠陥検査装置及び方法並びに該欠陥検査装置及び方法を用いたデバイス製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010053040A1 (ja) * 2008-11-06 2010-05-14 株式会社日立ハイテクノロジーズ 電子線式基板検査装置
JP2010112833A (ja) * 2008-11-06 2010-05-20 Hitachi High-Technologies Corp 電子線式基板検査装置
EP2654284A1 (en) 2012-04-18 2013-10-23 Ricoh Company, Ltd. Print controlling apparatus, print controlling system, and print controlling method

Also Published As

Publication number Publication date
JP4634236B2 (ja) 2011-02-16

Similar Documents

Publication Publication Date Title
JP4564728B2 (ja) 回路パターンの検査装置
JP4154282B2 (ja) 回路パターンの検査装置
US7423746B2 (en) Circuit-pattern inspecting apparatus and method
JP4413767B2 (ja) パターン検査装置
US8134697B2 (en) Inspection apparatus for inspecting patterns of substrate
US7566871B2 (en) Method and apparatus for pattern inspection
JP4685599B2 (ja) 回路パターンの検査装置
JP4588138B2 (ja) 回路パターンの検査装置
JP2009129660A (ja) 荷電粒子線装置、及び荷電粒子線装置における画像生成方法
JP4035242B2 (ja) 回路パターンの検査方法及び検査装置
JP3836735B2 (ja) 回路パターンの検査装置
JP2006216611A (ja) パターン検査装置
JP4177375B2 (ja) 回路パターンの検査方法及び検査装置
JP4537891B2 (ja) 回路パターンの検査装置および検査方法
JP4746659B2 (ja) 回路パターンの検査方法
JP4634236B2 (ja) 電子式パターン検査装置
JP3493312B2 (ja) 回路パターンの検査装置および検査方法
JP4230899B2 (ja) 回路パターン検査方法
JP4603448B2 (ja) 回路パターンの検査装置
JP2008032742A (ja) 回路パターンの検査装置
JP2008277863A (ja) 回路パターンの検査装置
JP2010282810A (ja) 基板検査装置
JP2010080565A (ja) 基板の検査装置、および、基板の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees