JP2006527914A - 絶縁体上シリコン型構造およびその製造方法並びに集積回路 - Google Patents

絶縁体上シリコン型構造およびその製造方法並びに集積回路 Download PDF

Info

Publication number
JP2006527914A
JP2006527914A JP2006515959A JP2006515959A JP2006527914A JP 2006527914 A JP2006527914 A JP 2006527914A JP 2006515959 A JP2006515959 A JP 2006515959A JP 2006515959 A JP2006515959 A JP 2006515959A JP 2006527914 A JP2006527914 A JP 2006527914A
Authority
JP
Japan
Prior art keywords
insulator
silicon
contact portion
groove
substrate contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006515959A
Other languages
English (en)
Other versions
JP2006527914A5 (ja
Inventor
タグ カン，ウー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006527914A publication Critical patent/JP2006527914A/ja
Publication of JP2006527914A5 publication Critical patent/JP2006527914A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】フローティング効果を著しく低減できる絶縁体上シリコン（ＳＯＩ）型構造の電界効果トランジスタ及びその製造方法並びに集積回路を提供する。
【解決手段】本発明の電界効果トランジスタは、Ｔ型活性構造とバックバイアス用の基板コンタクト部とを備えている。Ｔ型活性領域は、２つの酸化物層を貫通してＴ型にエッチングすることにより形成される。基板コンタクト部は、ＳＯＩ型構造を貫通する金属線がコンタクトプラグに達して形成される。このコンタクトプラグはＮ+ またはＰ+ によりドープされてＳｉ基板に組み込まれている。Ｔ型活性構造は、短チャンネル効果と、通常バルクトランジスタの有効性を妨げる接合容量とを低減する。バックバイアスは、生成された正孔の排出手段として用いられることにより、ＳＯＩ構造の電界効果トランジスタに係るフローティング効果を著しく低減できる。

Description

発明の詳細な説明
（技術分野）
本発明は、一般的に、電界効果トランジスタおよびその製造方法並びに集積回路に関するものであり、特に、絶縁体上シリコン（「ＳＯＩ」）型での電界効果トランジスタおよびその製造方法並びに上記電界効果トランジスタを有する集積回路に関するものである。
（背景技術）
近年、ＳＯＩの構造は、電界効果トランジスタ（「ＦＥＴ」）の分野において技術においてよく用いられるようになってきた。
従来では、ＦＥＴの接合容量が大きいことが、ＦＥＴの性能の妨げになっていた。例えば、Ｎ型にドープされた領域がＰ型シリコン基板に埋設されているＮＭＯＳトランジスタでは、基板に空乏領域が形成される。これらの空乏領域は、Ｐ型領域とＮ型領域との間の領域（ＰＮ接合と呼ばれている）のそれぞれに位置しており、多数キャリアが空乏化されることによって特徴付けられる。したがって、ＮＭＯＳが適切に動作できるようになる前に、上記空乏領域は、多数キャリアにより充電される必要がある。
多数キャリアによる空乏領域への再充電は、長い時間がかかってしまう。その再充電の時間は、ＮＭＯＳを所望の電圧に切り換える時間よりも長いという問題を生じている。
この問題は、ＳＯＩにより解決される。なぜなら、ＳＯＩは、Ｐ型領域とＮ型領域との間に絶縁体層を備えているので、空乏領域を小さくでき、また、接合容量を低減できるからである。通常のバルクトランジスタと比べて、ＳＯＩには、接合漏れ電流、接合容量、および、電力消費量が少ないという利点がある。
それにもかかわらず、ＳＯＩにもまた不都合な点がある。ＳＯＩ構造の不都合な点の１つは、電流の流れを低下させるフローティングボディ効果である。
このフローティングボディ効果は、ＮＭＯＳ動作時では、ソース端子の電子がドレイン端子の高電界に引き付けられて衝撃イオン化を生じる時に起こる。衝撃イオン化は、電子のような高速のキャリアが、ドレイン内での原子のような半導体格子の中の原子と衝突する時に生じる。この衝撃イオン化は、ドレイン領域に、電子‐正孔対を生み出す。低電位のＳｉの活性下端領域は、生成されたこれらの正孔をその下端領域の方へと引き付ける。
バルクトランジスタの場合、Ｓｉ下端領域に集まる正孔は、低電位基板コンタクト部を介して抜け出る。
しかし、ＳＯＩ構造の場合、絶縁体がＳｉ活性領域と基板とを分離しているので、基板コンタクト部が用いられず、生成された正孔が活性Ｓｉ下端領域に集まり、そこの電位が上がる。
それゆえ、ソースとＳｉ活性下端領域との間に順バイアスが生成される。順バイアスにより、ソースからＳｉ活性下端領域まで電子が注入される。これにより、次々に、寄生的ＮＰＮバイポーラトランジスタ接合が生じて、ＮＭＯＳの閾値電圧およびドレイン降伏電圧を低下させる。
したがって、上記不都合に対処するために、生成された正孔の出口として用いられる、ＳＯＩ構造の基板コンタクト部を形成する必要がある。
（発明の概要）
本発明の構造を用いて、Ｓｉ下端領域に集まる、生成された正孔を流出させられる基板コンタクト部とＳＯＩ基板とを組み合わせることにより、上記された不都合を解決する。
本発明の一実施形態では、絶縁体の中に溝部（中断部、interruption）を形成し、上記溝部の中にシリコンを堆積する、集積回路におけるウェハー上のＳＯＩ活性構造を製造するための方法を提示する。
本発明の他の実施形態では、絶縁体の中に形成された溝部と、上記絶縁体に連結されており、上記溝部と接続されている基板コンタクト部とを備えた、集積回路におけるウェハー上のＳＯＩ活性構造を提示する。
本発明のさらに他の実施形態では、集積回路におけるウェハー上のＳＯＩ活性構造は、ＳＯＩ活性構造がＴ型の形状を含んでいる。さらに、過剰に生成された正孔がトランジスタを抜け出せるようになっている、バックバイアスをＳＯＩのＴ型構造に形成するための手段も提示する。
本発明の他の実施形態では、ゲート、ソース、および、ドレインを有するＳＯＩ構造を備えた集積回路のトランジスタを提示する。上記ドレインは、チャンネルを介して上記ソースと接続されている。上記絶縁体は、上記チャンネルに隣接する溝部を、この溝部を介して、上記チャンネルの過剰な電荷を上記チャンネルから導出させることができるように備えている。
（詳細な説明）
図１は、本発明の方法の一実施形態における第１工程のＩＣの中間構造（製造中途段階での構造）を示している。この工程およびそれに続く複数の各工程は、本発明のＳＯＩ型での活性構造を形成するための方法の一実施形態を示している。
まず、Ｓｉ基板１０５の上に、第１酸化物層１００を堆積により形成する。この例では、第１酸化物層１００の厚さは、１０００Å（オングストローム）である（がそれに限定されない）。
第１酸化物層を堆積した後、その上に、厚さが例えば１００Åである（がそれに限定されない）窒化物層（「ＳｉＮ」）１１０を堆積により形成する。ＳｉＮ層１１０は、停止下地膜として機能するように、酸化物エッチングプロセスの進行をＳｉＮ層１１０において停止させ、上記プロセスがＳｉＮ層１１０の下の材料に影響を及ぼすことを防止するものである。本実施形態では、ＳｉＮ層１１０を用いて垂直Ｔ型の形状のＳＯＩの活性構造を形成できる。図１の第１工程では、窒化物層の上に第２酸化物層１１５を堆積により形成する。本実施形態では、第２酸化物層の厚さは１０００Åである。
図２は、図１の中間構造をエッチングした断面図を示している。酸化物層１１５の上にフォトレジスト２００を堆積する。その後、従来技術で知られているようなアクティブフォトリソグラフィーを用いて、フォトレジスト２００にホールをエッチングにより形成する。従来技術で知られているフォトリソグラフィーを用いて、例えば、後にＳｉエピタキシャル成長に用いられるフォトレジストに、開口部を形成する。
次に、エッチングにより、フォトレジストの下に位置していない、つまり上記ホール内の全ての酸化物を除去する。前述したように、酸化物エッチングはＳｉＮ層１１０を貫通できない。したがって、上記ホール内にて露出した酸化物層１１５のみがエッチングされる。窒化物層１１０の下に位置する酸化物層１００は、影響を受けずに残る。
図３は、図２の中間構造をさらにエッチングした断面図を示している。フォトレジスト層２００はエッチングによって完全に除去される。これにより、パターン形成された酸化物層１１５が残っている。フォトレジストの除去は、いわゆるアッシングプロセスによって行われる。
図４に示す工程では、図３の中間構造の上にフォトレジスト４００の層を堆積する。続いて、フォトリソグラフィー工程によって、フォトレジスト４００に開口部を形成して、ＳｉＮ層１１０を部分的に露出する。
図５は、図４の中間構造をエッチングした断面図を示している。図４に示す手順によって露出した窒化物層１１０をエッチングし、酸化物層１００の一部を露出する。次に、露出した、酸化物層１００の一部をエッチングするための、酸化物エッチング工程を行う。
フォトレジスト４００により、酸化物エッチングをフォトレジスト４００の下に位置する材料に達しないように行うので、もう１つの層である酸化物層１１５は、上記酸化物エッチングによる影響を受けない。次に、フォトレジスト４００に対しアッシングプロセスを実行して、残っているフォトレジストを除去する。
アッシングプロセスに続いて、窒化物エッチングを行い、フォトレジスト４００を除去したことによる、窒化物層１１０の露出した部分のみを全て除去する。窒化物エッチングの後、本発明の観点に係る、Ｓｉ基板１０５の表面方向に対し垂直方向の断面形状がＴ字形状（つまり、Ｔ型）の各活性領域５００および５０２が清浄化された状態にてウェハー内に残る。
続いて、図６に示すように、公知の方法にしたがって、熱酸化（非堆積）工程を実行する。Ｔ型の、ホールまたは溝部５００・５０２は、後にＳｉエピタキシーによってＳｉが充填される。上記Ｓｉエピタキシャル成長を行うためには、上記Ｓｉエピタキシャル成長を行う表面から不要なものを取り除き、上記表面がダメージを受けていないことが好ましい。酸化物層１００をエッチングにより除去している間に、Ｔ型の各溝部５００・５０２の下端に位置する表面では、酸化物エッチングによってダメージを生じる。酸化物層１００の下端位置での、Ｓｉ表面の状態を適切に改善するために、上記表面を熱酸化し、これにより得られる薄い熱酸化物６００を除去することが望ましい。薄い熱酸化物６００の厚みは、この例では、約１００Åである（が、それに限定されない）。
図７は、Ｔ型トランジスタ構造７００・７０２を形成するために、図６のＴ型溝部５００・５０２の上に成長させたＳｉエピタキシー領域を示している。
Ｓｉエピタキシーによって形成されたＳｉ構造体は、その厚さが不均一に成長することがある。したがって、図８では、化学的機械研磨（ＣＭＰ）または他の適切な方法を用いて、図７に示された中間構造から、Ｔ型トランジスタ構造７００・７０２の不均一な全ての部分を平坦化により均一化してもよい。
ＣＭＰプロセスにより、平坦で均一なＳｉ表面が得られる。構造７００・７０２を平坦かつ均一にした後、Ｓｉエピタキシー領域に熱酸化工程を行う。熱酸化により、厚さが例えば約１００Å（これに限定されない）の酸化物層８００・８０２が形成される。この酸化工程によって、ＣＭＰプロセス中に生じることが多いＳｉ表面へのダメージが改善される。
図９に示すように、図８に示したＣＭＰプロセスおよび酸化物形成プロセスの後、図示しないが、基板１０５に対するイオンの注入によってウェル９００を形成する。ＣＭＯＳプロセスの場合、ウェル９００は、例えば、ＮＦＥＴ絶縁部およびＰＦＥＴ絶縁部を備えるために用いられる。ＰＦＥＴではＮ型ウェルが用いられるのに対して、ＮＦＥＴではＰ型ウェルが用いられる。
トランジスタを形成するために、Ｔ型構造の上にゲートを配置する。したがって、図１０に示したような実施形態では、Ｔ型構造７００・７０２の上に、公知の方法にしたがってゲート９０２・９０４を形成する。
図１１では、ソース９１０およびドレイン９１２（またはその逆）を、公知の方法によって（例えば、上記ソースおよびドレインを、ゲート９０２・９０４の側面に隣接しているどちらか一方の面へのイオン注入により）形成する。ソースおよびドレイン（例えば、９１０、９１２）をイオン注入により形成することによって、本発明のＴ型トランジスタ構造７００・７０２が形成される。
図１２は、図示した実施形態における、誘電体層であるゲートスペーサー層９１５の形成を示している。多くのトランジスタでは、軽くドープされたドレイン（「ＬＤＤ」）が用いられる。なぜなら、ＬＤＤは、トランジスタの短チャンネル効果を低減するからである。しかしながら、個々のトランジスタのＬＤＤを互いに電気的に絶縁することが好ましい。各ゲートスペーサー９１５は、個々のＬＤＤを互いに電気的に絶縁する。次に、誘電体層であるゲートスペーサー９１５を備えた各トランジスタの上に、第３酸化物層９２０を堆積により形成する。
本発明の観点によれば、Ｔ型構造５００・５０２の下端位置に集まる過剰な正孔を除去するために、バックバイアスを形成する。したがって、図１２に示したように、基板コンタクト部９２５を、図１に示したＳｉ基板１０５へと延びるように形成する。
基板コンタクト部９２５を形成するために、初めに、酸化物層９２０の上にフォトレジスト層を堆積により形成する。次に、従来技術から知られているように、フォトリソグラフィーによって、上記フォトレジストにホールを開口する。フォトレジストの下に配置されていない、つまり酸化物層９２０の酸化物および酸化物層１１５の露出している全ての部分をドライエッチングによって除去する。
次に、上記ホール内の窒化物停止層１１０をエッチングにより除去し、続いて、上記ホール内の酸化物層１００を酸化物エッチングによって除去して、図１に示したＳｉ基板１０５に達している基板コンタクト部９２５を生成する。
図１３に示すように、コンタクトプラグ９３０がイオン注入により形成されている。コンタクトプラグ９３０には、Ｎ型ウェルの場合はＮ+ 不純物イオンを注入し、Ｐ型ウェルの場合はＰ+ 不純物イオンを注入する。ドレイン（９１０または９１２）において熱によって生成した正孔は、コンタクトプラグ９３０を介して抜け出る。このようにして、フローティングボディ効果に対処し、好ましくはそれを軽減する。
図１４は、本発明の一実施形態における基板コンタクト部９２５を完成させるためのプロセスを示している。このプロセスでは、基板コンタクト部９２５を完成させるために、導体（例えば、金属線９３５）を堆積により形成する。また、酸化物層９２０の上にも、金属線９３５を堆積により形成してもよい。基板コンタクト部９２５内に充填される金属線９３５およびコンタクトプラグ９３０は、本実施形態では、Ｎ+ 領域またはＰ+ 領域の内側にあり、コンタクト漏れ電流を低下させる。
本発明のこの観点における他の実施形態について、図１５に、簡素な基板コンタクト部の構成を示す。図１４では、基板コンタクト部においてコンタクトプラグ９３０が深い位置に形成されているので、コンタクトプラグをイオン注入により形成する必要があった。
しかし、図１５に示した実施形態のコンタクトプラグは、浅い位置にある。したがって、コンタクトプラグをイオン注入により形成する必要がない。なぜなら、Ｎ+ またはＰ+ ソース／ドレイン注入を行う間に、同時に、Ｎ+ またはＰ+ のコンタクトプラグへの注入を行うからである。
その代わりに、基板コンタクト部９２５’において、Ｓｉが例えばエピタキシーによって成長する。さらに、初めにＴ型構造を形成するという、図２の工程と類似した前の形成工程において、図１５に示したように、付加的なホールを形成する。
そして、図３〜図９に示したプロセスと類似したプロセスを実行し、図１５に示したように、例えばエピタキシープロセスによって、基板コンタクト部９２５’の下端部分をＳｉによって形成し、図１０〜図１４に示したプロセスと類似したプロセスにおいて、基板コンタクト部９２５’の上部部分を、ここでも導体（例えば、金属線９３５）によって形成する。
コンタクトプラグのイオン注入による形成については、ゲートプロセス後にＮ+ またはＰ+ ソース／ドレイン注入を形成するとき、図１５におけるＳｉ表面の付加的なホールに、Ｎ+ またはＰ+ を注入する。この付加的なＳｉエピタキシャルホールプロセスは、コンタクトプラグ注入形成工程を短縮化し、コンタクトホールが浅いので簡素なコンタクト形成プロセスとなる。
図１６は、本発明のさらに他の実施形態を示している。本実施形態では、簡素な基板コンタクト部９２５’およびトレンチキャパシタのためのストレージポリ（trench capacitor storage poly ）９４０の両方を使用する。
ストレージポリ９４０は、トレンチストレージポリ絶縁体９４１およびトレンチキャパシタ酸化物９４３を備えている。ストレージポリ９４０の上端は、トランジスタのソース領域／ドレイン領域９１０／９１２に接している。
セルトランジスタ９４５・９４７のＮ型ソース／ドレイン９１０・９１２と、Ｎ+ ストレージポリ９４０との接触（contact attachment）を向上させるために、トレンチキャパシタストレージポリ９４０の上端は、高濃度のＮ型不純物を含んでいる。
この高濃度のＮ型不純物が、セルトランジスタの短チャンネル効果を低減させる。なぜなら、上記ソース／ドレインと接触しているＮ型に高ドープされたトレンチストレージポリ領域９６５からチャンネルの中心領域９５０まで、Ｎ型不純物が側方拡散することにより、Ｎ型不純物ソース／ドレインの空乏領域が拡大するからである。
本発明の本実施形態では、酸化物領域９５２・９５４が、ソース／ドレインと接触しているＮ型に高ドープされたトレンチキャパシタ領域９６５からのＮ型不純物拡散を遮断するので、Ｎ型不純物の拡散が低減され、したがって、短チャンネル効果がはるかに改善される。
本発明を、特定の実施形態に関して特に示し、記載してきたが、当業者は、特許請求の範囲に記載した本発明の精神および範囲から離れずに、形態および詳細を様々に変更してもよいということを理解するだろう。
本発明の一実施形態において、中間構造を形成するためにウェハーに堆積された、窒化物層および酸化物層を示す断面図である。 本発明の一実施形態において、図１の中間構造の上に堆積され、さらに進んだ中間構造を形成するためにエッチングされた、フォトレジストを示す断面図である。 本発明の一実施形態において、さらに進んだ中間構造を形成するためにさらにエッチングされた、図２の中間構造を示す断面図である。 本発明の一実施形態において、図３の中間構造の上に堆積されたフォトレジストが更にエッチングされた、さらに進んだ中間構造を示す断面図である。 本発明の一実施形態において、他の中間構造を形成するために、さらにエッチングされた図４の中間構造を示す断面図である。 本発明の一実施形態において、図５の中間構造を酸化したさらに進んだ中間構造を示す断面図である。 本発明の一実施形態において、図６の中間構造上にＳｉを成長させたさらに進んだ中間構造を示す断面図である。 本発明の一実施形態において、図７の中間構造を平坦化し、酸化した、さらに進んだ中間構造を示す断面図である。 本発明の１実施形態において、図８の中間構造にウェルを注入したさらに進んだ中間構造を示す断面図である。 本発明の一実施形態において、図９の中間構造上にゲートを形成したさらに進んだ中間構造を示す断面図である。 本発明の一実施形態において、図１０の中間構造にソースまたはドレインを注入したさらに進んだ中間構造を示す断面図である。 本発明の一実施形態において、図１１の中間構造に、ゲートスペーサーおよび誘電体を形成し、ゲート構造上に酸化物を堆積し、基板コンタクト部を形成した、さらに進んだ中間構造を示す断面図である。 本発明の一実施形態において、図１２の中間構造にコンタクトプラグを注入したさらに進んだ中間構造とを示す断面図である。 本発明の一実施形態において、バックバイアスを形成するために、図１３の中間構造に金属を堆積した断面図である。 本発明の他の実施形態を示す断面図である。 本発明のさらに他の実施形態を示す断面図である。

Claims (27)

  1. 絶縁体の中に溝部を形成する工程と、
    上記絶縁体の中に形成された上記溝部にシリコンを堆積する工程とを含む、集積回路のウェハー上の絶縁体上シリコンにおける活性構造の製造方法。
  2. さらに、上記絶縁体の中に第２溝部を形成する工程を含む請求項１に記載の方法。
  3. さらに、上記第２溝部とつながっている基板コンタクト部を形成する工程を含む請求項２に記載の方法。
  4. 上記基板コンタクト部および第２溝部が金属を含んでいる、請求項３に記載の方法。
  5. さらに、
    上記絶縁体の中に、上記堆積されたシリコンと接続されているトレンチキャパシタを堆積により形成する工程と、
    上記シリコンに、少なくとも１つの酸化物領域部を堆積により形成する工程とを含む請求項１〜４のいずれか１項に記載の方法。
  6. さらに、
    上記第２溝部にシリコンを堆積する工程を含む請求項３に記載の方法。
  7. 上記基板コンタクト部が金属を含む請求項６に記載の方法。
  8. 上記堆積されたシリコンは、Ｔ型の形状を含む請求項１〜７のいずれか１項に記載の方法。
  9. ウェハー上の絶縁体上シリコンにおける、上記絶縁体の中に溝部を含んだ活性構造と、
    上記絶縁体に接続され、溝部と接続されている基板コンタクト部とを含む集積回路。
  10. さらに、上記ウェハー中にコンタクトプラグが含まれている請求項９に記載の回路。
  11. 上記基板コンタクト部が導体を含む請求項１０に記載の回路。
  12. 上記導体が金属層を含む請求項１１に記載の回路。
  13. さらに、上記溝部の中にシリコンを含む請求項１０に記載の回路。
  14. 上記基板コンタクト部が導体を含む請求項１３に記載の回路。
  15. 上記導体が金属層を含む請求項１４に記載の回路。
  16. 上記溝部の断面がＴ型の形状である請求項９〜１５のいずれか１項に記載の回路。
  17. さらに、上記溝部に接続されているトレンチキャパシタを含む請求項９〜１６のいずれか１項に記載の回路。
  18. 上記コンタクトプラグが、Ｎ+ にドープされているか、または、Ｐ+ にドープされている、請求項１０に記載の回路。
  19. 絶縁体上シリコンでのＴ型構造と、
    絶縁体上シリコンでのＴ型構造に形成され、過剰に生成された正孔をトランジスタから排出できるバックバイアスを生成するための手段とを含む、集積回路のウェハー上に位置する絶縁体上シリコンでの活性構造。
  20. 絶縁体上シリコンでの活性構造を備えた、集積回路のトランジスタであって、
    ゲートと、
    ソースと、
    チャンネルを介してソースとつながっているドレインとを含み、
    上記絶縁体に、上記チャンネルに隣接する溝部を、過剰な電荷が上記チャンネルから上記溝部を通して導出されるように備えているトランジスタ。
  21. さらに、上記絶縁体の中の溝部に電気的に接続されている、上記チャンネルの過剰な電荷を端部から導出するための基板コンタクト部を含む請求項２０に記載のトランジスタ。
  22. さらに、上記絶縁体の中に、過剰な電荷の逃げ路となる第２溝部を含む請求項２０または２１に記載のトランジスタ。
  23. さらに、上記基板コンタクト部と第２溝部とを形成する金属線を含む請求項２２に記載のトランジスタ。
  24. さらに、上記ソースおよび上記ドレインのうちの少なくとも１つに接続されているトレンチキャパシタと、
    上記ソースおよび上記ドレインのうちの少なくとも１つに分散される酸化物とを含む請求項２０〜２３のいずれか１項に記載のトランジスタ。
  25. さらに、上記第２溝部内に位置するシリコンを含む請求項２２に記載のトランジスタ。
  26. さらに、上記基板コンタクト部内に位置する金属線を含む請求項２５に記載のトランジスタ。
  27. 上記絶縁体上シリコンでの活性構造は、Ｔ型の形状を含む請求項２０〜２６のいずれか１項に記載のトランジスタ。

JP2006515959A 2003-06-16 2004-06-16 絶縁体上シリコン型構造およびその製造方法並びに集積回路 Pending JP2006527914A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/463,023 US6930357B2 (en) 2003-06-16 2003-06-16 Active SOI structure with a body contact through an insulator
PCT/EP2004/006498 WO2004112127A1 (en) 2003-06-16 2004-06-16 Soi shaped structure

Publications (2)

Publication Number Publication Date
JP2006527914A true JP2006527914A (ja) 2006-12-07
JP2006527914A5 JP2006527914A5 (ja) 2010-03-11

Family

ID=33511523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006515959A Pending JP2006527914A (ja) 2003-06-16 2004-06-16 絶縁体上シリコン型構造およびその製造方法並びに集積回路

Country Status (5)

Country Link
US (1) US6930357B2 (ja)
EP (1) EP1634327A1 (ja)
JP (1) JP2006527914A (ja)
CN (1) CN100373594C (ja)
WO (1) WO2004112127A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527692A (ja) * 2005-01-03 2008-07-24 フリースケール セミコンダクター インコーポレイテッド リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116623A (ja) * 2003-10-03 2005-04-28 Nec Electronics Corp 半導体装置およびその製造方法
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
JP4664631B2 (ja) * 2004-08-05 2011-04-06 株式会社東芝 半導体装置及びその製造方法
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US8530355B2 (en) * 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
KR100703033B1 (ko) * 2006-03-22 2007-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7989893B2 (en) * 2008-08-28 2011-08-02 International Business Machines Corporation SOI body contact using E-DRAM technology
CN101694846B (zh) * 2009-10-14 2011-08-31 上海宏力半导体制造有限公司 一种soi级联双管mos晶体管结构
US9214932B2 (en) 2013-02-11 2015-12-15 Triquint Semiconductor, Inc. Body-biased switching device
US9203396B1 (en) 2013-02-22 2015-12-01 Triquint Semiconductor, Inc. Radio frequency switch device with source-follower
US9379698B2 (en) 2014-02-04 2016-06-28 Triquint Semiconductor, Inc. Field effect transistor switching circuit
US10079248B2 (en) * 2016-11-18 2018-09-18 Globalfoundries Inc. Field-effect transistors with a buried body contact

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247151A (ja) * 1985-08-26 1987-02-28 インテル・コ−ポレ−シヨン 相互接続部を基板に形成する方法
JPS63237560A (ja) * 1987-03-26 1988-10-04 Nec Corp 絶縁ゲ−ト電界効果トランジスタおよびその製造方法
JPH11307771A (ja) * 1998-04-23 1999-11-05 Toshiba Corp 半導体装置及びその製造方法
JP2002190599A (ja) * 2000-12-20 2002-07-05 Toshiba Corp 半導体装置及びその製造方法
US20020163041A1 (en) * 2000-03-30 2002-11-07 Min-Su Kim Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI MOSFET using the SOI substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763183A (en) * 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
EP0283964B1 (en) * 1987-03-20 1994-09-28 Nec Corporation Dynamic random access memory device having a plurality of improved one-transistor type memory cells
US5593912A (en) * 1994-10-06 1997-01-14 International Business Machines Corporation SOI trench DRAM cell for 256 MB DRAM and beyond
US5606188A (en) * 1995-04-26 1997-02-25 International Business Machines Corporation Fabrication process and structure for a contacted-body silicon-on-insulator dynamic random access memory
JPH09283766A (ja) 1996-04-18 1997-10-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100268419B1 (ko) * 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
US6245663B1 (en) * 1998-09-30 2001-06-12 Conexant Systems, Inc. IC interconnect structures and methods for making same
KR100350575B1 (ko) * 1999-11-05 2002-08-28 주식회사 하이닉스반도체 소오스-바디-기판이 접촉된 이중막 실리콘 소자 및 제조방법
WO2001043198A2 (en) 1999-12-13 2001-06-14 Infineon Technologies North America Corp. Source/drain-on-insulator (s/doi) field effect transistor using silicon nitride and silicon oxide and method of fabrication
US6429099B1 (en) * 2000-01-05 2002-08-06 International Business Machines Corporation Implementing contacts for bodies of semiconductor-on-insulator transistors
US6174754B1 (en) * 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
US6284594B1 (en) * 2000-05-30 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Formation of an interpoly capacitor structure using a chemical mechanical polishing procedure
US6469350B1 (en) * 2001-10-26 2002-10-22 International Business Machines Corporation Active well schemes for SOI technology
US7067235B2 (en) * 2002-01-15 2006-06-27 Ming Huan Tsai Bi-layer photoresist dry development and reactive ion etch method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247151A (ja) * 1985-08-26 1987-02-28 インテル・コ−ポレ−シヨン 相互接続部を基板に形成する方法
JPS63237560A (ja) * 1987-03-26 1988-10-04 Nec Corp 絶縁ゲ−ト電界効果トランジスタおよびその製造方法
JPH11307771A (ja) * 1998-04-23 1999-11-05 Toshiba Corp 半導体装置及びその製造方法
US20020163041A1 (en) * 2000-03-30 2002-11-07 Min-Su Kim Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI MOSFET using the SOI substrate
JP2002190599A (ja) * 2000-12-20 2002-07-05 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527692A (ja) * 2005-01-03 2008-07-24 フリースケール セミコンダクター インコーポレイテッド リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス

Also Published As

Publication number Publication date
CN100373594C (zh) 2008-03-05
WO2004112127A1 (en) 2004-12-23
CN1809920A (zh) 2006-07-26
US6930357B2 (en) 2005-08-16
US20040253773A1 (en) 2004-12-16
EP1634327A1 (en) 2006-03-15

Similar Documents

Publication Publication Date Title
US6372559B1 (en) Method for self-aligned vertical double-gate MOSFET
US6153455A (en) Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
KR100735654B1 (ko) 디커플링 캐패시터 및 그 제조 방법
KR100394543B1 (ko) 에스오아이 전계 효과 트랜지스터 및 그 제조 방법
US8395217B1 (en) Isolation in CMOSFET devices utilizing buried air bags
US7973344B2 (en) Double gate JFET with reduced area consumption and fabrication method therefor
JPH11186564A (ja) 半導体デバイス及びその製造方法
JPH08111530A (ja) Ｓｏｉ形電界効果トランジスタ
JP2000196103A (ja) Ｓｏｉ素子及びその製造方法
US6844247B2 (en) Semiconductor device and method of manufacturing the same
JP2008529279A (ja) パワーダイオードを包含する集積回路
US10319827B2 (en) High voltage transistor using buried insulating layer as gate dielectric
JP4933776B2 (ja) 半導体装置およびその製造方法
KR101377705B1 (ko) 단위 면적당 고 커패시턴스를 갖는 커패시터를 포함하는 반도체 소자를 제조하기 위한 방법
JP2006527914A (ja) 絶縁体上シリコン型構造およびその製造方法並びに集積回路
US6051456A (en) Semiconductor component and method of manufacture
TW201501301A (zh) 具有矽局部氧化之絕緣體上矽的積體電路及其製造方法
TW535203B (en) SOI devices with integrated gettering structure
KR101336219B1 (ko) 매몰 도핑 층을 갖는 완전 공핍 ｓｏｉ 소자
KR100457222B1 (ko) 고전압 소자의 제조방법
JP2891325B2 (ja) Ｓｏｉ型半導体装置およびその製造方法
KR100259593B1 (ko) 반도체장치의 제조 방법
JPH08316335A (ja) 半導体装置およびその製造方法
JP2004047844A (ja) 半導体装置およびその製造方法
KR100356793B1 (ko) 비씨-에스오아이 소자의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20100122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100608