JP2006526381A - 電力出力段の監視方法および監視装置 - Google Patents

Abstract

電力出力段を監視する方法および装置において、電力出力段は２つの半導体スイッチの直列回路から成り動作電圧が印加される少なくとも１つのハーフブリッジを有している。半導体スイッチは、パルス幅変調されたパルスにより交互に導通状態と非導通状態となるよう制御され、さらに少なくとも１つの半導体スイッチの接続点が出力側を成している。その際、出力側から生じた信号の個々のパルス幅が目標パルス幅と比較され、比較により得られた偏差が所定の範囲を超えていないならば、電力出力段をエラーのないものとして識別する。

Description

本発明は、電力出力段を監視する方法および装置に関する。この場合、電力出力段は、２つの半導体スイッチによる直列接続回路から成り動作電圧の印加される少なくとも１つのハーフブリッジを有しており、それらの半導体スイッチはパルス幅変調されたパルスによって交互に導通状態と非導通状態になるよう制御可能であり、少なくとも１つのハーフブリッジにおける各半導体スイッチの接続点が出力側を成している。

たとえば自動車において安全性に関連する用途のために、一例として電気的にアシストされる操舵などのために、危険な状態を引き起こすおそれのあるあらゆるエラーを識別することが必要とされる。電気的に支援される操舵装置の場合、アシストを生じさせるためにＤＣモータまたはＥＣモータが組み込まれ、これはＨブリッジもしくはＢ６ブリッジを介して、パルス幅変調されたパルスをハーフブリッジに印加することにより制御される。半導体スイッチ素子たいていはＭＯＳＦＥＴは、制御装置（マイクロコントローラまたはディジタル信号プロセッサ）により駆動制御される。エラー識別のため、出力側に加わる実効電圧を一貫して監視しなければならない。

本発明の課題は、殊に危険な状態を引き起こす可能性のあるエラーが識別されるよう、できるかぎり僅かなコストで電力出力段を確実に監視することにある。

本発明による方法によればこの課題は、出力側に生じる信号の個々のパルス幅を個々の目標パルス幅と比較し、比較により得られた偏差が所定の範囲を超えていなければ、電力出力段にエラーがないものと識別されることにより解決される。

本発明の利点は、回路全体の監視を制御装置の出力側から駆動制御回路（ドライバコンポーネント）とブリッジの半導体スイッチとを介して簡単に実現できることである。たとえば出力電圧の平均値測定の場合に必要となってしまうような組み込み素子を用いることなく監視を行うことができるので、評価が迅速であり、僅かな許容誤差でつまりは高い精度で評価を行うことができる。他方、このことは安全性も高まることを意味する。

有利には本発明による方法によれば、比較がプロセッサにおいて行われ、このプロセッサは半導体スイッチへ供給すべきパルスも生成する。
これにより、殊に簡単かつ信頼性の高いハードウェアによる解決が実現される。多くのプロセッサにはいわゆるゲートカウンタないしはゲート制御カウンタ（gated counter）がすでに設けられており、これによって種々のパルス幅を決めることができる。他のステップを、いずれにせよ制御装置に設けられているプログラムの僅かな拡張によって容易に実施できる。

この種の制御装置において使用される技術によれば、一般に５Ｖよりも高い電圧は許容されない。したがって本発明による方法の１つの実施形態によれば、少なくとも１つの出力側における信号がレベルに関してプロセッサに整合されるように構成されている。

監視にあたり統計的変動を排除する目的で１つの実施形態によれば、比較にあたり目標パルス幅とそれぞれ複数の周期における出力信号のパルス幅が評価される。

別の実施形態によれば、パルス幅が出力信号のパルス幅測定に必要とされる時間にわたり一定であるときに、比較が行われる。これにより比較および評価にかかる計算作業を、制御装置の他のプログラムがほとんどアクティブでない時間に組み入れることができる。このことは、パルス幅が出力信号のパルス幅測定に必要とされる時間にわたり既知のように変化しているときに比較を行うことによっても達成できる。

本発明による装置によれば上述の課題は、少なくとも１つの出力側における信号が比較装置の入力側へ供給され、この比較装置により上述の信号のパルス幅がパルスのパルス幅と比較されることにより解決される。本発明による装置によれば殊に簡単な比較は、比較装置が制御装置の一部分であり、この制御装置がパルスを発生し、このパルスが駆動制御装置を介して半導体スイッチの制御入力側へ供給されることにより実現される。さらにこの構成により、エラー識別の確実性が高められる。

また、本発明による装置によれば、上述の少なくとも１つの出力側と制御装置との間にレベル整合回路が配置されるようにも構成されている。

本発明によれば多数の実施形態が可能である。次に、本発明の実施例についていくつかの図面を参照しながら以下で説明する。

図１は１つの実施例を示す回路図、図２は図１による実施例における信号のダイアグラム、図３は別の実施例を示す図である。

図示されている実施例の場合にはそれぞれ２つのMOSFET Hu, Lu; Hv, Lv; Hw, Lwによって、出力側10, 11, 12をもつそれぞれ１つのハーフブリッジ7, 8, 9が形成されており、これらのブリッジには、ブラシレスで持続的に励磁される同期モータの巻線13, 14, 15のうちのそれぞれ１つが接続されていて、これらの巻線はスター結線されている。入力側16には動作電圧Ubが供給される。

この装置にはさらに電力出力段との関連で公知の制御装置20も含まれており、これはマイクロコンピュータまたはディジタル信号プロセッサにより形成され、これ自体は本発明を理解するうえで詳しく説明する必要がない。制御装置20の出力側は駆動制御回路21と接続されており、この回路はMOSFET Hu〜Lwのための制御信号Au, Av, Awを発生する。制御装置20はさらに、それぞれ１つの分圧器23, 24, 25から発せられた電圧を供給することのできる入力側を有している。これらの分圧器は巻線13, 14, 15よりも著しく高い抵抗値を有しており、その目的は出力段の効率を動作中、劣化させないためである。

制御装置２０から駆動制御回路２１へ供給されるパルスは一般にクロックパルスから導出され、クロックパルスは駆動制御パルスの繰り返し周波数よりも著しく高い周波数を有している。したがって制御装置において、いくつのクロックパルスが個々のパルスの幅であるのかも決定する。図１による実施例の場合、それぞれチェックすべき信号Su, Sv, Swの前縁から後縁までクロックパルスの個数を計数すれば、これらをそのまま比較することができる。この場合、駆動制御回路２１と半導体スイッチのスイッチング時間に起因して場合によっては生じる許容偏差が考慮される。

図２には、３つの相U, V, Wを形成する半導体スイッチの制御について示されており、これによればレベルＨにおいてそれぞれ上方の半導体スイッチが導通状態になる一方、レベルＬにおいて下方の半導体スイッチが導通状態になるよう制御される。さらにここには３つの信号Su, Sv, Swも描かれている。この場合、それぞれ３つの周期が描かれており、これらの周期の期間はたとえば５０μｓであって、このことは２０ｋＨｚの周波数に対応する。この周波数は回転磁界の周波数よりも著しく高いので、図２からは回転磁界を形成するパルス幅変調を識別することはできない。図２にはいわゆるスナップショットが描かれており、これによればレベルＨのインターバルは相Ｕにおいて最も長く、相Ｗにおいて最も短いのに対し、レベルＬのインターバルは相Ｕにおいて最も短く、相Ｗにおいて最も長い。規定どおりの動作であれば、パルス幅Au, Su, Av, Sv, Aw, Swは実質的に等しい。１つのパルスの完全な欠落とも捉えることのできる偏差は、障害として解釈される。

図３による実施例の場合には別個の比較装置２８が設けられており、この比較装置２８へは第１の実施例の場合のように分圧器を介して出力信号Su, Sv, Swが供給される一方、制御装置により形成された駆動制御信号が供給される。比較装置２８のために様々なテクノロジーを利用することができ、たとえば固定配線された回路またはプログラミング可能な装置たとえばマイクロプロセッサを用いることができる。

１つの実施例を示す回路図 図１による実施例における信号のダイアグラム 別の実施例を示す図

Claims (9)

1. 電力出力段は、２つの半導体スイッチの直列回路から成り動作電圧が印加される少なくとも１つのハーフブリッジを有しており、
   前記半導体スイッチは、パルス幅変調されたパルスにより交互に導通状態と非導通状態となるよう制御され、
   前記少なくとも１つのハーフブリッジの半導体スイッチの接続点が出力側を成している、
   電力出力段の監視方法において、
   出力側から生じた信号の個々のパルス幅を個々の目標パルス幅と比較し、
   比較により得られた偏差が所定の範囲を超えていないならば、前記電力出力段をエラーのないものとして識別することを特徴とする、
   電力出力段の監視方法。
2. 請求項１記載の方法において、
   前記比較をプロセッサにおいて行い、該プロセッサは半導体スイッチへ供給すべきパルスも生成することを特徴とする方法。
3. 請求項２記載の方法において、
   前記信号を、少なくとも１つの出力側においてレベルに関して前記プロセッサに整合させることを特徴とする方法。
4. 請求項１から３のいずれか１項記載の方法において、
   前記比較にあたり、目標パルス幅とそれぞれ複数の周期における出力信号のパルス幅を評価することを特徴とする方法。
5. 請求項１から４のいずれか１項記載の方法において、
   前記パルス幅が出力信号のパルス幅測定に必要とされる時間にわたり一定であるときに、前記比較を行うことを特徴とする方法。
6. 請求項１から５のいずれか１項記載の方法において、
   前記パルス幅が出力信号のパルス幅測定に必要とされる時間にわたり既知のように変化しているとき、前記比較を行うことを特徴とする方法。
7. 電力出力段は、２つの半導体スイッチ（Hu, Lu; Hv, Lv; Hw, Lw）の直列回路から成り動作電圧が印加される少なくとも１つのハーフブリッジ（7, 8, 9）を有しており、
   前記半導体スイッチ（Hu, Lu; Hv, Lv; Hw, Lw）は、パルス幅変調されたパルスにより制御されて交互に導通状態と非導通状態におかれ、
   前記少なくとも１つのハーフブリッジ（7, 8, 9）における半導体スイッチ（Hu, Lu; Hv, Lv; Hw, Lw）の接続点により出力側（10, 11, 12）が形成されている、
   電力出力段の監視装置において、
   前記少なくとも１つの出力側（10, 11, 12）における信号が比較装置（20）の入力側へ供給され、該比較装置（20）により前記信号のパルス幅と前記パルスのパルス幅とが比較されることを特徴とする、
   電力出力段の監視装置。
8. 請求項７記載の装置において、
   前記比較装置は制御装置（20）の一部分であり、該制御装置（20）はパルスを発生し、該パルスは駆動制御回路（21）を介して前記半導体スイッチ（Hu, Lu; Hv, Lv; Hw, Lw）の制御入力側へ供給されることを特徴とする装置。
9. 請求項７または８記載の装置において、
   前記少なくとも１つの出力側（10, 11, 12）と前記制御装置（20）の入力側との間にレベル整合回路（23, 24, 25）が配置されていることを特徴とする装置。

Images