JP2006523997A - 可変利得増幅器を制御する方法及び電子回路 - Google Patents

Abstract

本発明は、少なくとも１つの半導体スイッチを有する可変利得増幅器であって、該半導体スイッチが第１定常状態にあり、かつ、第１ゲート電圧が該半導体スイッチに印加されている場合には第１利得を有し、該半導体スイッチが第２定常状態にあり、かつ、第２ゲート電圧が該半導体スイッチに印加されている場合には第２利得を有する可変利得増幅器を制御する方法において、前記第１利得と前記第２利得との間で遷移するように第３ゲート電圧の系列が前記半導体スイッチに印加される方法に関する。

Description

本発明は、可変利得増幅器の分野に関し、限定することなしに詳細には、種々のスイッチと協動して離散的ステップで選択可能な利得を有する連続的なアナログ出力増幅器に関する。

既知の種類の可変利得増幅器は、直列抵抗に対するフィードバック抵抗の比によって増幅器の利得が決定される演算増幅器を利用している。この種の増幅器回路において、前記利得は、フィードバックを供給する抵抗回路網内の種々のスイッチを設定することによって選択されることができる。例えば、米国特許第４，８５５，６８５号公報は、このようなアナログ‐デジタル変換器用のアナログインターフェースとしての使用のための精密な切り替え可能利得回路を記載している。

可変利得増幅器は、自動利得制御（ＡＧＣ）用の制御ループの一部としてテレビジョンチューナ内でも使用されている。従来技術のチューナは、第２ゲートに印加されている直流電圧が、相互コンダクタンス、即ち前記利得を制御することを可能にする二重ゲート型ＭＯＳトランジスタを使用している。このような従来技術のチューナにおいて、前記利得制御は連続的である。

スイッチを設定することによって利得の離散的選択を可能にする可変利得増幅器は、前記利得の急峻な変化によって可視的又は可聴的な信号の歪みが生じるので、テレビジョン装置又はラジオチューナのような用途に使用可能でない。

従って、本発明の目的は、利得の遷移中の歪み量を減少するための可変利得増幅器を制御する改善された方法を提供することにある。

本発明は、前記可変利得増幅器の第１及び第２利得の間で選択するための、少なくとも１つの半導体デバイスを有する可変利得増幅器を制御する方法を提供する。前記可変利得増幅器の利得状態の間の遷移は、ステップ状の系列によって前記半導体デバイスの制御電圧を徐々に変更するように、制御電圧の系列を該半導体デバイスに印加することにより制御される。

このように前記可変利得増幅器の前記離散的利得状態間のステップ状遷移が実現され、このことは遷移の歪みを取り除く。このことは、離散的に切り替え可能な利得を有する可変利得増幅の、テレビジョン及びラジオチューナのような用途への利用を可能にする。

本発明の好適実施例によれば、ステップ状の信号の系列は、半導体デバイスのゲートに印加される前にローパスフィルタをかけられ、これは遷移段階の間の歪みを更に減少する。

本発明の更なる好適実施例によれば、半導体スイッチの部分集合が利得の粗調整に使用され、スイッチの他の部分集合が利得の微調整に使用される。第１の前記部分集合の１つ以上のスイッチを選択し、第２の前記部分集合の１つ以上のスイッチを選択することによって、所望の利得が選択される。前記第１及び／又は第２の部分集合の選択されたスイッチは、オン又はオフにされる必要がある。

これらの切り替え動作は、前記ステップ状の信号の系列を印加することによって選択されたスイッチの各々を徐々に切り替えることにより、順次、実施される。言い換えれば、選択された前記スイッチは、該選択されたスイッチに前記ステップ状の信号の系列を連続的に印加することによって、次々に、必要とされるスイッチング状態にさせられる。このことは、前記スイッチ間で多重化されることができる単一の信号系列発生器の使用を可能にする。

本発明の好適実施例によれば、ゲート電圧発生器回路と第１及び第２基準電圧回路とが、ステップ状ゲート電圧の系列の発生に使用される。前記ゲート電圧発生器回路と前記第１及び第２基準電圧回路とは、可変利得増幅器回路と電気的に等価である。

例えば、一方の前記基準電圧回路のスイッチのゲート電圧は、供給電圧の電位に永接続されているのに対し、他方の前記基準電圧回路のゲート電圧は、アースに永久連結されている。系列発生器は、２つの基準電圧回路によって供給される基準電圧間を遷移する系列を発生する。このステップ状電圧の系列は、前記可変利得増幅器のスイッチの状態を遷移させるゲート電圧の系列を供給する発生器回路を制御するのに使用される。

本発明の更なる好適実施例によれば、インターフェース回路が、前記スイッチのゲートと前記系列発生器との間に設けられる。前記インターフェース回路は、前記スイッチの定常状態の記憶及び保持の目的を有する。前記インターフェース回路は、遷移が起きる前、前記スイッチの初期状態を系列発生器に知らせるように、対応する状態信号を該系列発生器に供給する。

前記定常状態から他の定常状態への遷移が開始された場合、前記インターフェース回路は、ゲート電圧のステップ状の系列を該スイッチの該ゲートを介して印加するように、切り替えられる。前記遷移のシーケンスが完了した場合、前記インターフェース回路は、新しい前記定常状態を保持するために切り替え戻される。

本発明の更なる好適実施例によれば、前記スイッチのドレインに存在する交流信号成分によって前記スイッチのゲート電圧を変調することによって、歪みは、更に軽減される。例えば、このドレイン信号は、抵抗器及びコンデンサの直列接続によって前記ゲートに結合されることができる。好ましくは、変調信号の振幅が、いくつかのスイッチに渡って分割され、全体的な歪みを更に減少する。このようにして、ＭＯＳデバイスのオン抵抗の変調は、可変抵抗として使用される場合、減少される。これにより、前記ＭＯＳ回路によって挿入される非線形性は、大幅に減少される。

以下に、本発明の好適実施例が、添付図面を参照してより詳細に記載される。

図１は、可変利得増幅器（ＶＧＡ）１００を示している。ＶＧＡ１００は、出力信号Ｖｏｕｔを供給する演算増幅器１０２を有する。入力信号Ｖｉｎは、抵抗器Ｒ０によって演算増幅器１０２の反転入力に結合されている。

演算増幅器１０２の反転入力への出力信号Ｖｏｕｔのフィードバックは、ＭＯＳトランジスタスイッチ１０４が非導電性のオフ状態である場合、抵抗器Ｒ１によって供給され、ＭＯＳトランジスタスイッチ１０４が導電性のオン状態にある場合、フィードバックは、抵抗器Ｒ２に並列に接続されているＲ１とＭＯＳトランジスタスイッチ１０４のオン抵抗とによって供給される。ＭＯＳトランジスタスイッチ１０４によって前記フィードバックの量の制御することにより、ＶＧＡ１００の２つの離散的利得が、定常状態に選択可能である。

演算増幅器１０２の非反転入力は、電圧Ｖｄｃに接続されている。

ＭＯＳトランジスタスイッチ１０４のゲート電圧ＶＧは、制御回路１０６によって供給されている。制御回路１０６は、発生器回路１０８、基準電圧回路１１０及び基準電圧回路１１２を有する。発生器回路１０８、基準電圧回路１１０及び基準電圧回路１１２は、可変利得増幅器１００と同じ配列（ｔｏｐｏｌｏｇｙ）を有し、電気的に等価である。

基準電圧回路１１０のＭＯＳトランジスタスイッチＭ１のゲート電圧は、電圧ＶＣＣに永久連結されているのに対し、基準電圧回路１１２のＭＯＳトランジスタスイッチＭ２のゲート電圧はアースに永久連結されている。

基準電圧回路１１０は、自身の出力において出力基準電圧Ｖｒｅｆ１を供給し、基準電圧回路１１２は、自身の出力において出力基準電圧Ｖｒｅｆ２を供給する。基準電圧Ｖｒｅｆ１及びＶｒｅｆ２は、Ｎ−１個の直列接続された抵抗器１１４の両端に印加される。これによって、前記基準電圧の間のＮ個の離散的電圧が供給される。

これらの離散的電圧のいずれも、対応するトランジスタスイッチＰ１、Ｐ２、Ｐ３、…、Ｐ_Ｎによって選択可能である。トランジスタスイッチＰ１、…、Ｐ_Ｎは、系列発生器１１６のそれぞれの出力Ｄ_１、Ｄ_２、…、Ｄ_Ｎによって制御されている。出力Ｄ_１、Ｄ_２、…、Ｄ_Ｎの状態に依存して、前基準電圧間の前記離散的電圧の１つが選択され、ライン１１８に結合される。ライン１１８によって、選択された前記離散的電圧は演算増幅器１２０の反転入力に供給される。好ましくは、前記選択された離散的電圧は、演算増幅器１２０の反転入力に供給される前に、ローパスフィルタ１２２によってローパスフィルタをかけられる。

演算増幅器１２０は、発生器回路１０８の出力電圧Ｖｇｅｎを非反転入力において受け取る。演算増幅器１２０の出力は、ＭＯＳトランジスタスイッチ１０４のゲートと発生器回路１０８の等価なＭＯＳトランジスタスイッチＭ０のゲートとに印加されるゲート電圧ＶＧである。このように、発生器回路１０８は、ある利得設定に対応する選択された離散的出力電圧Ｖｒｅｆに対応しているＶＧが生じるように、調整される。

系列発生器１１６は、入力１２４、１２６及び１２８を有する。クロック信号が、入力１２４に供給されている。入力１２６は、リセット入力である。入力１２８によって、前記定常状態間の遷移（即ち、高利得から低利得への遷移、又は反対方向の遷移）が開始されることができる。

例えば、ＶＧＡ１００は、低利得の定常状態、即ちＶＧ＝Ｖｃｃの状態にある。系列発生器１１６は、入力１２８において開始信号を受け取り、これは、ＶＧＡ１００の前記低利得の定常状態から高利得の定常状態（ＶＧ＝アース電圧に対応する）への制御された遷移を開始させる。

前記系列の第１エレメントは、電圧Ｖｒｅｆ１を選択するためにトランジスタＰ１をオンにするべきである。このことは、系列発生器１１６の信号出力Ｄ_１をアサートすることによって行われる。ある所定の時間間隔の後、例えば入力１２４における次のクロックパルスによって、出力Ｄ_１はディアサートされ、出力Ｄ_２が、Ｖｒｅｆ１よりも１インクリメント・ステップだけ高いＶｒｅｆを選択するためにトランジスタＰ２をオンにするようにアサートされる。これにより、ＭＯＳトランジスタスイッチ１０４のゲートに印加されているＶＧが、対応して減少される。

次の前記所定の時間間隔が経過した後、Ｄ_２はディアサートされ、Ｄ_３が、Ｖｒｅｆの次のインクリメント増加としてトランジスタＰ３をオンにするようにアサートされる。この過程は、Ｖｒｅｆが、Ｖｒｅｆ１からＶｒｅｆ２までステップ状に増加されるように、継続される。これによりＶＧの対応する変化が生じ、この結果、ＶＧＡ１００は、過渡的な非線形効果、即ち歪みを制限する制御された態様で、低利得の定常状態から高利得の定常状態に遷移する。

図２は、複数のＭＯＳトランジスタスイッチ１０４を有するＶＧＡ１００の代替的な実施例を示している。ここで考える例においては、９個のスイッチが利得の粗調整用に設けられ、１０個のスイッチが利得の微調整用に設けられている。以下の表１は、利得の粗調整用のゲート信号ＡないしＩに対する真理値表を示しており、以下の表２は、利得の微調整用のゲート信号ＪないしＳに対する真理値表を示している。

図２のＶＧＡ１００の２つの離散的利得間の遷移を制御するように、制御回路１０６は、信号ＡないしＳの各々に対する別個の制御回路１０６を回避するように、多重化されることができる。これは、図３のインターフェース回路１３０によって行われることができる。

図３の実施例において、図２のＶＧＡ１００が使用されており、ＭＯＳトランジスタスイッチ１０４のゲート電圧（信号Ａ、Ｂ、…、Ｓ）は、選択された離散的利得に依存した遷移の制御を必要としている。

インターフェース回路１３０は、ＶＧＡ１００の信号Ａに接続されている。インターフェース回路１３０は、ゲート信号Ａによって制御されているＭＯＳトランジスタ１０４の現在の定常状態を記憶するフリップフロップ１３２を有する。ＭＯＳトランジスタスイッチ１０４の現在の切り替え条件に関して２つの択一的な定常状態しか存在しないので、スイッチＳ２はＶｃｃ又はアースのいずれかに接続される。この電位は、スイッチＳ１によって信号Ａに結合されている。

フリップフロップ１３２のＱ出力は、ＶＧＡ１００の現在の定常状態を系列発生器１１６に知らせるように信号ｐＳｔａｔｅを供給し、これは系列発生器１１６（図１と比較されたい）に結合される。一方の定常状態から他方の定常状態への遷移の間、スイッチＳ１の位置は、制御回路１０６によって供給される信号ＶＧが信号Ａに結合されるように変化される。遷移段階の後、スイッチＳ１は自身の初期位置に戻され、スイッチＳ２の位置も新しい前記定常状態が保持されるように変化されている。

前記遷移が完了した後、制御回路１０６は、必要とされている切り替え動作に依存して、信号Ｂのインターフェース回路１３０、又は信号ＢないしＳのうちの他のものに結合されることができる。前記信号ＡないしＳの各々用にインターフェース回路１３０を設けることにより、制御回路１０６は、ＭＯＳトランジスタスイッチ１０４の切り替え状態の必要とされている遷移が順次に達成されるように、多重化されることができる。

動作中、
― 制御回路１０６の出力信号ＶＧをインターフェース回路１３０のＶＧ入力に結合し、インターフェース回路１３０の信号ｐＳｔａｔｅを制御回路１０６の入力１２８に結合する。このことは、いくつかのインターフェース回路１３０への制御回路１０６の出力ＶＧと、信号制御回路１０６（即ち入力１２８）への該いくつかのインターフェース回路１３０のｐＳｔａｔｅ信号とを多重化するマルチプレクサによって達成され、
― インターフェース１３０をアクティブにするように「イネーブル＝１」を設定し、
― 系列発生器１１６（図１と比較されたい）によって入力１２８において信号ｐＳｔａｔｅを読み出し、
― 制御回路１０６の出力信号ＶＧの開始値を、ｐＳｔａｔｅによって示される現在のスイッチの位置に対応するＶＧ値と一致するように設定し、
― 信号Ｔ１をトグル・フリップフロップ１３４に供給し（このようにしてＳ１の位置は、制御回路１０６から入力される外部ＶＧを選択するように、変化される。）、
― トランジスタＰ１ないしＰ_Ｎを順次にオンにすることによりＶＧのステップ状遷移を開始し、
― スイッチＳ１を自身の初期の保持位置に戻すように、トグル・フリップフロップ１３４に信号Ｔ１を供給する。同時に、スイッチＳ２を新しい定常状態に対応する電位差に設定するように、フリップフロップ１３２を開始するためのＴ２が供給され、
― 「イネーブル＝０」を設定することにより、インターフェース回路１３０をディスエーブルにし、
― 制御回路１０６を、自身のスイッチング状態の遷移を必要としているＭＯＳトランジスタスイッチ１０４の次のゲート信号入力に結合する、
方法が、準連続的な利得遷移を実施するように、インターフェース回路１３０及び制御回路１０６によって実施される。

図４は、可変利得増幅器に対する代替的な実施例４００を示している。可変利得増幅器４００の図４における同じ構成要素は、図１の可変利得増幅器１００に示されているのと同じ符号によって示されている。

図４の実施例において、入力信号Ｖｉｎの周波数の２倍によるオン抵抗の変調は、ＭＯＳトランジスタスイッチ１０４のゲート電圧を、該ＭＯＳトランジスタスイッチ１０４内のドレインに存在する交流信号によって変調することにより、減少される。これは、抵抗器１３６及びコンデンサ１３８の直列接続によって、トランジスタスイッチ１０４のドレインをゲートに結合することにより達成されることができる。

前記ドレインと前記ソースとの間の交流電圧は、ＭＯＳトランジスタスイッチ１０４のオン抵抗に依存する。ＭＯＳトランジスタ１０４が対称性素子であるという事実により、前記ドレイン及び前記ソースは交換されることができる。最低電位を担持している端末に対する前記ゲートにおける電圧が、チャネルのオン抵抗を決定する。この非線形性は、前記ゲート電圧の変調によって補償される。

図５は、ゲートソースの交流電圧をドレイン及びソースにおける電圧の平均値にすることにより、この変調を更に減少する可能性を示している。抵抗器Ｒ３とＲ５とは等価であり、コンデンサＣ２とＣ３とも等価である。従って、前記ゲートに存在する信号は、ドレイン及びソースにおいて存在する信号の平均である。このようにして、図５の可変利得増幅器５００の線形性が更に改善される。

図６は、可変利得増幅器の更なる実施例６００を示している。図６の実施例において、固定されているフィードバック抵抗器は２つのＲ１とＲ３とに分割され、中心のタップは、Ｃ１を介してＭＯＳトランジスタスイッチ１０４のゲートに接続されている。抵抗Ｒ４及びＲ５は、寄生の影響を軽減するのに使用される。

利得間の制御された遷移を提供する制御回路及び単一のスイッチを有する可変利得増幅器のブロック図を示している。 離散的利得の選択用の複数のスイッチを有する可変利得増幅器を示している。 前記可変利得増幅器のスイッチのゲートと前記制御回路との間のインターフェースを提供するインターフェース回路を示している。 抵抗器とコンデンサとの直列接続によるＭＯＳスイッチのオン抵抗の減少された変調を有する可変利得増幅器を示している。 図４の可変利得増幅器の代替的な実施例を示している。 変調された信号の振幅が２つのＭＯＳスイッチに渡って分割されている、図４の可変利得増幅器の他の代替的な実施例を示している。

符号の説明

１００ 可変利得増幅器
１０２ 演算増幅器
１０４ ＭＯＳトランジスタスイッチ
１０６ 制御回路
１０８ 発生器回路
１１０ 基準電圧回路
１１２ 基準電圧回路
１１４ 抵抗器
１１６ 系列発生器
１１８ ライン
１２０ 演算増幅器
１２２ ローパスフィルタ
１２４ 入力
１２６ 入力
１２８ 入力
１３０ インターフェース回路
１３２ フリップフロップ
１３４ フリップフロップ
１３６ 抵抗器
１３８ コンデンサ
４００ 可変利得増幅器
５００ 可変利得増幅器
６００ 可変利得増幅器

Claims (15)

1. 少なくとも１つの半導体スイッチを有する可変利得増幅器であって、該半導体スイッチが第１定常状態にあり、かつ、第１のゲート電圧が該半導体スイッチに印加されている場合には第１利得を有し、該半導体スイッチが第２定常状態にあり、かつ、第２のゲート電圧が該半導体スイッチに印加されている場合には第２利得を有する可変利得増幅器を制御する方法において、前記第１利得と前記第２利得との間で遷移するように第３のゲート電圧の系列が前記半導体スイッチに印加される方法。
2. 前記第３のゲート電圧の系列を得るように、ステップ状信号系列を発生するステップと該ステップ状信号系列をローパスフィルタリングするステップとを更に有する請求項１に記載の方法。
3. 前記可変利得増幅器は半導体スイッチの集合を有しており、前記半導体スイッチの集合の部分集合を選択するステップと、前記部分集合の前記半導体スイッチの各々に前記第３のゲート電圧の系列を印加するステップとを更に有する請求項１又は２に記載の方法。
4. 交流のドレイン信号成分によって前記ゲート電圧を変調するステップを更に有する請求項１、２又は３に記載の方法。
5. 少なくとも１つの半導体スイッチを有する可変利得増幅器であって、該半導体スイッチが第１定常状態にあり、かつ、第１のゲート電圧が該半導体スイッチに印加されている場合に第１の利得を有し、該半導体スイッチが第２定常状態にあり、かつ、第２のゲート電圧が該半導体スイッチに印加されている場合に第２の利得を有する可変利得増幅器と、前記第１利得と前記第２利得との間で遷移するように第３のゲート電圧の系列を印加する制御手段とを有する電子回路。
6. 前記第３のゲート電圧の系列を得るように、ステップ状信号系列を発生する手段と前記ステップ状信号系列をローパスフィルタリングする手段とを更に有する請求項５に記載の電子回路。
7. ― 前記可変利得増幅器と等価であるゲート電圧発生器回路並びに第１及び第２基準電圧回路であって、それぞれ前記第１及び第２基準電圧を供給するように、前記第１のゲート電圧は前記第１基準電圧回路の前記半導体スイッチのゲートに印加され、前記第２のゲート電圧は前記第２基準電圧回路の前記半導体スイッチのゲートに印加されるゲート電圧発生器回路並びに第１及び第２基準電圧回路と、
   ― 前記第１基準電圧と前記第２基準電圧との間で遷移する電圧の系列を発生する系列発生器手段であって、前記第３のゲート電圧の系列を生じるように前記ゲート電圧発生器回路が該系列発生器手段によって供給される電圧の前記系列によって制御される系列発生器手段と、
   を更に有する請求項５又は６に記載の電子回路。
8. 粗利得選択用の前記半導体スイッチの第１のものと、微利得選択用の前記半導体スイッチの第２のものとを有する請求項５、６又は７に記載の電子回路。
9. それぞれ第１及び第２定常状態の間の前記半導体スイッチの順次的な遷移を可能にするように、前記第３のゲート電圧の系列を供給する前記制御手段を前記半導体スイッチ間で多重化する手段を更に有する請求項５ないし８の何れか一項に記載の電子回路。
10. 前記半導体スイッチの前記ゲートと前記制御手段との間のインターフェース回路であって、前記半導体スイッチの現在の定常状態を記憶し、前記半導体スイッチの前記現在の定常状態の状態信号を前記制御手段に供給するメモリを有するインターフェース回路を更に有する請求項５ないし９の何れか一項に記載の電子回路。
11. 交流ドレイン信号成分によって前記ゲート電圧を変調する手段を更に有する請求項５ないし１０の何れか一項に記載の電子回路。
12. 前記ゲート電圧を変調する手段はコンデンサと直列接続されている抵抗器を有し、該抵抗器と該コンデンサとの直列接続は前記半導体スイッチのドレインとソースとを結合している請求項１１に記載の電子回路。
13. 前記ゲート電圧を変調する手段は、前記半導体スイッチのゲート‐ソース電圧の交流電圧成分を該半導体スイッチのドレイン及びソース電圧の平均値にするように構成された請求項１１に記載の電子回路。
14. コンデンサと抵抗器との第１の直列接続が前記半導体スイッチのゲートとドレインとの間に結合されており、コンデンサと抵抗器との第２の直列接続が前記半導体スイッチのゲートとソースとの間に結合されているように構成された請求項１３に記載の電子回路。
15. 前記ゲート電圧を変調する手段が変調信号の振幅をいくつかの半導体スイッチに渡って分割する、請求項１１ないし１４の何れか一項に記載の電子回路。

Images