JP2006518673A - パッケージ化マイクロチップ - Google Patents

パッケージ化マイクロチップ Download PDF

Info

Publication number
JP2006518673A
JP2006518673A JP2006503774A JP2006503774A JP2006518673A JP 2006518673 A JP2006518673 A JP 2006518673A JP 2006503774 A JP2006503774 A JP 2006503774A JP 2006503774 A JP2006503774 A JP 2006503774A JP 2006518673 A JP2006518673 A JP 2006518673A
Authority
JP
Japan
Prior art keywords
microchip
package
isolator
thermal expansion
packaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006503774A
Other languages
English (en)
Inventor
ロング、ルイス
ハーネイ、キーラン・ピー
Original Assignee
アナログ・デバイスズ・インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ・デバイスズ・インク filed Critical アナログ・デバイスズ・インク
Publication of JP2006518673A publication Critical patent/JP2006518673A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

パッケージからマイクロチップへの応力伝達を最小化するアイソレータを有するパッケージ化されたマイクロチップ。この目的のために、パッケージ化マイクロチップは、底面積を持つ底面を有する応力に鋭敏なマイクロチップと、一体的なアイソレータを有するパッケージとを含む。そのアイソレータは、マイクロチップの底面積よりも小さな上面積を持つ上面を有する。マイクロチップ底面はアイソレータの上面へ結合されている。

Description

発明の分野
本発明は一般にマイクロチップに関し、特にマイクロチップのためのパッケージ化技術に関する。
発明の背景
マイクロエレクトロメカニカルシステム（ＭＥＭＳ）は、増え続ける多数の応用分野に用いられている。例えば近年ではＭＥＭＳは、航空機のピッチ角を検出するジャイロスコープとして、また自動車におけるエアーバッグを適時に膨張させる加速度計として実装されている。簡単に言えば、このようなＭＥＭＳデバイスは通常は基板上に懸架された構造体と、それに関連した電子素子とを有しており、その電子素子は懸架構造体の動作の検出と、その検出された動作データの少なくとも一つの外部デバイス（例えば外部コンピュータ）への伝送との両方をなす。外部デバイスは検出データを処理して、計測された特性値（例えばピッチ角や加速度）を解析する。
通常、関連電子素子、基板、及び可動構造体は、パッケージ内に固定された一つまたは複数のダイ（以下、単に「ダイ」と称す）上に形成されている。例えばパッケージは通常はダイを密閉するものであり、これはセラミックまたはプラスチックから作成される。このパッケージは、電子素子に動作データを外部デバイスへ伝送させる相互接続系を含む。ダイをパッケージ内室に固定するために、ダイの底面は一般にパッケージの内面（例えばダイ取り付けパッド）へ（例えば接着剤またはハンダにより）接着される。従って、ダイ底面のほぼ全域がパッケージの内面に接着されていることになる。
しかしながら、これら２つの面の温度が変化すると問題が生じる。特に、二つの面は一般に異なる熱膨張係数を有しているので、パッケージはダイの基板へ機械的応力を及ぼしてしまう。この応力（当該技術分野では「線形応力」と称されており、この場合は熱的に誘発される）は不所望にも基板を屈曲させたり撓めたりして予期せぬ湾曲を引き起こしてしまう。基板の屈曲や撓みは結果的にダイ構造体の動作及び電子素子の機能に影響を及ぼすので、計測された特性値（例えば加速度）を表す出力データに誤りをもたらす。同様にして、機械的に誘発されてパッケージへ加えられる線形応力またはねじれ応力もダイへ伝達されるので、同様な望ましくない影響をもたらす。
発明の概要
本発明の一つの局面によれば、パッケージ化されたマイクロチップは、そのパッケージからマイクロチップへの応力伝達を最小化するアイソレータを有する。この目的のために、パッケージ化マイクロチップは、底面積を持つ底面を有する応力に鋭敏なマイクロチップと、一体的なアイソレータとを含む。アイソレータは、マイクロチップの底面積よりも小さな上面積を持つ上面を有する。マイクロチップ底面はアイソレータの上面へ結合されている。
例示的なアイソレータとパッケージとは同一材料から形成されている。例えば、アイソレータ及びパッケージは酸化アルミニウムから形成してもよい。他の実施形態では、アイソレータ及びパッケージはＡｌＮから形成してもよい。パッケージが、底面を持つ内部空洞を有し、マイクロチップを内部空洞の底面から離間させるようにしてもよい。勿論、パッケージは、空洞型パッケージと平坦型パッケージとのうちの一方にしてもよい。或る実施形態においては、パッケージ及びアイソレータは第１の熱膨張係数（ＣＴＥ）を有し、マイクロチップは第２の熱膨張係数を有する。第１と第２の熱膨張係数はほぼ同じであってもよい。
本発明の他の局面によれば、パッケージ化マイクロチップは、マイクロチップ熱膨張係数を持つ応力に鋭敏なマイクロチップと、パッケージ熱膨張係数を持つパッケージとを有する。更に、パッケージ化マイクロチップは、アイソレータ熱膨張係数を持つアイソレータも含む。アイソレータは応力鋭敏マイクロチップとパッケージとの間に結合されている。アイソレータ熱膨張係数は熱膨張係数整合範囲内にあり、この熱膨張係数整合範囲はマイクロチップ熱膨張係数より大きな第１の端点と、マイクロチップ熱膨張係数より小さな第２の端点とを有する。第１の端点と第２の端点とはマイクロチップ熱膨張係数から等距離にある。この等距離はパッケージ熱膨張係数とマイクロチップ熱膨張係数との間の差の絶対値である。
或る実施形態においては、アイソレータはパッケージと一体的である。例えば、パッケージは酸化アルミニウムまたは窒化アルミニウムから形成してもよい。
本発明の他の局面によれば、パッケージ化マイクロチップは、１）底面積を有する底面を持つ応力鋭敏マイクロチップと、２）パッケージからマイクロチップへの応力伝達を低減する一体型装置を有するパッケージとを含む。一体型装置は、マイクロチップの底面積よりも小さな上面積を持つ上面を有する。マイクロチップ底面は一体型装置の上面に結合されている。
上述の発明とその利点は添付図面を参照する以下の更なる説明からよりよく理解されよう。
例示的な実施形態の説明
本発明の例示的な実施形態では、パッケージ化されたマイクロチップ（例えばマイクロエレクトロメカニカルシステム[microelectromechanical system]、本明細書では「ＭＥＭＳ」とも称する）はマイクロチップをパッケージの内部に固定するアイソレータを含む。アイソレータの材料及び／または寸法は、パッケージからもたらされるマイクロチップの応力（例えば線形応力及びねじれ応力）を最小にするように選定される。例示的な実施形態においては、アイソレータはパッケージに一体化されているので、アイソレータをパッケージへ接着する必要をなくしている。この実施形態及びその他の実施形態の詳細について以下に説明する。
図１は本発明の種々の実施形態に用いることができるパッケージ化されたマイクロチップ１０の概略的な部分的断面斜視図を示す。例示的実施形態において、パッケージ化マイクロチップ１０は、ジャイロスコープとして用いられたＭＥＭＳデバイスである。従って、例示の目的のために、種々の実施形態をここではＭＥＭＳジャイロスコープについて説明する。図１、図２、及び図４に示したＭＥＭＭＳデバイスはジャイロスコープ１０と同一である。しかしながら、ＭＥＭＳジャイロスコープとしての種々の実施形態の説明は単なる例示であって、本発明の全ての実施形態を制限することを意図するものではないことに留意されたい。従って或る実施の形態は、他の形式のマイクロチップデバイス、例えば集積回路に適用してもよい。更に本発明の実施の形態は、ＭＥＭＳに基づく光スイッチングデバイス、ＭＥＭＳに基づく加速度計などの他のＭＥＭＳデバイスに適用することもできる。更に本発明の実施の形態は、密閉されていない空洞型プラスチックパッケージ等のパッケージ内に搭載されたマイクロチップデバイスへ適用することもできる。
図１に示したジャイロスコープ１０は、通常のパッケージ１２と、パッケージを密閉する蓋１４と、密閉された内室３２内に固定された通常のジャイロスコープダイ１６とを含む。ジャイロスコープダイ１６は、与えられた軸に対する角速度を計測する公知の機械的構造体と電子素子(以下に図２に関連して説明する)とを含む。パッケージ１２から延出する複数のピン２２がジャイロスコープダイ１６と電気的に接続されているので、ジャイロスコープ電子素子と外部デバイス(例えばコンピュータ)との間の電気的交信が可能である。
ジャイロスコープダイ１６は、パッケージ１２の内部面に直接接着するのではなく、このパッケージ１２と一体的なアイソレータ２４に接着されている。換言すれば、例示的なアイソレータ２４は、パッケージ１２を形成するのに用いたのと同一の材料片から（例えば打ち出し加工により）作成されている。
更に詳しくは、図２には、図１に示したパッケージ化マイクロチップ１０を線２-２に沿って破断した概略断面が示されている。この図には、パッケージ１２及びそれに対応する蓋１４、ダイ１６、及びアイソレータ２４が明確に示されている。
上述のようにダイ１６は、回転角を機械的に検出する一般的なシリコンＭＥＭＳ構造体１８と、それに付随する電子素子２０とを含む。このような構造体１８及び電子素子２０(両方とも図２には概略的に示してある)は、例えば絶縁ウエハ上のシリコンに形成され、このウエハでは、一対のシリコン層の間に酸化膜がある。一例として、ＭＥＭＳ構造体１８は、例えば、シリコン基板２６上に複数の屈曲部材により懸架された少なくとも１つの振動質量体２６を含む。この構造体１８は、振動質量体を駆動して、その動きを検出するコムドライブ(comb drive)及び検出装置を含む。従って電子素子２０は、例えば、コムドライブ及び検出装置に接続された駆動及び検出電子機器と信号送信回路系とを含む。配線２３は付随電子素子２０とピン２２とを電気的に接続する。例示的なＭＥＭＳジャイロスコープは、共にアナログ・デバイス・インク（マサチューセッツ州ノースウッド）に譲渡された係属中の米国仮特許出願第６０／３６４，３２２号及び第６０／３５４，６１０号に更に詳細に説明されている。これらの仮特許出願の開示事項は、その全体が参照により本明細書に組み込まれている。
他の実施の形態においては、ＭＥＭＳ構造体１８とそれに付随する電子素子２０とは、異なるダイの上にある。例えば、ＭＥＭＳ構造体１８を有するダイ１６を、第１のアイソレータ２４を介してパッケージ１２に装着し、一方、付随する電子素子２０を有するダイ１６は第２のアイソレータ２４を介してパッケージ１２に装着してもよい。代替的に、両方のダイ１６を同一のアイソレータ２４に装着してもよい。場合によっては、一方のダイ１６(即ち応力に鋭敏なダイ１６)をアイソレータ２４上に装着し、他方のダイ１６(即ち応力に鋭敏ではないダイ１６)をパッケージ１２に直接装着してもよい。しかしながら、そのような実施形態についても図示の実施形態の原理が適用されることに留意されたい。
マイクロチップ及び/又は集積回路であるダイ１６は、線形応力及びねじれ応力の両方に鋭敏である。これに関連して、用語「鋭敏」とは一般に、ダイ１６上の構造体１８及び/又は電子素子２０の操作が、応力を受けたときに損なわれる可能性があることを意味する。例えば上述したように、ダイ１６に加わる応力によって、質量体を懸架する屈曲体が曲がったり縮んだりする。その結果、質量体が所定の割合及び角度で振動しないので、クァドラチュア問題(quadrature problem)を引き起こすおそれがある。更なる例として、コムドライブが位置ずれを生じることもあり、或いは電子素子２０が破損することもある。これらの例の不所望な問題は、ＭＥＭＳダイ１６から得られるデータを損ねてしまう。従って、これらの理由のために、ダイ１６または他のマイクロチップは「応力に鋭敏」であると言えよう。
これらの応力に関する問題を抑制するために、例示的な実施形態においては、アイソレータ２４とダイ１６との接着面は、直接接触を最小にする大きさにされている。特に、アイソレータ２４はダイ１６の底面に接着された上面２８を有する。アイソレータ上面２８は、ダイ１６の底面の面積よりも小さい面積を持つので、ダイの底面３０とパッケージ１２の内面との間に空間が形成される。従って、ダイ底面３０の比較的に大きな部分は、パッケージ１２によりもたされるねじれ応力を直接に被ることがない。
ダイ底面３０とパッケージ１２の内面との間に形成された上述の空間は、様々な方式で形成できる。例えば、アイソレータ２４がダイ１６をパッケージ１２の内面の上方へ若干の距離だけ持ち上げるようにしてもよい（図２及び図４参照）。更なる例として、パッケージ１２の内面が事実上アイソレータ２４を形作るように形状を合わせてもよい。この場合、アイソレータ２４は、パッケージ１２の内面により形成された凹所へ延出する壁を有してもよい。
ここに説明した方式でアイソレータ２４とダイ１６との相対的な大きさを選定する処理を「適合」と称する。定性的に、これらの相対的寸法は、アイソレータ２４がダイ１６を支持するのに充分な最小面積を有するように選定せねばならない。アイソレータ２４の大きさがダイ１６に対して小さ過ぎると、ダイ１６が傾くことがあり、或いはその端部が下方へ垂れてしまう。
パッケージに組み込まれたダイ１６の種々の要素の例示的な寸法は以下の通りである。図2において、Ｘ方向は長さを示し、Ｙ方向は高さ(厚さ)を示し、Ｚ方向(図示しないが、これ即ちＸ方向とＹ方向とに直交する方向である)は幅を示す。
パッケージ１２:高さ:０．１２インチ（約０．３ｃｍ）。
ダイ１６:長さ:０．１７０インチ（約０．４３ｃｍ）、幅:０．１４０インチ（約０．３５ｃｍ）、高さ:０．０２７インチ（約０．０７ｃｍ）。
アイソレータ２４:長さ:０．０４０インチ（約０．１ｃｍ）、幅:０．０４０インチ（約０．１ｃｍ）、高さ:０．０２６インチ（約０．０７ｃｍ）。
このような相対的寸法を持つパッケージ化マイクロチップは、ここに説明した目的を充分に満足する。勿論、これらの寸法は単なる例示にすぎない。従って他の実施の形態は、これらの特定の寸法に限定されるものではない。従って、上述の制限内で異なる寸法のアイソレータ２４、パッケージ１２、及びダイ１６を持つパッケージ化マイクロチップ１０には、相応の応力の減衰がもたらされる。
例示した実施の形態において、接着剤３４はアイソレータ２４をダイ底面３０へ接着する。このような接着剤３４は好ましくは応力吸収特性も有し、ひいては上述の応力を更に減衰させる。例示的な実施形態では、接着剤３４は銀充填ガラス接着剤(silver filled glass adhesive material)であり、例えばDexter Electronic Materials（カリフォルニア州、サンディエゴ）から市販されているDexter製品番号ＱＭＩ３５５５である。Dexter Electronic Materialsは、Loctite Corporation（ドイツ）の一部門である。
アイソレータ２４をダイ１６及びパッケージ１２に接着するためには他の種類の材料を用いてもよい。このような材料としては、他の銀ガラス剤、エポキシ、シネートエステル、及びシリコンが含まれる。高温有機接着剤、例えばSiloxaneも満足な結果をもたらす。様々な実施の形態では、これらの接着剤が応力吸収特性を持つことが望ましいが、これは必ずしも必要ではない。更に、他の一般的な手段を用いてアイソレータ２４をダイ１６及びパッケージ１２へ接着してもよい。従って、接着剤３４についての説明は例示であって、本発明の様々な実施の形態の目的の制限を意図するものではない。
空洞型(cavity-type)パッケージ１２についての説明は特定の実施形態のみのためになされていることに留意されたい。しかしながら、他の様々な実施の形態を他の形式のパッケージ１２により実施することが可能である。例えば、パッケージ化マイクロチップ１０は平坦型(flat-type)パッケージ１２を用いてもよく、ここでは蓋１４または他の機構がダイ１６の周囲を密閉して、事実上、デバイス全体の内室を形成する。従って多くの実施の形態は、空洞型パッケージ１２に限定されるものではない。
ダイ１６及びアイソレータ２４の相対寸法の適合に加えて（或いは適合に代えて）、或る実施の形態では、アイソレータ材料をダイ１６の材料に適合させる。更に詳しくは、アイソレータ２４は、ダイ１６の熱膨張係数（ＣＴＥ）に整合する熱膨張係数を持つ材料から形成してもよい。換言すれば、例示的な実施の形態においては、アイソレータ２４の熱膨張係数ダイのそれと実質的に同じである。例えばダイ１６がシリコンから作成されているならば、アイソレータ２４と、パッケージ１２の残りの部分とは、シリコンと同じ熱膨張係数を有する窒化アルミニウム（ＡｌＮ）から製作してもよい。他の実施の形態においては、ダイ１６がシリコンから作成されているならば、アイソレータ２４と、パッケージ１２の残りの部分とは、酸化アルミニウム（「アルミナ」としても知られており、化学式Ａｌ２Ｏ３により特定される）から製作してもよく、これは窒化アルミニウムに比べると、それほどシリコンの熱膨張係数には近くない。しかしながら、酸化アルミニウムから製作されているならば、ダイ１６の底面の相対的寸法がアイソレータ２４の上面のそれに整合させることが（上述のように）好ましい。
既に述べたように、アイソレータ２４と例示的なパッケージ１２とは、アイソレータ２４がパッケージ１２と一体的なこれらの実施形態においては、同一の材料から製作されている。しかしながら、代替的な実施の形態においては、アイソレータ２４がパッケージ１２とは異なる熱膨張係数を有しながら、依然としてパッケージ１２と一体的であるように合成材料から製作できることが考えられる。この代替的な実施の形態において、アイソレータ２４は、パッケージ１２の残りの部分の材料とは異なる材料から製作してもよい。
図１及び図２に示したパッケージ化マイクロチップ１０の組立工程を図３に例示する。この工程はステップ３０２で開始され、ここで基板２６の底面３０をアイソレータ２４の上面２８へ接着する。次いでダイ１６をパッケージ１２へ電気的に接続する（ステップ３０２）。次にステップ３０４において、蓋１４をパッケージ１２の上面へ固定し、即ち内室３２を封止する。所望とあれば、蓋１４をパッケージ１２へ固定する前に、パッケージ内室３２へガスを注入してもよい。
或る実施の形態においては、アイソレータ２４はパッケージ１２とは一体的ではない。特に図４に示すように、アイソレータ２４はパッケージ１２とは個別の要素である。このような実施形態においては、アイソレータ２４は、パッケージ１２の製作に用いた材料と同じかまたは異なる材料の何れかから製作してもよい。例えばアイソレータ２４は、ダイ１６の熱膨張係数に整合する熱膨張係数を有する材料から製作してもよい。アイソレータ２４は個別の要素であるので、当該技術分野で周知の任意の方式、例えば上述した接着剤により、パッケージ１２へ結合してもよい。この実施形態に関する付加的な詳細については、上述した米国特許出願第１０／２３４，２１５号を参照されたい。
この実施形態及びそれに関連する実施の形態における応力を抑制するために、アイソレータ２４には、ダイ１６の熱膨張係数の周辺の範囲内にある熱膨張係数を持たせることが望ましい。この範囲はダイの膨張係数より大きい値及び小さな値として計算された量である境界を有する。この計算量は、ダイ１６の熱膨張係数とパッケージ１２の熱膨張係数との間の差の絶対値として規定される。この範囲を本明細書では「熱膨張係数（ＣＴＥ）整合範囲」と称する。
例えばダイ１６がシリコン（これは１℃あたり４ｐｐｍの熱膨張係数を有する）から製作され、且つパッケージ１２が酸化アルミニウム（これは１℃あたり７ｐｐｍの熱膨張係数を有する）から製作されているならば、例示的なアイソレータ２４は、１℃あたり約１ｐｐｍと１℃あたり約７ｐｐｍとの間の熱膨張係数を持つ材料から製作される。このような場合、アイソレータ２４が１℃あたり約４ｐｐｍの熱膨張係数を持つ材料から製作されたときに良好な結果が期待されるが、（アイソレータ材料としてパッケージ１２と同一の材料を用いた場合に比べて）改善された結果は、その熱膨張係数が上述の範囲内にあるときに生じる。
更なる例として、パッケージ材料の熱膨張係数がダイ材料のそれに等しいならば、熱膨張係数整合範囲は事実上、零である。このような場合、アイソレータ材料がダイ材料と同じ熱膨張係数を有するならば、熱膨張係数整合範囲内にあるものとみなせる。
上述したように、改善された結果はアイソレータ２４とダイ１６との大きさを整合させた場合にも期待される。
本発明の種々の例示的な実施形態を開示したが、当業者には本発明の要旨を逸脱することなく、本発明と利点の幾つかを達成する様々な変更と改良とをなせることは明らかである。
図１は本発明の例示的な実施形態により製造されたパッケージ化マイクロチップを部分的に破断して概略的に示す図である。 図２は図１に示すパッケージ化マイクロチップの一実施形態を線Ｘ−Ｘに沿って破断した概略断面図である。 図３は図１及び図２に示すパッケージ化マイクロチップの製造工程を示す図である。 図４は図１に示すパッケージ化マイクロチップの他の実施形態を線Ｘ−Ｘに沿って破断した概略断面図である。

Claims (20)

  1. パッケージ化されたマイクロチップであって、
    底面積を持つ底面を有し、応力に鋭敏なマイクロチップと、
    アイソレータを有するパッケージとを備え、そのアイソレータは、前記マイクロチップの前記底面積よりも小さな上面積を持つ上面を有し、
    前記マイクロチップ底面は前記アイソレータの前記上面へ結合されるパッケージ化マイクロチップ。
  2. 請求項１に記載のパッケージ化マイクロチップにおいて、前記アイソレータと前記パッケージとが同じ材料から形成されているパッケージ化マイクロチップ。
  3. 請求項２に記載のパッケージ化マイクロチップにおいて、前記アイソレータと前記パッケージとが酸化アルミニウムから形成されているパッケージ化マイクロチップ。
  4. 請求項２に記載のパッケージ化マイクロチップにおいて、前記アイソレータと前記パッケージとが窒化アルミニウムから形成されているパッケージ化マイクロチップ。
  5. 請求項１に記載のパッケージ化マイクロチップにおいて、前記パッケージが、底面を持つ内部空洞を有し、前記マイクロチップが前記内部空洞の底面から離間されるパッケージ化マイクロチップ。
  6. 請求項１に記載のパッケージ化マイクロチップにおいて、前記パッケージ及びアイソレータが第１の熱膨張係数を有し、前記マイクロチップが第２の熱膨張係数を有し、これら第１の熱膨張係数と第２の熱膨張係数とは実質的に同一であるパッケージ化マイクロチップ。
  7. 請求項１に記載のパッケージ化マイクロチップにおいて、前記パッケージが、空洞型パッケージと平坦型パッケージとのうちの一方であるパッケージ化マイクロチップ。
  8. パッケージ化されたマイクロチップであって、
    マイクロチップ熱膨張係数を有し、応力に鋭敏なマイクロチップと、
    パッケージ熱膨張係数を有するパッケージと、
    アイソレータ熱膨張係数を有するアイソレータとを備え、そのアイソレータは前記応力に鋭敏なマイクロチップと前記パッケージとの間に結合され、
    前記アイソレータ熱膨張係数は、前記マイクロチップ熱膨張係数よりも大きな第１の端点を有する熱膨張係数整合範囲内にあり、この熱膨張係数整合範囲は前記マイクロチップ熱膨張係数よりもより小さい第２の端点を有し、第１及び第２の端点は前記マイクロチップ熱膨張係数から等距離にあり、この等距離は前記パッケージ熱膨張係数と前記マイクロチップ熱膨張係数との間の差の絶対値であるパッケージ化マイクロチップ。
  9. 請求項８に記載のパッケージ化マイクロチップにおいて、前記アイソレータは前記パッケージと一体的であるパッケージ化マイクロチップ。
  10. 請求項９に記載のパッケージ化マイクロチップにおいて、前記パッケージが酸化アルミニウムから形成されているパッケージ化マイクロチップ。
  11. 請求項９に記載のパッケージ化マイクロチップにおいて、前記パッケージが窒化アルミニウムから形成されているパッケージ化マイクロチップ。
  12. 請求項８に記載のパッケージ化マイクロチップにおいて、前記パッケージが、底面を持つ内部空洞を有し、前記マイクロチップが前記内部空洞の底面から離間されるパッケージ化マイクロチップ。
  13. 請求項８に記載のパッケージ化マイクロチップにおいて、前記マイクロチップが、底面積を持つ底面を有し、前期アイソレータが、上面積を持つ上面を有し、前記マイクロチップの前記底面は前記アイソレータの前記上面へ結合され、前記底面は前記上面よりも大きいパッケージ化マイクロチップ。
  14. パッケージ化されたマイクロチップであって、
    底面積を持つ底面を有し、応力に鋭敏なマイクロチップと、
    パッケージとを備え、このパッケージは、このパッケージから前記マイクロチップへの応力伝達を抑制する手段を一体的に有し、この抑制手段は、前記マイクロチップの前記底面積よりも小さな上面積を持つ上面を有し、
    前記マイクロチップ底面は前記抑制手段の前記上面へ結合されるパッケージ化マイクロチップ。
  15. 請求項１４に記載のパッケージ化マイクロチップにおいて、前記抑制手段が、アイソレータを含むパッケージ化マイクロチップ。
  16. 請求項１４に記載のパッケージ化マイクロチップにおいて、前記抑制手段と前記パッケージとが同じ材料から形成されているパッケージ化マイクロチップ。
  17. 請求項１４に記載のパッケージ化マイクロチップにおいて、前記マイクロチップがＭＥＭＳデバイスであるパッケージ化マイクロチップ。
  18. 請求項１４に記載のパッケージ化マイクロチップにおいて、前記パッケージが、底面を持つ内部空洞を有し、前記マイクロチップが前記内部空洞の底面から離間されるパッケージ化マイクロチップ。
  19. 請求項１４に記載のパッケージ化マイクロチップにおいて、前記パッケージが、空洞型パッケージと平坦型パッケージとのうちの一方であるパッケージ化マイクロチップ。
  20. 請求項１４に記載のパッケージ化マイクロチップにおいて、前記パッケージ及び抑制手段が第１の熱膨張係数を有し、前記マイクロチップが第２の熱膨張係数を有し、これら第１の熱膨張係数と第２の熱膨張係数とは実質的に同一であるパッケージ化マイクロチップ。
JP2006503774A 2003-02-20 2004-02-20 パッケージ化マイクロチップ Pending JP2006518673A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/369,776 US20040041254A1 (en) 2002-09-04 2003-02-20 Packaged microchip
PCT/US2004/005189 WO2004074168A2 (en) 2003-02-20 2004-02-20 Packaged microchip with thermal stress relief

Publications (1)

Publication Number Publication Date
JP2006518673A true JP2006518673A (ja) 2006-08-17

Family

ID=32907655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006503774A Pending JP2006518673A (ja) 2003-02-20 2004-02-20 パッケージ化マイクロチップ

Country Status (5)

Country Link
US (1) US20040041254A1 (ja)
EP (1) EP1597761A2 (ja)
JP (1) JP2006518673A (ja)
CN (1) CN1701438A (ja)
WO (1) WO2004074168A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013403B2 (en) 2007-04-25 2011-09-06 Denso Corporation Sensor apparatus for detecting variations in a dynamic quantity while suppressing detection deviations that are caused by bending deformation of a sensor chip
JP2011220745A (ja) * 2010-04-06 2011-11-04 Denso Corp 力学量センサ、及びその製造方法
JP2012517009A (ja) * 2009-02-06 2012-07-26 エプコス アクチエンゲゼルシャフト センサモジュールとその製造方法
JP2013167701A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp 光学フィルターデバイス、及び光学フィルターデバイスの製造方法
JP2014178453A (ja) * 2013-03-14 2014-09-25 Nippon Telegr & Teleph Corp <Ntt> 光スイッチモジュール
JP2015507746A (ja) * 2012-01-05 2015-03-12 アトランティック・イナーシャル・システムズ・リミテッドＡｔｌａｎｔｉｃ Ｉｎｅｒｔｉａｌ Ｓｙｓｔｅｍｓ Ｌｉｍｉｔｅｄ ひずみ非結合センサ

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
DE102005053682A1 (de) * 2005-11-10 2007-05-16 Bosch Gmbh Robert Sensor, Sensorbauelement und Verfahren zur Herstellung eines Sensors
EP1837303A1 (en) * 2006-03-24 2007-09-26 Infineon Technologies SensoNor AS Integrated pedestal mount for mems structure
US20070228499A1 (en) * 2006-03-31 2007-10-04 S3C, Inc. MEMS device package with thermally compliant insert
WO2008003051A2 (en) * 2006-06-29 2008-01-03 Analog Devices, Inc. Stress mitigation in packaged microchips
US8159059B2 (en) * 2006-08-25 2012-04-17 Kyocera Corporation Microelectromechanical device and method for manufacturing the same
WO2008060389A2 (en) * 2006-10-19 2008-05-22 S3C, Incorporated Sensor device package having thermally compliant die pad
US20080257045A1 (en) * 2007-04-18 2008-10-23 Denso Corporation Sensor device for detecting physical quantity
US20080277747A1 (en) * 2007-05-08 2008-11-13 Nazir Ahmad MEMS device support structure for sensor packaging
US7694610B2 (en) * 2007-06-27 2010-04-13 Siemens Medical Solutions Usa, Inc. Photo-multiplier tube removal tool
US7830003B2 (en) * 2007-12-27 2010-11-09 Honeywell International, Inc. Mechanical isolation for MEMS devices
US8643127B2 (en) * 2008-08-21 2014-02-04 S3C, Inc. Sensor device packaging
WO2010039855A2 (en) 2008-09-30 2010-04-08 Analog Devices, Inc. Vertical mount package for mems sensors
US7775119B1 (en) * 2009-03-03 2010-08-17 S3C, Inc. Media-compatible electrically isolated pressure sensor for high temperature applications
DE102009001969A1 (de) * 2009-03-30 2010-10-07 Robert Bosch Gmbh Sensormodul
US20120025337A1 (en) * 2010-07-28 2012-02-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd Mems transducer device having stress mitigation structure and method of fabricating the same
EP2426083A3 (en) * 2010-09-03 2013-11-13 Domintech Co., LTD. Mems sensor package
CN102398885A (zh) * 2010-09-14 2012-04-04 利顺精密科技股份有限公司 微机电传感器装置
US8803262B2 (en) * 2012-01-17 2014-08-12 Rosemount Aerospace Inc. Die attach stress isolation
US9475694B2 (en) * 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US9676614B2 (en) 2013-02-01 2017-06-13 Analog Devices, Inc. MEMS device with stress relief structures
DE112015003327T5 (de) * 2014-07-18 2017-04-20 Indiana Integrated Circuits, LLC Kantenverbindungspackung integrierter Schaltkreise für Leistungs-Systeme
US10167189B2 (en) 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
CN105129720A (zh) * 2015-07-25 2015-12-09 中国科学院地质与地球物理研究所 Mems传感器的封装结构及封装方法
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
ITUB20154017A1 (it) * 2015-09-30 2017-03-30 St Microelectronics Srl Dispositivo incapsulato di materiale semiconduttore a ridotta sensibilita' nei confronti di stress termo-meccanici
CN106744644A (zh) * 2016-10-11 2017-05-31 中国科学院地质与地球物理研究所 一种mems传感器低应力封装管壳及封装系统
CN109683236B (zh) * 2017-10-18 2020-09-01 上海信及光子集成技术有限公司 封装结构
CN108358160B (zh) * 2018-04-18 2023-08-01 中国兵器工业集团第二一四研究所苏州研发中心 吊装式可释放应力的mems器件封装结构
CN109399557B (zh) * 2018-11-07 2020-05-05 中国电子科技集团公司第二十六研究所 一种高稳定性mems谐振器件的制造方法
CN109467041A (zh) * 2018-11-07 2019-03-15 中国电子科技集团公司第二十六研究所 一种高稳定性mems谐振器件
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839660A (en) * 1973-02-05 1974-10-01 Gen Motors Corp Power semiconductor device package
JPS6077434A (ja) * 1983-10-04 1985-05-02 Mitsubishi Electric Corp 半導体装置
US4710744A (en) * 1985-04-08 1987-12-01 Honeywell Inc. Pressure transducer package
JPS62241355A (ja) * 1986-04-14 1987-10-22 Hitachi Ltd 半導体装置
US4800758A (en) * 1986-06-23 1989-01-31 Rosemount Inc. Pressure transducer with stress isolation for hard mounting
US4872047A (en) * 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
US4948757A (en) * 1987-04-13 1990-08-14 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures
US4740410A (en) * 1987-05-28 1988-04-26 The Regents Of The University Of California Micromechanical elements and methods for their fabrication
US4918032A (en) * 1988-04-13 1990-04-17 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
JPH06502962A (ja) * 1989-10-05 1994-03-31 ディジタル　イクイプメント　コーポレイション ダイス固着構造
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ
US5105258A (en) * 1990-11-21 1992-04-14 Motorola, Inc. Metal system for semiconductor die attach
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JPH04258176A (ja) * 1991-02-12 1992-09-14 Mitsubishi Electric Corp 半導体圧力センサ
DE4107658A1 (de) * 1991-03-09 1992-09-17 Bosch Gmbh Robert Montageverfahren fuer mikromechanische sensoren
JPH05226501A (ja) * 1992-02-08 1993-09-03 Nissan Motor Co Ltd 半導体チップ実装用基板構造
US5315155A (en) * 1992-07-13 1994-05-24 Olin Corporation Electronic package with stress relief channel
IL106790A (en) * 1992-09-01 1996-08-04 Rosemount Inc A capacitive pressure sensation consisting of the bracket and the process of creating it
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
JPH07142518A (ja) * 1993-11-17 1995-06-02 Hitachi Ltd リードフレームならびに半導体チップおよびそれを用いた半導体装置
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JP3493844B2 (ja) * 1994-11-15 2004-02-03 住友電気工業株式会社 半導体基板材料とその製造方法及び該基板を用いた半導体装置
JP2904141B2 (ja) * 1996-08-20 1999-06-14 日本電気株式会社 半導体装置
JP3576727B2 (ja) * 1996-12-10 2004-10-13 株式会社デンソー 表面実装型パッケージ
US6288347B1 (en) * 1997-05-30 2001-09-11 Kyocera Corporation Wiring board for flip-chip-mounting
JP3081559B2 (ja) * 1997-06-04 2000-08-28 ニッコー株式会社 ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
US5939633A (en) * 1997-06-18 1999-08-17 Analog Devices, Inc. Apparatus and method for multi-axis capacitive sensing
US6122961A (en) * 1997-09-02 2000-09-26 Analog Devices, Inc. Micromachined gyros
US5994161A (en) * 1997-09-03 1999-11-30 Motorola, Inc. Temperature coefficient of offset adjusted semiconductor device and method thereof
US5945605A (en) * 1997-11-19 1999-08-31 Sensym, Inc. Sensor assembly with sensor boss mounted on substrate
US6309915B1 (en) * 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6401545B1 (en) * 2000-01-25 2002-06-11 Motorola, Inc. Micro electro-mechanical system sensor with selective encapsulation and method therefor
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP2002005951A (ja) * 2000-06-26 2002-01-09 Denso Corp 半導体力学量センサ及びその製造方法
US6548895B1 (en) * 2001-02-21 2003-04-15 Sandia Corporation Packaging of electro-microfluidic devices
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6617683B2 (en) * 2001-09-28 2003-09-09 Intel Corporation Thermal performance in flip chip/integral heat spreader packages using low modulus thermal interface material
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US6768196B2 (en) * 2002-09-04 2004-07-27 Analog Devices, Inc. Packaged microchip with isolation

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013403B2 (en) 2007-04-25 2011-09-06 Denso Corporation Sensor apparatus for detecting variations in a dynamic quantity while suppressing detection deviations that are caused by bending deformation of a sensor chip
JP2012517009A (ja) * 2009-02-06 2012-07-26 エプコス アクチエンゲゼルシャフト センサモジュールとその製造方法
US9061888B2 (en) 2009-02-06 2015-06-23 Epcos Ag Sensor module and method for producing sensor modules
JP2011220745A (ja) * 2010-04-06 2011-11-04 Denso Corp 力学量センサ、及びその製造方法
JP2015507746A (ja) * 2012-01-05 2015-03-12 アトランティック・イナーシャル・システムズ・リミテッドＡｔｌａｎｔｉｃ Ｉｎｅｒｔｉａｌ Ｓｙｓｔｅｍｓ Ｌｉｍｉｔｅｄ ひずみ非結合センサ
US9541395B2 (en) 2012-01-05 2017-01-10 Atlantic Inertial Systems Limited Strain decoupled sensor
US10422642B2 (en) 2012-01-05 2019-09-24 Atlantic Inertial Systems Limited Strain decoupled sensor
JP2013167701A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp 光学フィルターデバイス、及び光学フィルターデバイスの製造方法
JP2014178453A (ja) * 2013-03-14 2014-09-25 Nippon Telegr & Teleph Corp <Ntt> 光スイッチモジュール

Also Published As

Publication number Publication date
EP1597761A2 (en) 2005-11-23
WO2004074168A3 (en) 2005-04-14
WO2004074168A2 (en) 2004-09-02
CN1701438A (zh) 2005-11-23
US20040041254A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
JP2006518673A (ja) パッケージ化マイクロチップ
US6768196B2 (en) Packaged microchip with isolation
EP1794081B1 (en) Packaged microchip with premolded-type package
US6946742B2 (en) Packaged microchip with isolator having selected modulus of elasticity
US10131538B2 (en) Mechanically isolated MEMS device
CN103221331B (zh) 用于微机电系统的密封封装
JP5678741B2 (ja) 加速度検出器、加速度検出デバイス及び電子機器
JP4337099B2 (ja) 加速度センサ
JP2016149539A (ja) パターン化されたインターポーザを備えるパッケージ化マイクロチップ
JP2010164412A (ja) 加速度センサ装置および加速度センサ装置の製造方法
US20070228499A1 (en) MEMS device package with thermally compliant insert
US20050056870A1 (en) Stress sensitive microchip with premolded-type package
JP5712755B2 (ja) 加速度検出器、加速度検出デバイス及び電子機器
JP5838694B2 (ja) 物理量検出器、物理量検出デバイス及び電子機器
Wang Considerations for mems packaging
US20220219971A1 (en) Multiply encapsulated micro electrical mechanical systems device
Wilde 30 Years of Sensors' Assembly and Packaging 1988 to 2018.
Schubring et al. Ceramic package solutions for MEMS sensors
JP6462128B2 (ja) 半導体装置
Yun et al. Stress isolation structures in MEMS gyroscope packages
WO2011074056A1 (ja) 半導体慣性センサ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302