JP2006513546A

JP2006513546A - 負荷、特に高輝度放電ランプを駆動する回路及び方法並びに前記回路用の制御ユニット

Info

Publication number: JP2006513546A
Application number: JP2004567059A
Authority: JP
Inventors: ハーイェーファンカステレンドルフ
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2003-01-23
Filing date: 2003-12-16
Publication date: 2006-04-20
Also published as: EP1590992A1; US7456582B2; CN1742520A; ATE413796T1; WO2004066688A1; AU2003285683A1; US20060071611A1; DE60324603D1; EP1590992B1; CN1742520B

Abstract

供給電圧源に接続する２つの入力端子と；負荷に接続する第１と第２の出力端子と；一方の出力端子とこれに対応する接続ノードとの間に結合された少なくとも１つのインダクタと；前記入力端子の一方と前記接続ノードとの間に結合されたスイッチ及び前記接続ノードと他方の入力端子との間に接続されたダイオードを含む少なくとも１つの回路装置と；前記１個又はそれ以上のスイッチを制御するための制御ユニットと；を具えている、負荷駆動用回路であって、前記各回路装置及び対応するダイオードは当該回路装置の開放された前記スイッチにおける電圧を該スイッチが閉じる前にほぼゼロに戻すように設計され、前記制御ユニットは、前記開放されたスイッチにおけるほぼゼロ電圧を検出する際に、当該スイッチを閉じるための信号を供給すべく設計される。スイッチをほぼゼロ電圧でターン−オンさせることは、スイッチング損失を大いに低減させることになり、また、これは回路を複雑にすることなく達成される。

Description

本発明は、
−供給電圧源に接続する２つの入力端子と；
−負荷に接続する第１と第２の出力端子と；
−一方の出力端子とこれに対応する接続ノードとの間に結合させた少なくとも１つのインダクタと；
−前記入力端子の一方と前記接続ノードとの間に結合させたスイッチ及び前記接続ノードと他方の入力端子との間に接続したダイオードを含む少なくとも１つの回路装置と；
−前記１個又はそれ以上のスイッチを制御するための制御ユニットと；
を具えている、負荷駆動用回路に関する。

このような回路は、例えばUS 6384544から既知である。この文献には、ランプの定常状態での稼動電流を僅か２つのパワースイッチを用いることにより制御し得る、高輝度放電ランプ用の安定器が開示されている。この回路にはランプに流れる電流を測定し、その電流が高すぎる場合にアクティブスイッチを開くことにより電流を無効にする限流手段を設けている。ランプに流れる電流が低下すると、アクティブスイッチは再びターン−オンする。このフィードバック機構は、電流の低下時にアクティブスイッチの電圧に無関係に当該スイッチをターン−オンさせ、これはスイッチング損失を生ぜしめている。

本発明の全体的な目的は負荷、特に高輝度放電ランプを限定数のコンポーネントで、しかも低いスイッチング損失で駆動するための回路を提供することにある。

この目的は、前記各回路装置及び対応するダイオードを、当該回路装置の開放された前記スイッチにおける電圧を該スイッチが閉じる前にほぼゼロに戻すように設計し、前記制御ユニットを、前記開放されたスイッチにおけるほぼゼロ電圧を検出する際に、当該スイッチを閉じるための信号を供給すべく設計することにより達成される。

スイッチをほぼゼロ電圧でターン−オンすることは、スイッチング損失が大いに低減されることを意味し、これは回路を複雑にすることなく達成される。制御ユニットは、高強度放電ランプのような負荷を駆動するのに最も有効なモードである、斯様なクリティカルな不連続電流モードを得るのに用いることができる。

高輝度高輝度放電ランプ（ＨＩＤ）、例えばメタルハライドランプを定常状態の動作中に作動させる際には、ランプ電圧に無関係に、且つスイッチング損失等のような、余計な損失なく、ランプに良好に規定された電力を供給するのが有益である。

ＨＩＤランプは高周波で音響共振し易いので、ＨＩＤランプは比較的低周波(代表的には１００Ｈｚ)の方形波電流で駆動するのが好適である。

ほぼ方形波電流で負荷を駆動する本発明による回路の好適例は、当該回路が：
−第１入力端子と前記接続ノードの１つとの間に結合された第１スイッチ及び前記１つの接続ノードと第２入力端子との間に接続されたダイオードを具えている第１の回路装置と；
−前記第２入力端子と前記接続ノードの他方との間に結合された第２スイッチ及び前記他方の接続ノードと前記第１入力端子との間に接続されたダイオードを具えている第２の回路装置と；
を具え、前記制御ユニットが、それぞれの転流インターバルにて制御信号を発生すべく設計され、前記第１スイッチは、第１方向の負荷電流を生じさせる第１転流インターバル中に作動させ、前記第２スイッチは、第１方向とは反対方向の負荷電流を生じさせる第２転流インターバル中に作動させるようにする。

第１転流インターバル中には、第１スイッチを作動させる。第１スイッチが導通しているときには、第１入力端子からこの第１スイッチを経てインダクタに増加する電流が流れるようになる。この電流は所定の条件が満たされるまで（例えば、ピーク電流に達するまで）増加し続けて、この時点にてスイッチは開放される。この第１スイッチの開放瞬時には、接続ノードに見られるこの第１スイッチの内部キャパシタンスを成すキャパシタがインダクタの電流を引き継ぎ、ダイオードをスイッチオンさせるまで、このキャパシタ電圧を迅速に低下させる。そして、ダイオードはインダクタの電流を引き継ぐ。このインダクタ電流はさらに低下し、ゼロを交差する。ダイオードが導通しなくなると、キャパシタは電流を逆方向に引き継ぎ、このキャパシタの電圧を急速に高める。キャパシタの電圧が第１入力端子の電圧に達すると、スイッチは再びターン−オンすることができる。ＭＯＳＦＥＴスイッチしか具えていない回路装置の場合には、スイッチＭ１が再度ターン−オンする直前にこのスイッチＭ１の体内ダイオードが極めて短期間導通するようになる。このようにして、スイッチの電圧降下がほぼゼロとなる際にスイッチのスイッチングオン動作が行われるため、このスイッチング損失が最小になる。

このような第１スイッチのゼロ電圧スイッチングは、転流時点が生じるまで繰り返される。このような転流時点には、第１転流インターバルが終了し、第２転流インターバルが開始する。第２転流インターバル中には、第１スイッチがその非導通状態に保たれている間に、第２スイッチは繰り返しスイッチオン及びスイッチオフされる。この第２転流インターバル中には、第１転流インターバル中と同じような動作段階となるも、ランプ回路に流れる電流の向きが反対となることは明らかである。

使用するスイッチはＭＯＳＦＥＴデバイスとするのが好適である。ＩＧＢＴも同様に使用できるが、これにはスイッチオフ時に電流損失が高くなりすぎると云う欠点がある。ＭＯＳＦＥＴは極めて迅速にスイッチオフするために好適である。

本発明の回路の第１実施例によれば、出力端子と第１接続ノードとの間に第１インダクタを結合させ、前記出力端子と第２接続ノードとの間に第２インダクタを結合させ、第１スイッチを前記第１接続ノードと第１入力端子との間に結合させ、且つ第２スイッチを前記第２接続ノードと第２入力端子との間に結合させる。

２つの独立したダウンステージを有するこの例は、コンポーネントの数が抑えられ、しかも回路がショットキーダイオードを必要としないために特に有利である。回路を制御ユニットによって遷移モードにて作動させることができるため、損失が最小になる。

本発明の回路の第２実施例によれば、各回路装置がスイッチと、逆並列に結合させた２個のダイオードとの直列接続を具え、これらの第１及び第２回路装置を各入力端子とインダクタの片側に接続される共通の接続ノードとの間に結合させるようにする。

これは、既に述べた例と同じ条件の下で作動し得る１つのダウンステージの変形例である。

本発明の他の観点によれば、制御ユニットが、前記転流インターバルを制御するための転流制御信号と、前記転流制御信号の周波数よりも高くて、アクティブスイッチの動作を制御するためのスイッチング信号とを発生すべく設計され、前記転流制御信号及びスイッチング信号が前記制御ユニットによって同期が取られるようにする。

この同期によって、転流瞬時が良好に規定され、回路における予期せぬ電流又は電圧特性が回避される。

本発明の第１変形例によれば、１個又はそれ以上のインダクタに流れる電流がほぼゼロになるときに、前記転流制御信号によって前記第１インターバルから前記第２インターバルへの転流を確保する。

第１スイッチを作動させる際の第１インターバル中、及び第２スイッチを作動させる際の第２インターバル中のスイッチング損失とは別に、第１インターバルから第２インターバルへのスイッチング時の転流損失も考慮し得るけれども、これらは通常さほど重要ではない。しかし、転流スイッチング損失は、高周波スイッチング作用を低周波スイッチング作用と同期させることによって最小にすることもでき、それぞれのスイッチの役割をゼロ電流の期間中に入れ替えることができる。

第２変形例によれば、少なくとも１つのインダクタに流れる電流がほぼ最大となるときに、前記転流制御信号が前記第１インターバルから前記第２インターバルへの転流を確保するようにする。

図９につき後にさらに説明する本発明の第２実施例では、最大電流での転流は、アクティブになりつつあるスイッチのほぼゼロ電圧と一致するようにし、これも有利である。

本発明は、
−インダクタを介して負荷に電流を供給するスイッチをターン−オンするステップと；
−前記インダクタを経て流れる電流が所定値に達する際に、前記スイッチをターン−オフするステップと；
を具えている負荷駆動方法にも関するものである。

本発明による方法によれば、スイッチのターン−オフ後に、スイッチにおける電圧がほぼゼロとなり、該スイッチが再びターン−オンするまで、インダクタに電流が流れ続くように、該電流を方向付ける。

このようにしてスイッチング損失を大いに低減させる。

本発明は上述したような負荷駆動用回路又は負荷駆動方法についてのいずれもの例に使用する制御ユニットにも関するもので、本発明は、該制御ユニットが：
−前記一方の入力端子と前記接続ノードの１つとの間に直列に結合された２つのキャパシタであって、これら２つのキャパシタ間のディバイダノードを、抵抗を介して論理回路に結合させるようにした、２つのキャパシタ；
を具え、
−前記論理回路は、前記ディバイダノードにおける電圧が予定した電圧範囲内の値になる際に、前記接続ノードに接続された対応するスイッチをターン−オンさせる信号を出力すべく設計されるようにする。

このような制御ユニットは本発明による回路又は方法に使用して、スイッチの閉成が当該スイッチのほぼゼロ電圧で行なわれるようにすることができる。

第１変形例によれば、論理回路がさらに、アクティブスイッチをターン−オンする際に稼動し始めてプリセット期間が経過するまで作動するタイマーも具え、前記プリセット期間が経過した際に前記スイッチをターン−オフさせる信号を前記論理回路が供給するようにする。

他の変形例によれば、論理回路がさらに、負荷におけるピーク電流を検出する手段を具え、前記論理回路が、該ピーク電流を検出する際に前記スイッチをターン−オフする信号を供給するようにする。

本発明のこれら及び他の要点は、添付図面に基づく以下の非制限的な例についての説明から明らかになるであろう。

図１はＨＩＤランプ４の点弧及び点灯の双方にとって好適な安定器回路を示す。概して整流器及びアップ−コンバータを具えている第１回路ブロック１は、ＡＣ入力電圧を例によって５００Ｖ程度の高いＤＣ出力電圧に変換する。この高いＤＣ電圧はブロック１の２つの出力端子９と１０との間に供給され、この電圧は、イグナイタ回路２用の供給電圧として、及びダウン−コンバータとコミュテータの機能を１つの集積化段にした順方向転流段３用の供給電圧としてそれぞれ用いられる。

イグナイタ回路２は、二次巻線６に高い電圧ピークを発生させるために、一次巻線７に電流ピークを生じさせる。

順方向転流段３は、ランプの準備段階の期間中及び定常状態にてランプを点灯させるために方形波電流を供給する。

以下の説明は半ブリッジ構成を用いる順方向転流段に関するものであるが、これは全ブリッジ構成を用いる順方向転流段３にも当てはまることは当業者が理解し得ることである。

図２は本発明の第１実施例による順方向転流ドライバ３を示し、これは本発明の方法を実施するのに用いることができる。このドライバは第１回路ブロック１の出力端子９，１０に接続する２つの入力端子１１，１２を有している。

第１ＭＯＳＦＥＴスイッチＭ１は、第１入力端子１１及び接続ノード１５にそれぞれ接続されるドレイン及びソース端子を有している。第１の高速再生ダイオードＤ１が、接続ノード１５と入力端子１２との間に、このダイオードが第１ＭＯＳＦＥＴスイッチＭ１と直列接続を成すように接続されている。第２ＭＯＳＦＥＴスイッチＭ２は、第１入力端子１２及び接続ノード１６にそれぞれ接続されるソース及びドレイン端子を有している。第２の高速再生ダイオードＤ２が、接続ノード１６と第１入力端子１１との間に、このダイオードＤ２が第２ＭＯＳＦＥＴスイッチＭ２と直列接続を成すように接続されている。

それぞれの接続ノード１５，１６は、別々のインダクタ２８及び２９に接続され、これらのインダクタは共に第１の出力端子２６に接続されている。この出力端子２６にランプ４の一端が接続される。ランプ４にはフィルタキャパシタ１８が並列に配置されている。変成器６，７及び前記キャパシタ１８はランプ４に流れる電流を平滑化する作用をする。

ドライバ３は、２つのＭＯＳＦＥＴスイッチＭ１及びＭ２の各ゲートに接続される少なくとも２つの出力端子を有する制御ユニット２０も具えている。この制御ユニット２０は、ＭＯＳＦＥＴスイッチＭ１及びＭ２のゲートに制御信号Ｓ１，Ｓ２を供給することによってこれらのデバイスを開いたり、閉じたりすべく設計される。制御ユニット２０は接続ノード１５，１６と入力端子１２との間の電圧を検出する検出回路と、論理回路２０’と、レベル-シフタ回路５９とを具えている。検出回路が、能動的に開放したスイッチ（Ｍ１又はＭ２）のほぼゼロ電圧を検出すると、これに対応するスイッチを閉じるための信号が論理回路２０’及びレベル-シフタ回路５９を経て発生される。レベル-シフタ回路５９の主たるタスクは論理回路２０’の“１”出力を、Ｍ１又はＭ２をスイッチオンさせる適切な電圧値に高めることにある。

検出回路は、一方の入力端子１２と第１接続ノード１５との間に結合される第１の容量性ディバイダ回路（４２，４３）を具えており、このディバイダ回路の２つのキャパシタ４２，４３間におけるディバイダノードは抵抗７８を介して論理回路２０’の入力端子８３に結合されている。この第１のディバイダ回路は、第１スイッチにおける電圧がほぼゼロになるときを求めるのに用いられる。検出回路はさらに、第２スイッチにおける電圧がほぼゼロになるときを求める第２のディバイダ回路４０，４１も具えている。

論理回路２０’は、それぞれのディバイダ回路のディバイダノードにおける電圧が予定した電圧範囲内に入る際に対応するスイッチをターン−オンする信号を供給すべく設計される。

ＨＩＤランプ、代表的にはメタルハライドランプ駆動用に設計されるドライバ回路の様々なコンポーネントに対する好適な値は次の通りである。即ち、Ｍ１及びＭ２は７Ｂ６０Ｃタイプのものとし、インダクタ２８，２９は３００Ｈ、ダイオードＤ１及びＤ２はＭＵＲ１６０タイプのものとし、キャパシタ４０，４２は３３ｐＦ、キャパシタ４１，４３は３３０ｐＦとする。

回路の様々なコンポーネントに対する上記値は単なる例証であって、特定な基準及び回路設計者の選択嗜好に基づいて他の値及び設計とするのも察知されることである。

このような順方向転流ドライバ回路の代表的な特性を図３に示した電圧及び電流波形を参照して説明する。

対応するスイッチを閉じる（オンさせる）信号Ｓ１，Ｓ２を図３では論理値“１”として示すのに対し、対応するスイッチを開く（オフさせる）信号Ｓ１，Ｓ２を論理値“０”として示す。それぞれのインダクタ２８及び２９を経て流れる電流の和をランプ回路電流Ｉ_ＬＣと称し、また、ランプに流れる電流をＩ_Ｌと称する。

第１転流インターバル３０の期間中の動作は次の５つの主動作段階に分けることができ、これらを図２に矢印Ａ１〜Ａ５にて示してある。信号Ｓ１が、ＭＯＳＦＥＴスイッチＭ１を導通させるような信号、即ち、Ｓ１＝“１”のときには、増加する電流が、入力端子１１からＭＯＳＦＥＴスイッチＭ１及びインダクタ２８を経て矢印Ａ１で示すように流れる。この電流は、ピーク電流Ｉｐに達して、信号Ｓ１を“０”に設定することにより、Ｍ１をスイッチオフするまで増加し続ける。Ｍ１がスイッチオフされた瞬時には、接続ノード１５に見られる内部容量をモデル化した並列キャパシタ１９が、矢印Ａ２で示すようにインダクタの電流を引き継いで、ダイオードＤ１をスイッチオンするまでこのキャパシタの電圧を迅速に低下させる。そして、ダイオードＤ１は矢印Ａ３で示すようにインダクタ電流を引き継ぐ。インダクタ電流Ｉ_ＬＣはさらに低下し、ゼロ点を横切る。ダイオードＤ１は導通を停止し、並列キャパシタ１９が電流を逆方向に引き継いで、キャパシタ電圧を迅速に上昇させる。並列キャパシタ１９における電圧が第１入力端子１１の電圧に達すると、ＭＯＳＦＥＴスイッチＭ１の体内ダイオード２３が矢印Ａ５で示すように極めて短期間導通し、Ｍ１は信号Ｓ１＝“１”の供給により再びスイッチオンされるようになる。このように、スイッチのターン−オンは、ＭＯＳＦＥＴスイッチＭ１における電圧降下がほぼゼロになるか、又は換言するに、ゼロ電圧スイッチングが本発明による方法によって実行された際に行われる。そして、動作段階１が再び開始する。

第１ＭＯＳＦＥＴスイッチＭ１のこのようなゼロ電圧スイッチングは転流瞬時まで繰り返される。このような瞬時に、第１転流インターバル３０が終了し、第２転流インターバル３１が開始する。この第２転流インターバル３１の期間中には、第２ＭＯＳＦＥＴスイッチＭ２が繰り返しスイッチオン及びスイッチオフされ、第１ＭＯＳＦＥＴスイッチＭ１は非導通状態に保持される。この場合にも同様に５つの動作段階を区別することができ、また、電流がランプ回路を反対方向に流れることは明らかである。

図４は本発明による制御ユニット２０の論理回路２０’を示す。論理回路２０’の入力ピン８２及び８３には容量性ディバイダ４０，４１及び４２，４３が接続される。これらの電圧レベルは２つのシュミットトリガ４８，４９を介して論理電圧レベルに移行される。接続ノード１６における電圧に相当する一方のトリガ出力６７はインバータ５０で反転されるため、ゼロ電圧が検出される際には、インバータ５０の出力は高レベルになる。回路が第２転流インターバルにて作動し、従ってスイッチＭ１がずっと開いている（従って、出力６８が低レベルにある）ものとすると、ＸＯＲ５１の出力６９は、ゼロ電圧が検出される際に低レベルから高レベルに切り替わる。これがマスターフリップフロップ５２の入力に立上がり縁を生じさせるため、マスターフリップフロップ５２の出力Ｑが高レベルとなり、従ってドライバ５８の出力ピン６１も高レベルになる。この出力ピンはレベル-シフタ回路５９に接続されて、論理回路２０’の出力ピン６０によって決定された動作をしているスイッチをスイッチオンさせる。

明瞭化のために、フリップフロップ５２，５５及び５６の真理値表を下記に示す。

低周波信号、代表的には１００Ｈｚの方形波信号が入力ピン６３に与えられる。この信号は２つのフリップフロップ５５と５６によってフリップフロップ５２の出力の高周波信号と同期が取られる。

この同期信号はランプのドライバ回路の転流時間を決定するのに用いられる。

フリップフロップ５５はマスターフリップフロップ５２の出力“否定Ｑ”に結合されて、フリップフロップ５５をマスターリセットにトリガする。フリップフロップ５５のＱ出力は出力ピン６２に出力信号を与えるラッチ回路５７に接続されている。

出力ピン６２は第１ダイオード９２を介して入力ピン８２に接続され、また、第２ダイオード９３を介して入力ピン８３に接続されている。これらのダイオード９２,９３は、スイッチＭ１がアクティブ状態にあるとき（第１転流インターバル中）は、入力ピン８２を高レベルに維持し、且つスイッチＭ２がアクティブ状態にあるときとき（第２転流インターバル中）は、入力ピン８３を低レベルに維持し得るようにする。

スイッチのターン−オン時間は種々の条件によって決定することができる。論理回路は、ゼロ電圧検出（スイッチがターン−オンした）後に運転し始めるタイマー５４を具えており、このタイマー５４の出力はプリセット時間Ｔが経過したときに高レベルになる。これは（ＮＯＲ素子５３を介して）フリップフロップ５２のＣＤピンの信号レベルを低い値にし、これによりフリップフロップ５２の出力Ｑを低状態にして、スイッチをターン−オフさせる。他の入力はスイッチをターン−オフさせるためにＮＯＲ素子５３に結合させることができる。例えば、ピーク電流又は過電圧が検出される際に上昇する信号をＮＯＲ素子５３に結合させることができる。

図５は論理回路２０’の様々な点における信号の波形並びに制御ユニット２０につき上述した特性を示している。なお、転流瞬時はアクティブスイッチに対するノード６１における制御信号（Ｖ６１）と同期し、転流は電流（Ｉ_ＬＣ）がほぼゼロになる際に生じる。

図６は、図２及び図４の回路を使用する場合におけるランプに流れる電流Ｉ_Ｌ及びランプの電圧Ｖ_Ｌを示す。ランプの電力は７３ワットであった。ｙ-軸のスケールはそれぞれＶ_Ｌに対する５０Ｖ/主分割（major division）及びＩ_Ｌに対する１Ａ/主分割であり、ｘ-軸に沿う時間は５００：ｓ/主分割にて示してある。

図７は転流中の図６の電圧及び電流波形を詳細に示した図である。ｙ-軸のスケールはそれぞれＶ_Ｌに対する５０Ｖ/主分割及びＩ_Ｌに対する１Ａ/主分割であり、ｘ-軸に沿う時間は１０：ｓ/主分割にて示してある。転流時間は、主として回路に用いられるキャパシタ及びインダクタの値によって決定される。

図８は図２及び図４の回路を用いる場合で、且つランプパワーが７３ワットの場合に、それぞれのインダクタ２８及び２９に流れる電流の和であるランプ電流Ｉ_ＬＣを示す波形図である。ｙ-軸のスケールはＩ_ＬＣに対する１Ａ/主分割であり、時間はｘ-軸に沿って１０：ｓ/主分割にて示してある。転流直後の電流ピークは典型的に、アクティブスイッチをスイッチオフするために、ＮＯＲ素子５３に高入力を与え、従ってマスターフリップフロップ５２をクリヤーしてピーク電流検出手段（図２及び図４には図示せず）によって検出される。

図９は本発明による回路の第２実施例を示す。この回路では、入力端子１１と接続ノード１５との間に結合された第１回路装置８０が、逆並列に結合させた２個のダイオード７０，７１と、スイッチＭ１との直列接続回路を具えている。第２の同様な回路装置８１が、入力端子１２と、単一インダクタ２８の片側に接続された共通の接続ノード１５との間に結合されている。この回路の動作原理は上述したものに似ており、ここではその説明を省略する。

図４につき述べた論理回路２０’は図９の回路を制御するのに用いることもできる。しかし、接続が異なり、出力ピン６０は使用しないが、この場合には出力ピン６２によって同期した転流信号を供給する。さらに、僅か１つの容量性ディバイダを使用するだけであり、出力ピン６２はダイオードを介して入力ピン８２，８３に接続されるのではなくて、レベルシフター５９及び論理回路２０’の入力ピン８２に接続される。このようにして、図１０から明らかなように、転流中に異なる同期を得ることができる。ここに、ＭＯＳＦＥＴスイッチＭ１，Ｍ２の役割は、インダクタ２８に流れる電流が最大になるときにその状態を変えることにある。しかし、アクティブになりつつあるスイッチの電圧はその時点にほぼゼロになることに留意する。

本発明は上述した実施例のみに限定されるものでなく、請求の範囲及びその精神を逸脱することなく幾多の変更を加え得ること勿論である。

従来の安定器の概略回路ブロック図である。本発明による順方向転流ドライバ回路の第１実施例の概略回路図である。図２の回路における種々の点の電流及び/又は電圧波形を概略的に示した図である。本発明による図２の回路に使用する制御ユニットの好適例を示す図である。図４の制御回路の動作中における種々の点の信号を示した図である。図２及び図４の回路を使用する場合にランプに流れる電流Ｉ_Ｌとランプの電圧Ｖ_Ｌとを示した波形図である。図６の電圧及び電流の転流中の詳細波形図である。図２及び図４の回路を使用する場合に、それぞれのインダクタＬ１及びＬ２に流れる電流の和であるランプ回路電流Ｉ_ＬＣを示す波形図である。本発明による順方向転流ドライバ回路の第２実施例の回路図である。図４の制御回路を上述したように接続し、且つこの制御回路を用いて図９に示した第２実施例の回路を制御する場合に、図４の回路の種々の点における信号の波形図である。

Claims

−供給電圧源に接続する２つの入力端子と；
−負荷に接続する第１と第２の出力端子と；
−一方の出力端子とこれに対応する接続ノードとの間に結合させた少なくとも１つのインダクタと；
−前記入力端子の一方と前記接続ノードとの間に結合させたスイッチ及び前記接続ノードと他方の入力端子との間に接続したダイオードを含む少なくとも１つの回路装置と；
−前記１個又はそれ以上のスイッチを制御するための制御ユニットと；
を具えている、負荷駆動用回路において、
前記各回路装置及び対応するダイオードが、当該回路装置の開放された前記スイッチにおける電圧を該スイッチが閉じる前にほぼゼロに戻すように設計され、前記制御ユニットが、前記開放されたスイッチにおけるほぼゼロ電圧を検出する際に、当該スイッチを閉じるための信号を供給すべく設計されるようにしたことを特徴とする負荷駆動用回路。
ほぼ方形波電流で負荷を駆動する請求項１記載の負荷駆動回路において、当該回路が：
−第１入力端子と前記接続ノードの１つとの間に結合された第１スイッチ及び前記１つの接続ノードと第２入力端子との間に接続されたダイオードを具えている第１の回路装置と；
−前記第２入力端子と前記接続ノードの他方との間に結合された第２スイッチ及び前記他方の接続ノードと前記第１入力端子との間に接続されたダイオードを具えている第２の回路装置と；
を具え、前記制御ユニットが、それぞれの転流インターバルにて制御信号を発生すべく設計され、前記第１スイッチは、第１方向の負荷電流を生じさせる第１転流インターバル中に作動させ、前記第２スイッチは、第１方向とは反対方向の負荷電流を生じさせる第２転流インターバル中に作動させるようにしたことを特徴とする負荷駆動用回路。
前記それぞれのスイッチをＭＯＳＦＥＴスイッチとしたことを特徴とする請求項１又は２記載の負荷駆動用回路。
前記出力端子と第１接続ノードとの間に第１インダクタを結合させ、前記出力端子と第２接続ノードとの間に第２インダクタを結合させ、前記第１スイッチを前記第１接続ノードと前記第１入力端子との間に結合させ、且つ前記第２スイッチを前記第２接続ノードと第２入力端子との間に結合させたことを特徴とする請求項２記載の負荷駆動用回路。
前記各回路装置が、スイッチと、逆並列に結合させた２個のダイオードとの直列接続を具え、これらの第１及び第２回路装置が前記各入力端子とインダクタの片側に接続された共通の接続ノードとの間に結合されるようにしたことを特徴とする請求項２記載の負荷駆動用回路。
前記制御ユニットが、前記転流インターバルを制御するための転流制御信号と、前記転流制御信号の周波数よりも高くて、アクティブスイッチの動作を制御するためのスイッチング信号とを発生すべく設計され、前記転流制御信号及びスイッチング信号が前記制御ユニットによって同期が取られるようにしたことを特徴とする請求項２〜４のいずれか一項に記載の負荷駆動用回路。
前記１個又はそれ以上のインダクタに流れる電流がほぼゼロになるときに、前記転流制御信号が前記第１インターバルから前記第２インターバルへの転流を確保するようにしたことを特徴とする請求項６記載の負荷駆動用回路。
少なくとも１つのインダクタに流れる電流がほぼ最大となるときに、前記転流制御信号が前記第１インターバルから前記第２インターバルへの転流を確保するようにしたことを特徴とする請求項６記載の負荷駆動用回路。
−インダクタを介して負荷に電流を供給するスイッチをターン−オンするステップと；
−前記インダクタを経て流れる電流が所定値に達する際に、前記スイッチをターン−オフするステップと；
を具えている負荷駆動方法において、
前記スイッチのターン−オフ後に、前記スイッチにおける電圧がほぼゼロとなり、該スイッチが再びターン−オンするまで、前記インダクタに電流が流れ続くように、該電流を方向付けることを特徴とする負荷駆動方法。
請求項１〜８のいずれか一項に記載の回路又は請求項９に記載の方法に使用する制御ユニットにおいて、該制御ユニットが：
−前記一方の入力端子と前記接続ノードの１つとの間に直列に結合された２つのキャパシタであって、これら２つのキャパシタ間のディバイダノードを、抵抗を介して論理回路に結合させるようにした、２つのキャパシタ；
を具え、
−前記論理回路は、前記ディバイダノードにおける電圧が予定した電圧範囲内の値になる際に、前記接続ノードに接続された対応するスイッチをターン−オンさせる信号を出力すべく設計されるようにしたことを特徴とする制御ユニット。
前記論理回路がさらに、前記アクティブスイッチをターン−オンする際に稼動し始めてプリセット期間が経過するまで作動するタイマーも具え、前記プリセット期間が経過した際に前記スイッチをターン−オフさせる信号を前記論理回路が供給するようにしたことを特徴とする請求項１０記載の制御ユニット。
前記論理回路がさらに、前記負荷におけるピーク電流を検出する手段を具え、前記論理回路が、該ピーク電流を検出する際に前記スイッチをターン−オフする信号を供給するようにしたことを特徴とする請求項１０又は１１に記載の制御ユニット。