JP2006511969A - 液体の小滴でのマイクロメートル寸法の電子物体の操作 - Google Patents

液体の小滴でのマイクロメートル寸法の電子物体の操作 Download PDF

Info

Publication number
JP2006511969A
JP2006511969A JP2005502464A JP2005502464A JP2006511969A JP 2006511969 A JP2006511969 A JP 2006511969A JP 2005502464 A JP2005502464 A JP 2005502464A JP 2005502464 A JP2005502464 A JP 2005502464A JP 2006511969 A JP2006511969 A JP 2006511969A
Authority
JP
Japan
Prior art keywords
substrate
small
small object
manipulating
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005502464A
Other languages
English (en)
Inventor
セー ダイネフェルト，パウリュス
プリンス，メノ　ウェー　イェー
エム イェー デクレ，ミシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006511969A publication Critical patent/JP2006511969A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

小さい物体を受ける基板と、基板上で小さい物体を担持する液体の小滴と、小さい物体の配置位置の近傍の基板の前処理された面とを有する、小さい物体の操作システムである。１００から１マイクロメートルの範囲のシリコン・ダイといった小さい物体は、蒸発する小滴によって微細に配置される。ダイは、広い面積のディスプレイ中のアクティブ電子素子及び他の用途として動作する。

Description

小さい物体の操作は、半導体装置の製造に特に関連がある。小さい電子部品は、基板上に正確に位置決めされねばならない。しばしば、結晶Ｓｉウェーハが基板として用いられる。半導体装置の費用は、基板の寸法に大きく依存し、従って基板上により多くの半導体装置が形成されればされるほど、半導体装置毎の製造費用は低くなる。基板の面の寸法が与えられているとき、基板に収容されうる半導体装置の数は、より小さい寸法の部品が使用されるにつれて増加する。これらの部品は、例えば、これらがピックアップされ、基板上の所定の位置に正確に位置決めされねばならないため、操作される必要がある。小さい電子物体の配置は、電子産業では重要な工程である。現時点では、これらの物体の位置決めは、いわゆるピック・アンド・プレースという機械的な配置によって行われる。物体の寸法は典型的には２００μｍであり、１０μｍのオーダの配置精度であり、この機械的配置技術は、１００μｍを下回る寸法のダイには適していない。
本発明は、液体の小滴を用いた特に電子物体といった小さい物体を操作するシステムに関連する。
小さい物体を操作するためのシステムは、特許文献１から公知である。公知のシステムは、特に、カプセル封入されたパケットの操作に関連する。これは、パケットが、常に他の材料層に浸浸されねばならないことを意味する。パケットは、ソリッド・パケットであってもよく、ソリッド・パケットは、細胞の粒子又は任意の材料でありうる。公知のシステムは、カプセル封入されたパケット用の相互作用場所を与えるよう構成された反応面を有する。更に、カプセル封入されたパケットを反応面上に導入するよう反応面に結合された入口ポートが設けられる。プログラマブルな操作力は、任意に選択された経路により反応面に対してパケットを動かすよう発生される。操作力は、電場又は光源によって発生される。操作力は、誘電電気泳動力（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｆｏｒｃｅ）、電気泳動力（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｆｏｒｃｅ）、光学力、又は機械力を含みうる。
米国特許第６，２９４，０６３号明細書
公知のシステムの不利点は、操作されうるパケットを得るためには物体がまず浸漬されねばならないが、前面、左、右、上、下が区別されうる成形されたソリッド物体があることである。更に、物体を浸漬しないことがしばしば有利である。公知のシステムの更なる利点は、カプセル封入されたパケットは反応面の上を動かされうるのみであるため、反応面上により多くのカプセル封入されたパケットが配置されるにつれて、操作及び正確な位置決めがより煩わしくなることである。物体の向き及び回転の制御は、小さい物体の電気泳動力の範囲内である。
本発明は、高い配置精度、速度、及び信頼性と、低いコストでの、大きい基板上の約１μｍ乃至１００マイクロメートルの範囲のシリコン・ダイ等の小さい物体の配置及び相互接続用のシステムを提供することを目的とする。
かかる目的は、小さい物体を受ける基板と、基板上で小さい物体を担持する、蒸発する液体の小滴と、
小さい物体の配置位置の近傍の基板の前処理された表面構造とを有し、
小さい物体は、小滴の蒸発により、明確に画成された配置位置へ移動される、
小さい物体を操作するシステムによって達成される。
液体の小滴を用いて小さい物体を操作する本発明による方法は、表面濡れの物理的現象に基づき動作する。液体の濡れ性は、水平面上で熱的に均衡しているときに液体の小滴との間の接触角として定義される。面と液体の種類に依存して、小滴は様々な形をとりうる。濡れ角度は、小滴と水平面の境界の角度によって与えられる。液体は、９０°乃至１８０°の角度で濡れているように見え、０°と９０°の間で濡れていないように見える。１８０°の濡れ角度は、完全な濡れに対応し、小滴は面上に広がり、膜を形成する。
本発明は特に、液体の小滴の方向を基板上の小さい物体でどのように制御するかに焦点を与える。このために、高い濡れ性の場所が導入され、高い濡れ性の場所の形状は、液体が蒸発によって除去されるときに小さい物体の向きの制御を向上させる。
本発明の上述の及び他の面について、添付の特許請求の範囲と、添付の図面を参照して本発明の典型的な実施例について説明する。
液体の小滴によりシリコン・ダイのような小さい電子物体を操作するときの１つの可能性は、物体の配置位置の近くで基板上の濡れ性に対照性（コントラスト）を与えることである。この対照性により、物体の自己整合がなされる。
図１ａは、基板の表面の可能な構造を示し、図１ａでは物体の位置は正方形である。物体の最終的な位置の周りの基板の領域２では、表面は濡れ性が低くなるよう変更されている。この部分は、灰色で示されている。白い正方形で示される物体の最終的な配置位置の近傍１では、基板との液体の濡れ性は良い。以下実施例により更に詳述するように、液体は、物体の配置位置の近傍（灰色の部分）では基板に対して非ゼロの後退接触角度を有することが特に重要である。例えば図１ｂに示すように、他の構造もまた可能である。濡れ性の対照性は、例えば適当な分子の単層をマイクロ接触印刷することによってなされうる。この技術では、サブミクロンの分解が可能であることが示され、ウェーブ印刷では、約１ミクロンのオーダの非常によい配置精度で大きい基板が印刷されうることが示される。
他の可能性は、流体メニスカスの縁を所望の位置へ案内するよう、溝及びリッジといった物理的な構造を作成することである。
実施例１
本発明の第１の実施例は、まず、例えばレーザ・ダイ移送法といった粗い配置方法又は機械的な配置により、物体を配置する。この配置により、物体は、濡れ性が低くなるよう変更されている面２上の物体の最終位置の周りのどこかに配置されている。
インクジェットプリンタでは、１５乃至５０μｍの範囲の直径を有する非常に小さい小滴が形成されうる。工業用インクジェットプリンタを用いたときの小滴の配置の精度は、１０乃至１５ミクロンのオーダであり、これは小滴４を基板の非濡れ部分２に配置するのに十分である。次の面は、物体３を液体に解かすことである。これは、基板と接触する物体の側面５を例えば単層により親水性にするといった、物体３の前処理によってなされうる。物体３が液体と接触しているとき、物体３は、望ましくは液体の中へ移動し、基板２には接着しない。物体３が小滴４の一部となることを達成する他の方法は、基板と接触している物体の側面５に溶解可能な層を配置することである。物体３と液体の接触により、物体の側面５の層は溶解し、物体３は小滴４内を自由に浮動しうる。物体３が液体の小滴４の中を浮動しているとき、液体は蒸発する。上述のように、基板と一緒のときの液体の性質は、接触線が固定するのではなく、非濡れ領域から後退するものである。物体３が配置されねばならない位置においてのみ、液体は基板に対して低い接触角を有し、固定される。蒸発中、物体３は小滴４内で浮動し続け、溶媒の蒸発中に配置位置へ移動する。親水性の層５により、物体３が基板の親水性の部分に接着することが物体３にとっては非常に望ましい。最後に、全ての溶媒は蒸発し、物体３は場所１に位置決めされる。単一の溶媒には制限はないが、望ましいＭａｒａｎｇｏｎｉ力を有するよう、即ち物体３を所定の位置に位置決めするのを助けうる小滴４の界面の表面張力の差による力を有するよう、溶媒の混合物が使用されうる。移送液体は、埃の粒子がないべきであり、最も望ましくは、工程はクリーンルーム環境で行われるべきである。
プリントされた液体の小滴４による物体３の微細配置の完全な手順について図２に示す。まず、物体３は、物体３の最終位置１（図２ａ）の周りのどこかに、領域２内で基板上に異なる技術で物体３の粗い配置により配置される。次に小滴４が配置され（図２ｂ）、小滴４内に物体３を解かすことにより、物体３は液体内を自由に浮動しうる（図２ｃ）。表面エネルギーの対照性により、蒸発する小滴４は低い接触角で領域内を移動し、物体３は正しい位置１へ操作される。図示の細い線は、良い濡れ性を示し、太い線は、基板の濡れ性が低い領域を示す（図２ｄ乃至図２ｆ）。物体３上の層５は、親水性の単層である。蒸発中、溶媒は高い接触角度の領域から後退するが、表面エネルギーの対照性により、低い接触角度領域にくっつく。
小滴４の向きは、配置位置の形状との良い一致のために重要である。従って、物体３に磁性層が設けられているとき、物体３は磁場により溶媒の蒸発中に方向付けられ得る。磁石により、物体３は、小滴４の中にある間に、方位（ａｚｉｍｕｔｈａｌ）方向へ回転されうる。図３は、物体３を位置決めする他の方法を示す。この物体３を位置決めする方法は、物体３の特別な形状によるものであり、例として蒸発中の液体の動きと組み合わせた基板上の最終的な位置１は、図３ａ中に側面図として示されている。方位平面中の物体３の回転の他のオプションは、図３ｂ中に平面図として示すように物体３の形状を適合させ、基板の領域１を濡らすことにより行われうる。
実施例２
第１の実施例では、物体３は、基板上に「粗い」位置決め方法で配置される。第２の実施例では、物体３は、インクジェット印刷中に液体の中に既に解かされている。５乃至１０ミクロン又はそれ以下のオーダの非常に小さい寸法の物体３は、小滴４内に解かされ、基板上に配置されうる。小滴の配置の手順は、図２に示されるものと同様である。
物体３の方向付けは、上述の実施例と同様になされうる。物体をひっくり返すことは、磁場を印加することによっても可能である。図示の図面では、１つの物体３が小滴４内に図示されている。これは、重要な面である。単一の物体３を伴う小滴４を基板上の載せるには幾つかの方法がある。まず、これは、インクジェットプリンタの内部の液体の流れを操作することによって行われうる。他のオプションは、飛んでいる間に小滴４を調べ、物体３を含む小滴４のみを通過させることである。他の小滴は偏向される。小滴の偏向は、連続インクジェット印刷における標準技術である。更なるオプションは、小滴４を印刷し、印刷後に基板を調べることである。新しい小滴４は、物体がないところに印刷される。マルチノズル・プリンタでは、１秒間当たり約１００個の小滴を容易に印刷することができる。光学的に調べることにより、１よりも多い物体３を有する小滴４を除去することも可能である。或いは、１つよりも多い物体を有する小滴が基板上に見つけることができ、くっつかない物体が後に除去される。
基板へ物体３を配置するときの重要な問題は、物体３を外界と互いに接続することである。これについては、標準的である幾つかのオプションがある。まず、これは標準的なリソグラフィーによってなされうる。これを図４に示す。図４ａ中、接続線６の近くに物体３を置いた後の物体を示す。物体３の上には、導電部７がある。標準リソグラフィーにより、ビア８が作られ、物体３が接続される。
図１に示すように、単層はマイクロ接触印刷によって作られる。単層は、小さい物体の体積の後、且つ、例えばＵＶオゾン又はプラズマ処理での相互接続の前に除去されうる。このようにして、相互接続は、単層によって妨げられる。
相互接続の他のオプションは、基板上で物体を加熱すること、及び、接続を形成するよう物体及び基板の両方で低い融解温度の層を融解させることによるものである。
上述のシステムは、高い配置精度、速度、及び信頼性を低い費用で、大きい基板上で約１μｍ乃至１００μｍの範囲で小さい物体を操作することを可能とする。この組立体システムを利用しうる幾つかの用途がある。この組立体は、大きい基板上の上述の範囲のダイの配置及び相互接続される「メソ組立体」と称される。最も顕著な用途は、アクティブ・マトリックス・ディスプレイである。例えば、ポリ・ＬＥＤ−ＴＶ及びアクティブ・ポリ・ＬＥＤ−移動電話器は、高い電子移動性及び高い信頼性を有する電子スイッチを必要とする。「メソ組立体」は、潜在的には、低温ポリシリコンの代替物である。アクティブ・マトリックス・ディスプレイのほかに、直接変換を行う広い面積のＸ線検出器、チップカード、及びタグ、シリコンサブマウント上のＬＥＤチップ等の他の用途が「メソ組立体」技術を利用しうる。
物体の最終的な配置位置の周りの濡れ性の差を有する面の可能な構造を示す図である。 小滴の蒸発による物体の配置を示す図である。 物体及び基板の特別な形状による物体を位置決めする他の方法を示す図である。 標準的なリソグラフィー方法の配置の小さい物体の相互接続を示す図である。

Claims (9)

  1. 小さい物体を受ける基板と、前記基板上で前記小さい物体を担持する、蒸発する液体の小滴と、
    前記小さい物体の配置位置の近傍の前記基板の前処理された表面構造とを有し、
    前記小さい物体は、前記小滴の蒸発により、明確に画成された配置位置へ移動される、
    小さい物体を操作するシステム。
  2. 前記基板の表面構造は、前記物体の最終的な配置位置を良い濡れ性を有するよう変更されるよう、及び、前記小さい物体の配置位置の近傍の基板の濡れ性に対照性を与えるべく前記小さい物体の配置位置の近傍は濡れ性が低いよう、化学的に前処理される、請求項１記載の小さい物体を操作するシステム。
  3. 前記基板の濡れ性の対照性は、マイクロ接触印刷によって作られる適切な分子の単層によって与えられる、請求項２記載の小さい物体を操作するシステム。
  4. 前記小さい物体は、前記基板と接触する前記物体の側面を親水性とするよう単層によって前処理される、請求項１乃至３のうちいずれか一項記載の小さい物体を操作するシステム。
  5. 前記小さい物体は、溶解可能な層によって前処理される、請求項１乃至３のうちいずれか一項記載の小さい物体を操作するシステム。
  6. 前記基板の表面構造は、液体メニスカスの縁が、物理的に前処理された構造の溝及びリッジにより前記小さい物体の最終的な配置位置へ案内されるよう、物理的に前処理される、請求項１記載の小さい物体を操作するシステム。
  7. 前記物体は、磁場により前記配置位置に一致するよう整列される、請求項１乃至６のうちいずれか一項記載の小さい物体を操作するシステム。
  8. 前記基板上の配置位置は、前記物体が前記小滴の蒸発中に前記最終的な配置位置と一致するよう、前記小さい物体の形状に対応する形状を有する、請求項１乃至７のうちいずれか一項記載の小さい物体を操作するシステム。
  9. 小さい物体を受けるよう前処理された表面構造を有する基板を有し、前記物体は前記基板と接触する前記物体の側面を親水性とするよう単層により前処理され、
    前記小さい物体を、前記物体の最終位置の周りのどこかに前記基板上に前記物体の粗い配置により配置し、
    前記基板上の前記小さい物体の前記最終位置の近傍に小滴を配置し、
    前記物体が前記液体中を自由に浮動しうるよう前記液体の小滴中に前記物体を溶解し、
    前記小滴を濡れ性の低い領域から濡れ性の高い領域へ移動させ、
    前記小滴を蒸発させることにより前記物体を正しい位置に位置決めし、
    前記物体を標準的なリソグラフィー方法で相互接続する、
    小さい物体を操作する方法。
JP2005502464A 2002-12-18 2003-11-17 液体の小滴でのマイクロメートル寸法の電子物体の操作 Pending JP2006511969A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP02080391 2002-12-18
EP03101424 2003-05-20
PCT/IB2003/005273 WO2004055887A2 (en) 2002-12-18 2003-11-17 Manipulation of micrometer-sized electronic objects with liquid droplets

Publications (1)

Publication Number Publication Date
JP2006511969A true JP2006511969A (ja) 2006-04-06

Family

ID=32598792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005502464A Pending JP2006511969A (ja) 2002-12-18 2003-11-17 液体の小滴でのマイクロメートル寸法の電子物体の操作

Country Status (6)

Country Link
US (1) US20060105549A1 (ja)
EP (1) EP1576666A2 (ja)
JP (1) JP2006511969A (ja)
AU (1) AU2003276612A1 (ja)
TW (1) TW200415689A (ja)
WO (1) WO2004055887A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311748A (ja) * 2006-05-17 2007-11-29 National Tsing-Hua Univ マイクロチップを基板上に位置決める装置及びその方法
KR101402378B1 (ko) 2009-12-28 2014-06-03 도쿄엘렉트론가부시키가이샤 실장 방법 및 실장 장치
JP2019016794A (ja) * 2017-07-10 2019-01-31 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 支持体に構成素子を実装する方法、支持体に構成素子を実装するための顔料および顔料の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123686A1 (ja) 2005-05-20 2006-11-23 Jsr Corporation 担体ポリマー粒子およびその製造方法ならびに特異捕捉用磁性粒子およびその製造方法
US8056222B2 (en) * 2008-02-20 2011-11-15 The United States Of America, As Represented By The Secretary Of The Navy Laser-based technique for the transfer and embedding of electronic components and devices
WO2010066366A1 (en) * 2008-12-13 2010-06-17 Muehlbauer Ag Method and apparatus for manufacturing an electronic assembly, electronic assembly manufactured with the method or in the apparatus
KR102702898B1 (ko) 2019-05-21 2024-09-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113436776A (zh) * 2021-05-24 2021-09-24 广东工业大学 一种液滴载体式微小物体定向移动方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304306A (ja) * 1992-04-27 1993-11-16 Nippon Telegr & Teleph Corp <Ntt> 電気・光モジュール及びその製造方法
JPH09506742A (ja) * 1993-12-17 1997-06-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア セルフアセンブル型微細構造の組み付け方法
JP2003209397A (ja) * 2002-01-16 2003-07-25 Sony Corp 物品の配置方法
JP2003223626A (ja) * 2002-01-31 2003-08-08 Dainippon Printing Co Ltd Ｒｆｉｄタグの製造方法、及びｒｆｉｄタグ
JP2003242472A (ja) * 2002-02-14 2003-08-29 Dainippon Printing Co Ltd ウェブに実装されたｉｃチップへのアンテナパターン形成方法と印刷回路形成方法、およびｉｃタグ付き包装体
JP2005166736A (ja) * 2003-11-28 2005-06-23 Toppan Forms Co Ltd 半導体素子の実装方法
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355577A (en) * 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
US6294063B1 (en) * 1999-02-12 2001-09-25 Board Of Regents, The University Of Texas System Method and apparatus for programmable fluidic processing
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
US6581217B2 (en) * 2001-07-25 2003-06-24 Sam M. Marcos Directional air vents for spas and jetted bathtubs
GB2379414A (en) * 2001-09-10 2003-03-12 Seiko Epson Corp Method of forming a large flexible electronic display on a substrate using an inkjet head(s) disposed about a vacuum roller holding the substrate
US20030190278A1 (en) * 2002-04-08 2003-10-09 Yan Mei Wang Controlled deposition of nanotubes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304306A (ja) * 1992-04-27 1993-11-16 Nippon Telegr & Teleph Corp <Ntt> 電気・光モジュール及びその製造方法
JPH09506742A (ja) * 1993-12-17 1997-06-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア セルフアセンブル型微細構造の組み付け方法
JP2003209397A (ja) * 2002-01-16 2003-07-25 Sony Corp 物品の配置方法
JP2003223626A (ja) * 2002-01-31 2003-08-08 Dainippon Printing Co Ltd Ｒｆｉｄタグの製造方法、及びｒｆｉｄタグ
JP2003242472A (ja) * 2002-02-14 2003-08-29 Dainippon Printing Co Ltd ウェブに実装されたｉｃチップへのアンテナパターン形成方法と印刷回路形成方法、およびｉｃタグ付き包装体
JP2005166736A (ja) * 2003-11-28 2005-06-23 Toppan Forms Co Ltd 半導体素子の実装方法
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311748A (ja) * 2006-05-17 2007-11-29 National Tsing-Hua Univ マイクロチップを基板上に位置決める装置及びその方法
KR101402378B1 (ko) 2009-12-28 2014-06-03 도쿄엘렉트론가부시키가이샤 실장 방법 및 실장 장치
JP2019016794A (ja) * 2017-07-10 2019-01-31 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 支持体に構成素子を実装する方法、支持体に構成素子を実装するための顔料および顔料の製造方法
US11127890B2 (en) 2017-07-10 2021-09-21 Osram Oled Gmbh Method for assembling a carrier with components, pigment for assembling a carrier with a component and method for producing a pigment

Also Published As

Publication number Publication date
US20060105549A1 (en) 2006-05-18
WO2004055887A3 (en) 2005-05-06
AU2003276612A1 (en) 2004-07-09
TW200415689A (en) 2004-08-16
EP1576666A2 (en) 2005-09-21
WO2004055887A2 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
Kwon et al. Review of digital printing technologies for electronic materials
CN101993032B (zh) 微结构薄膜图形和tft-lcd阵列基板制造方法
JP4388138B2 (ja) ２種類の物質を基板の表面に選択的に配置する方法
US8728589B2 (en) Laser decal transfer of electronic materials
CN113874743A (zh) 在cmos电路中使用具有nv色心的金刚石纳米晶体的装置和方法
US20060255013A1 (en) Method and Device for Producing a System Having a Component Applied to a Predetermined Location of a Surface of a Substrate
US9153524B2 (en) Method of forming stacked-layer wiring, stacked-layer wiring, and electronic element
US8877584B2 (en) Method of manufacturing interconnection member and electronic device
WO2007037381A1 (ja) 電子回路構成部材のマウント方法およびマウント装置
WO2004006291A2 (en) Patterning method
JP2006511969A (ja) 液体の小滴でのマイクロメートル寸法の電子物体の操作
JP2006156426A (ja) 導電性パターンの形成方法
JP2010527509A (ja) アブレーション膜を用いたマイクロサイズデバイスの接続
Chang et al. Self-transport and self-alignment of microchips using microscopic rain
JP3687663B2 (ja) 膜形成方法、デバイス製造方法、電気光学装置の製造方法、及び電子機器の製造方法
Bond et al. Collective die-to-wafer self-assembly for high alignment accuracy and high throughput 3D integration
JP2010087066A (ja) 半導体チップ、実装基板及び半導体装置の製造方法
US20060103694A1 (en) CNT print head array
KR101086162B1 (ko) 박막 형성 방법
WO2018085262A1 (en) Delayed via formation in electronic devices
KR102303912B1 (ko) 반도체 전사용 마이크로 진공 모듈의 제작 방법 및 상기 마이크로 진공 모듈을 이용한 반도체의 전사 방법
Bock et al. Selective one-step plasma patterning process for fluidic self-assembly of silicon chips
Landesberger et al. Self-assembly and self-interconnection of thin RFID devices on plasma-programmed foil substrates
Leblanc et al. Micromachined printheads for the evaporative patterning of organic materials and metals
US12010800B2 (en) Systems for surface mounting electronic components on a printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406