KR102303912B1 - 반도체 전사용 마이크로 진공 모듈의 제작 방법 및 상기 마이크로 진공 모듈을 이용한 반도체의 전사 방법 - Google Patents
반도체 전사용 마이크로 진공 모듈의 제작 방법 및 상기 마이크로 진공 모듈을 이용한 반도체의 전사 방법 Download PDFInfo
- Publication number
- KR102303912B1 KR102303912B1 KR1020190053754A KR20190053754A KR102303912B1 KR 102303912 B1 KR102303912 B1 KR 102303912B1 KR 1020190053754 A KR1020190053754 A KR 1020190053754A KR 20190053754 A KR20190053754 A KR 20190053754A KR 102303912 B1 KR102303912 B1 KR 102303912B1
- Authority
- KR
- South Korea
- Prior art keywords
- vacuum
- semiconductor
- micro
- substrate
- transfer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 238000007666 vacuum forming Methods 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 229920000642 polymer Polymers 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 13
- 239000004593 Epoxy Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000009623 Bosch process Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 4
- 238000005459 micromachining Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 238000001179 sorption measurement Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- 239000000853 adhesive Substances 0.000 description 18
- 230000001070 adhesive effect Effects 0.000 description 18
- -1 SOI Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920002451 polyvinyl alcohol Polymers 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 2
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000431 shape-memory polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000527 sonication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 마이크로 진공 모듈을 이용하여 반도체를 전사하는 방법에 있어서, 마이크로 진공 모듈은, 외부 펌프모듈 및 진공 조절부와 연결되는 복수의 연결공이 형성된 진공 형성 기판; 및 상기 진공 형성 기판과 결합된 상태에서, 단수로 구성된 채널 또는 독립적으로 구성되는 복수의 채널이 구비된 패턴 형성부;를 포함하고, 상기 복수의 채널은, 전사 대상인 반도체의 크기보다는 작게 형성되는 복수의 진공홀에 각각 연통하도록 형성되며, 상기 복수의 진공홀은 100㎛ 미만의 지름을 갖는 상태에서, 100㎛ 이하의 폭과 길이를 갖는 마이크로 반도체에 접촉한 뒤, 진공의 흡착력을 이용하여 상기 마이크로 반도체를 전사한다.
Description
본 발명은 반도체를 포함한 다양한 전자 소자를 마이크로 진공 흡착을 이용하여 타겟 기판 상에 용이하게 전사하게 하는 반도체 전사용 마이크로 진공 모듈을 제작하는 방안에 관한 것이다.
종래의 인쇄 가능한 반도체로서는 박막 트랜지스터, 마이크로 LED, 배터리 및 메모리 등이 있게 되는데, 상기의 반도체는 실리콘, SOI, 유리 기판 등을 포함한 딱딱한 모기판 상에 일반적인 반도체 공정을 통해 형성되고, 이후에 다양한 전자 소자의 인쇄 방법을 이용하여 원하는 타겟 기판에 해당하는 실리콘, SOI, 유리, 플라스틱 기판 등으로 옮겨지는 것이 일반적이다.
기존에 주로 연구되어 오던 방식에는 고분자 스탬핑, 정전기력 및 전자기력을 이용하여 반도체를 전사하는 방식들이 있다.
먼저, 고분자 스탬핑을 이용한 전자 소자의 인쇄 방법을 보면, 반도체는 실리콘, SOI, 유리 기판 등을 포함하는 딱딱한 모기판 상에 일반적인 반도체공정인 CMOS 공정 등을 이용하여 제작된다. 제작된 소자 상부에 고분자로 만들어진 스탬프인 PDMS, 형상기억고분자 등을 부착시켜 모기판으로부터 떼어낸다.
떼어낸 반도체를 실리콘, SOI, 유리, 플라스틱 기판 등을 포함하는 타겟 기판에 릴리징하여 인쇄한다. 이 때 고분자 스탬프는 필요에 따라 메사 구조 등 다양한 형태로 제작될 수 있다.
그러나 고분자 스탬프를 사용할 경우에, 전사할 수 있는 소자의 종류는 예를 들어 저효율의 수평형 마이크로LED 등에 한정됨으로써 매우 제한적이게 되고, 스탬프의 크기가 커질수록 스탬프의 처짐 현상이 심화되어 대면적 전사가 어렵게 되어 이에 따라 전사 수율이 낮다는 단점을 갖는다. 또한, 수 차례 사용시에는 고분자 스탬프가 기계적으로 변형되고, 수 많은 소자 어레이에서 원하는 소자 만을 전사하는 선택 전사가 어렵다는 단점을 지닌다.
다음으로, 정전기력을 이용한 전자 소자의 인쇄 방법을 보면, 반도체는 실리콘, SOI, 유리 기판 등을 포함하는 딱딱한 모기판 상에 일반적인 반도체공정인 CMOS 공정 등을 이용하여 제작된다. 제작된 소자 상부에 정전기력 전사모듈을 접촉시키고, 전압을 인가하여 소자와 모듈 사이에 정전기력을 형성시킨 뒤, 이를 이용하여 전자 소자를 모기판으로부터 떼어낸다. 떼어낸 반도체를 실리콘, SOI, 유리, 플라스틱 기판 등을 포함하는 타겟 기판 상에 릴리징하여 인쇄하게 된다. 이 때 정전기력 전사모듈에는 직류(DC) 및 교류(AC)가 사용될 수 있고, 모듈을 접지시킴으로써 소자를 타겟 기판 위에 릴리징할 수 있다.
그러나 정전기력 전사모듈을 사용할 경우에, 전사할 수 있는 소자의 종류는 예를 들어 저효율의 수평형 마이크로LED 등에 한정됨으로써 매우 제한적이며, 전사 수율이 낮다는 단점을 갖는다. 또한, 정전기력 형성할 때 소자에 고전압을 인가하기 때문에 전자소자의 파손 위험이 있다는 문제점을 지닌다.
다음으로, 전자기력을 이용한 전자 소자의 인쇄 방법을 보면, 반도체는 실리콘, SOI, 유리 기판 등을 포함하는 딱딱한 모기판 상에 일반적인 반도체공정인 CMOS 공정 등을 이용하여 제작된다. 제작된 소자를 캐리어 기판에 전사한 후에, 소자의 상부에 Ni과 같은 자성 물질층을 형성시킨다. 여기에 전자기력 전사모듈을 접촉시키고, 전압을 인가하여 소자와 모듈 사이에 자기력 내지 인력을 형성시킨 뒤, 이를 이용하여 전자 소자를 모기판으로부터 떼어낸다.
떼어낸 반도체를 실리콘, SOI, 유리, 플라스틱 기판 등을 포함하는 타겟 기판 상에 릴리징하여 인쇄한다. 이 때 전자기력 전사모듈 내부에는 코일이 배치된 상태에서, 전자기력 전사모듈에 전류를 인가할 경우 전자기력이 생성된다. 전자기력 전사모듈에 전류를 끊어줌으로써 전자기력을 제거하여 소자를 타겟 기판 위에 릴리징할 수 있다.
그러나 전자기력 전사모듈을 사용할 경우, 전사할 수 있는 소자의 종류는 예를 들어 저효율의 수평형 마이크로LED 등에 한정됨으로써 매우 제한적이며, 2회의 전사를 해야 하는 제액 사항이 있는 관계로 전사 수율이 낮다는 단점을 갖는다. 또한, 30㎛ 이하의 크기를 갖는 반도체에서는 사용이 불가능하다는 문제점을 지닌다.
한편, 등록 특허 제10-1307481호(인쇄가능한 반도체들의 제조 및 조립방법과 장치)의 경우에는 PDMS와 같은 고분자 스탬프를 이용하여 타겟 기판 상에 반도체를 포함하는 전자 장치와 같은 구조물 및 장치를 제조하기 위한 방법을 개시ㅎ한다.
(특허문헌 1) KR10-1307481 B
본 발명은 상기 종래의 문제점을 해소하고자 하는 것으로서, 전사할 수 있는 전자 소자의 종류에 따른 제약을 받지 않은 상태에서 용이하게 대면적 전사를 가능하게 하는 반도체 전사용 마이크로 진공 모듈을 제작하는 방법을 제공하는 것이 목적이다.
또한, 상기 반도체 전사용 마이크로 진공 모듈의 제작 방법을 통해 제작된 마이크로 진공 모듈을 이용하여 반도체의 선택적인 전사를 가능하게 하는 방법을 제공하는 것이 목적이다.
상기 과제를 해결하기 위하여, 본 발명의 일 관점에 따라 마이크로 진공 모듈을 이용하여 반도체를 전사하는 방법에 있어서, 마이크로 진공 모듈은 외부 펌프모듈 및 진공 조절부와 연결되는 복수의 연결공이 형성된 진공 형성 기판; 및 상기 진공 형성 기판과 결합된 상태에서, 단수로 구성된 채널 또는 독립적으로 구성되는 복수의 채널이 구비된 패턴 형성부;를 포함하고, 상기 복수의 채널은, 전사 대상인 반도체의 크기보다는 작게 형성되는 복수의 진공홀에 각각 연통하도록 형성되며, 상기 복수의 진공홀은 100㎛ 미만의 지름을 갖는 상태에서, 100㎛ 이하의 폭과 길이를 갖는 마이크로 반도체에 접촉한 뒤, 진공의 흡착력을 이용하여 상기 마이크로 반도체를 전사한다.
본 발명의 다른 관점에 따라 반도체 전사용 마이크로 진공 모듈의 제작 방법은 베이스 기판 상에 마이크로 진공 형성용 홀 기능을 수행하는 홀 어레이를 형성하는 단계; 상기 베이스 기판 상에 희생층을 이용하여 캐리어 기판을 접착하는 단계; 상기 베이스 기판 상에서 형성된 홀 어레이를 덮을 수 있는 패턴층을 형성하는 단계; 외부 펌프모듈 및 진공 조절부와 접속되는 연결공이 형성된 공정 기판을 상기 베이스 기판에 접착하는 단계; 및 상기 희생층 및 패턴층을 제거하는 단계;를 포함한다.
상기 홀 어레이는 Si bosch 공정, Laser 미세가공 및 고분자 에폭시를 이용한 패터닝 공정을 포함한 공정들 중 어느 하나의 공정을 이용하여 형성된다.
상기 베이스 기판에 형성된 홀 어레이의 지름은 1㎛ 내지 1㎜ 범위이고, 상기 홀 어레이의 면적은 전사할 반도체의 면적보다 작게 제작된다.
상기 베이스 기판에 형성된 홀 어레이의 지름은 100㎛ 미만의 직경으로 형성된 상태에서, 반도체인 마이크로LED는 100㎛ 이하의 폭과 길이를 갖는다.
본 발명의 다른 실시예에 따른 반도체 전사용 마이크로 진공 모듈의 제작 방법은 베이스 기판 상에 희생층으로 사용될 수 있는 물질을 형성하는 단계; 상기 베이스 기판 상에 패턴 형성가능한 폴리머를 사용하여 홀 어레이를 형성하는 단계; 상기 베이스 기판 상에 형성된 홀 어레이를 덮지 않는 방향으로 패턴층을 형성하는 단계; 상기 패턴층이 형성된 베이스 기판과 공정 기판을 접착하는 단계; 및 상기 희생층을 제거하여 상기 베이스 기판을 분리하는 단계;를 포함한다.
상기 홀 어레이의 지름은 1㎛ 내지 1㎜ 범위이고, 상기 홀 어레이의 면적은 전사할 반도체의 면적보다 작게 제작된다.
상기 홀 어레이의 지름은 100㎛ 미만의 직경으로 형성된 상태에서, 반도체인 마이크로LED는 100㎛ 이하의 폭과 길이를 갖는다.
본 발명에 따라 제작된 반도체 전사용 마이크로 진공 모듈은 전자 소자의 종류에 관계 없이 박막 형태 및 패키징된 유닛 형태 등을 포함한 모든 형태의 전자 소자들을 전사할 수 있으며, 딱딱한 기판 상에 전사 모듈이 만들어지기 때문에 모듈 크기에도 제한이 없게 되어 대면적 전사를 가능하게 한다. 또한, 필요에 따라 선택적으로 진공을 풀어줌으로써 전자 소자의 선택적 전사를 가능하게 한다.
본 발명에 따라 제작된 반도체 전사용 마이크로 진공 모듈을 이용하여 전사 공정을 진행하는 과정에서, 진공에 의한 모듈과 전자 소자 간의 부착력은 진공 펌프의 흡입력을 조절함으로써 간단하게 조정이 가능하며, 마이크로 크기의 반도체에 가해지는 피해를 최소화할 수 있다.
또한, 전사를 위한 추가적인 증착 및 패터닝 공정 등이 필요 없게 되어 전사가 매우 간단하며, 1회의 전사 만을 진행하기 때문에 높은 수율을 갖는다.
본 발명에 따른 반도체 전사용 마이크로 진공 모듈을 이용한 전사 방법은 형태 크기에 관계 없이 다양한 전자 소자에 적용이 가능하여 VLSI (Very Large Scale Integration), 디스플레이 등 매우 다양한 분야에서 사용이 가능하여 향후 기술적인 파급효과가 매우 클 것으로 판단된다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체 전사용 마이크로 진공 모듈의 제작 방법을 설명하는 단계별 도면이다.
도 8 내지 도 14는 본 발명의 다른 실시예에 따른 반도체 전사용 마이크로 진공 모듈의 제작 방법을 설명하는 단계별 도면이다.
도 15 내지 도 19는 본 발명의 또다른 실시예에 따른 반도체 전사용 마이크로 진공 모듈의 제작 방법을 설명하는 단계별 도면이다.
도 20은 본 발명에 따라 제작된 마이크로 진공 모듈을 이용하여 반도체들을 전사하는 공정을 보인다.
도 21은 도 7에서 용액 공정을 통하여 희생층 및 폴리머 패턴이 제거된 상태에서 반도체 전사용 마이크로 진공 모듈의 채널 부분을 광학 현미경을 이용하여 획득한 사진을 보인다.
도 22는 도 12에서 채널층이 형성된 캐리어 기판과 공정 기판을 접착한 상태에서 반도체 전사용 마이크로 진공 모듈의 채널 부분을 광학 현미경을 이용하여 획득한 사진을 보인다.
도 8 내지 도 14는 본 발명의 다른 실시예에 따른 반도체 전사용 마이크로 진공 모듈의 제작 방법을 설명하는 단계별 도면이다.
도 15 내지 도 19는 본 발명의 또다른 실시예에 따른 반도체 전사용 마이크로 진공 모듈의 제작 방법을 설명하는 단계별 도면이다.
도 20은 본 발명에 따라 제작된 마이크로 진공 모듈을 이용하여 반도체들을 전사하는 공정을 보인다.
도 21은 도 7에서 용액 공정을 통하여 희생층 및 폴리머 패턴이 제거된 상태에서 반도체 전사용 마이크로 진공 모듈의 채널 부분을 광학 현미경을 이용하여 획득한 사진을 보인다.
도 22는 도 12에서 채널층이 형성된 캐리어 기판과 공정 기판을 접착한 상태에서 반도체 전사용 마이크로 진공 모듈의 채널 부분을 광학 현미경을 이용하여 획득한 사진을 보인다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체 전사용 마이크로 진공 모듈의 제작 방법을 설명하는 단계별 도면이다.
도 1을 참조하여 베이스 기판(110) 상에 홀 어레이를 형성하는 과정을 설명한다. 도 1 상에서는 베이스 기판(110)의 일부 영역을 확대한 상태에서 홀 어레이(111)가 형성된 것을 보인다.
실리콘, 글래스 및 아크릴 등과 같은 가공이 용이한 베이스 기판(110)에 홀 어레이(111)를 반응성 이온 식각 공정(Reactive ion etching) 또는 레이저를 이용한 공정을 통해서 형성시킨다.
베이스 기판(110)에 형성된 홀 어레이(111)는 지름 또는 한 변의 길이가 1㎛ 내지 1㎜의 크기를 갖게 된다. 홀 어레이(111)는 전사하고자 하는 소자의 셀에 맞추어 제작이 되며, 홀 어레이(111)를 이루는 각 홀의 면적은 소자의 면적보다 크지 않도록 제작된다. 상기 홀 어레이(111)는 마이크로 진공 형성용 홀의 기능을 수행한다.
한편, 예를 들어 베이스 기판(110)에 형성된 홀 어레이(111)는 100㎛ 미만의 직경으로 단수 또는 복수개로 형성된 상태에서, 100㎛ 이하의 폭과 길이를 갖는 마이크로LED(μLED)에 컨택된다.
상기 홀 어레이(111)의 제작은 Si bosch 공정, Laser 미세가공, 고분자 에폭시(SU8 등)를 이용한 패터닝 공정 등을 이용하여 가능하다.
마이크로LED는 5㎛ 이하의 박막형 마이크로LED를 채용할 수 있다.
도 2를 참조하면, 점착성을 띄면서 특정 용액으로 제거가 가능한 희생층(122)을 캐리어 기판(120)에 균일하게 형성한다. 이때 희생층(122)에 사용되는 물질은 후속 공정에서 사용하는 접착제와 반응하지 않으며, 상기 희생층(122)의 제거를 위해서 사용되는 특정 용액도 접착제와 반응하지 않아야 한다. 상기 희생층(122)은 점착성을 띄면서 특정 용액으로 제거가 가능한 희생층일 수 있는데, 구체적으로는 희생층(122)은 PMMA(Poly methyl methacrylate), 포토레지스트, PVA (Polyvinyl alcohol)을 채용할 수 있다.
도 3을 참조하면, 캐리어 기판(120) 위에 베이스 기판(110)을 접착시킨다.
도 4를 참조하면, 캐리어 기판(120) 위에 접착된 베이스 기판(110) 상에 포토리소그래피(Photolithography)를 통해서 패턴을 형성할 수 있는 폴리머를 사용하여, 홀 어레이(111)가 형성된 베이스 기판(110) 상에서 상기 홀 어레이(111)를 덮을 수 있는 채널층(130)을 형성시킨다(도 4(ⅰ)).
도 4 (ii)는 채널층(130)의 중간 부분의 패턴 이미지를 보인다. 한편, 도 4 (iii)은 채널층(130)을 상부에서 본 패턴 중간 부분의 이미지이다.
도 5를 참조하면, 외부 펌프모듈과 연결되는 제1 연결공(144) 및 진공 조절부와 연결되는 제2 연결공(146)이 형성된 공정 기판(140) 상에 접착제(142)를 도포한다. 공정 기판(140)은 자외선(UV)을 통해서 굳힐 수 있는 접착제를 사용할 경우에는 투명해야 하며, 그 외의 접착제를 사용할 경우에는 접작체가 스핀 코팅을 통해서 균일하게 도포될 수 있기만 한다면 투명하지 않아도 된다. 공정 기판은 기능상 공정 형성 기판으로 칭할 수 있다.
도 6을 참조하면, 공정 기판(140)을 앞서 채널층(130)이 형성된 베이스 기판(110)과 접착한다. 상기 과정에서, 접착제(142)가 베이스 기판(110)의 상면에 닿도록 공정 기판(140)을 뒤집어서 결합을 실시한다.
공정 기판(140)과 베이스 기판(110)을 결합하는 과정에서, 상기 접착제(142)는 접착되면서 감광제로 이루어진 채널층(130) 사이사이에 채워져야 한다. 이때, 접착제(142)가 굳은 이후에 채널층(130)을 제거하게 되면, 접착제(142)가 채널층(130)의 반대 모양으로 형성되고 상기 채널층(130)이 차지하고 있던 공간은 복수의 채널공(132)이 형성된다. 전체적으로는 공정 기판(140)과 베이스 기판(110) 사이에 채널공(132)이 형성된 접착제(142)가 지지층 역할을 하는 상태에서 상기 복수의 채널공(132)의 하단 상에 홀 어레이(111)가 각각 연통한 상태로 배치된 것을 보인다.
따라서, 상기 상태에서 채널 별로 선택적인 전사를 하기 위해서는 복수의 채널공(132)을 따라 형성된 채널 패턴 또는 라인 패턴마다 진공이 각각 형성되어야 한다. 여기에서, 채널공(132) 및 홀 어레이(111)의 연결된 구조를 채널 패턴 내지 라인 패턴으로 정의할 수 있다.
모기판으로부터 전사하고자 하는 소자들을 채널 별로 분리시키기 위해서는 채널 내에 존재하는 홀 어레이(111)를 통해 전달되는 흡착력으로 전사하고자 하는 소자들을 들어 올려야하기 때문에 홀 어레이(111)를 덮는 채널공(132)의 폭은 인접한 다른 채널 패턴 상에 존재하는 홀 어레이(111)에 영향을 주지 않는 범위 내에서 결정된다.
도 7을 참조하면, 접착제(142)가 굳은 후에는 베이스 기판(110)과 캐리어 기판(120)을 분리하기 위해서 희생층(122)을 이루는 물질과 반응하는 용액을 사용하여 베이스 기판(110)으로부터 캐리어 기판(120)을 분리시킨다. 이후에, 포토리소그래피로 형성된 채널층(130)을 제거하기 위해서 채널층 형성을 위해 사용된 물질과 반응하는 용액을 통해서 형성된 패턴을 제거한다.
다만, 희생층(122)과 채널층(130) 형성 시에 사용된 물질을 제거하는 용액이 같을 경우에는 베이스 기판(110)과 캐리어 기판(120)을 분리하는 과정과 포토리소그래피로 형성된 패턴을 제거하는 과정을 동시에 진행할 수 있다.
한편, 도 21에서는 용액 공정을 통하여 희생층 및 폴리머 패턴이 제거된 상태에서 반도체 전사용 마이크로 진공 모듈의 채널 부분을 광학 현미경을 이용하여 획득한 사진을 보인다.
도 8 내지 도 14는 본 발명의 다른 실시예에 따른 반도체 전사용 마이크로 진공 모듈의 제작 방법을 설명하는 단계별 도면이다.
도 8을 참조하면, 캐리어 기판(210) 상에 희생층(212)으로 사용될 수 있는 물질을 형성시킨다. 상기 희생층(212)은 수소화 비정질 실리콘(a-Si:H)을 비롯하여 감광제, PVA(Poly(vinyl alcohol)등 후속 공정을 통해서 제거 혹은 분리가 가능한 물질들을 포함한다. 다만 수소화 비정질 실리콘(a-Si:H)을 포함하는 희생층의 경우 레이저를 이용하여 분리가 가능하며, 다른 희생층 물질들은 각각의 물질마다 반응하는 용제를 통해서 제거가 가능한 물질이다.
캐리어 기판(210)은 희생층으로 사용될 물질이 스핀 코팅을 통해서 균일하게 도포되거나 될 수 있도록 표면 처리가 된 모든 기판을 포함한다.
도 9를 참조하면, 캐리어 기판(210) 위에 포토리소그래피(Photolithography) 과정을 통해서 홀 어레이(211)를 형성한다.
캐리어 기판(210)에 형성된 홀 어레이(211)는 지름 또는 한 변의 길이가 1㎛ 내지 1㎜의 크기를 갖게 된다. 홀 어레이(211)는 전사하고자 하는 소자의 셀에 맞추어 제작이 되며, 각 홀의 면적은 소자의 면적보다 크지 않도록 제작된다.
도 10을 참조하면, 캐리어 기판(210) 상에 포토리소그래피를 통해서 채널층 (216)을 형성할 수 있는 폴리머(214)를 사용하여, 홀 어레이(211)가 형성된 캐리어 기판(210) 상에서 상기 홀 어레이(211)를 덮지 않는 방향으로 채널층(216)을 형성시킨다(도 10 (ⅰ)).
도 10 (ii)는 채널층(216)의 중간 부분의 패턴 이미지를 보인다. 한편, 도 10 (iii)은 채널층(216)을 상부에서 본 패턴 중간 부분의 이미지이다.
도 11을 참조하면, 외부 펌프모듈과 연결되는 제1 연결공(244) 및 진공 조절부와 연결되는 제2 연결공(246)이 형성된 공정 기판(240) 상에 접착제(242)를 도포한다. 공정 기판(240)은 자외선(UV)을 통해서 굳힐 수 있는 접착제를 사용할 경우에는 투명해야 하며, 그 외의 접착제를 사용할 경우에는 접작체가 스핀 코팅을 통해서 균일하게 도포될 수 있기만 한다면 투명하지 않아도 된다.
도 12를 참조하면, 앞서 채널층이 형성된 캐리어 기판(210)과 공정 기판(240)을 접착한다. 상기 과정에서, 접착제(242)가 캐리어 기판(210)의 상면에 닿도록 공정 기판(240)을 뒤집어서 결합을 실시한다.
한편, 도 22 상에서는 채널층이 형성된 캐리어 기판과 공정 기판을 접착한 상태에서 반도체 전사용 마이크로 진공 모듈의 채널 부분을 광학 현미경을 이용하여 획득한 사진을 보인다.
도 13을 참조하면, 접착제(242)가 굳은 이후에, 희생층(212)만 반응하는 용액을 사용하여 희생층(212)을 제거함으로써 희생층(212) 상에 형성된 구조물을 캐리어 기판(210)으로부터 분리한다. 다만, 수소를 포함하는 비정질 실리콘(a-Si:H)을 희생층으로 사용한 경우에는 레이저를 희생층에 조사하여 희생층을 캐리어 기판(210)과 분리시킨 후, 남아있는 희생층을 쏘니케이션(Sonication)을 통해서 제거한다.
이를 통해, 공정 기판(240) 상에는 경화된 접착제(242)를 통해 채널층(214)이 고정되는 구조를 보인다.
한편 도 14를 참조하면, 실리콘산화물을 희생층(212)으로 사용한 경우에는 희생층 상에 레이저를 조사하여 희생층(212)을 캐리어 기판(210)과 분리시킨 후에 남아있는 희생층(212)을 불산이 포함된 용액을 이용하여 제거한다.
도 15 내지 도 19는 본 발명의 또다른 실시예에 따른 반도체 전사용 마이크로 진공 모듈의 제작 방법을 설명하는 단계별 도면이다.
도 15를 참조하면, 베이스 기판(310) 상에 포토리소그래피(Photolithography) 과정을 통해서 채널을 형성 가능하게 하는 폴리머(314)를 사용하여 스핀코팅한다. 베이스 기판(310)은 레이저를 통해서 가공이 가능해야 하므로 투명한 성질을 가진 기판이어야 한다.
도 16을 참조하면, (i) 포토리소그래피를 통해서 폴리머(314) 상에 목표하는 채널층(316)을 형성한다. (ii)는 채널층(316)의 중간 부분의 패턴 이미지를 보이고, (iii)은 위에서 본 채널층(316) 중간 부분의 이미지를 보인다.
도 17을 참조하면, (i) 레이저를 통해서 목표하는 채널층(316) 상에 일정 간격으로 복수의 홀을 형성하는 방식으로 홀 어레이(311)를 생성한다. 이때, 사용되는 레이저는 ultraviolet (UV), infrared (IR), green laser 등을 포함하여 파장은 100nm~ 1064nm 사이의 값을 가지고 pulse duration은 10-12초 ~ 10-8초 사이의 값을 가진다.
(ii)는 채널층(316)의 중간부분의 패턴 이미지를 보이고, (iii)은 위에서 본 채널층(316)의 중간부분의 패턴 이미지를 보인다.
도 18을 참조하면, 외부 펌프모듈과 연결되는 제1 연결공(344) 및 진공 조절부와 연결되는 제2 연결공(346)이 형성된 공정 기판(340) 상에 접착제(342)를 도포한다. 공정 기판(340)은 자외선(UV)을 통해서 굳힐 수 있는 접착제를 사용할 경우에는 투명해야 하며, 그 외의 접착제를 사용할 경우에는 접작체가 스핀 코팅을 통해서 균일하게 도포될 수 있기만 한다면 투명하지 않아도 된다.
도 19를 참조하면, 앞서 채널층이 형성된 베이스 기판(310)과 공정 기판(340)을 접착한다. 상기 과정에서, 접착제(342)가 베이스 기판(310)의 상면에 닿도록 공정 기판(340)을 뒤집어서 결합을 실시한다.
도 20은 본 발명에 따라 제작된 마이크로 진공 모듈을 이용하여 반도체들을 전사하는 공정을 보인다.
본 발명에 따른 마이크로 진공 모듈을 이루는 마이크로 채널에서 형성되는 진공을 이용하여, 딱딱한 모기판 상에 형성된 전자 소자를 분리하고, 이를 타겟기판에 인쇄할 수 있게 한다.
상기 마이크로 채널은 베이스 기판(110,210) 상에 형성된 홀 어레이(111,211)를 통해 이루어진다.
이하, 반도체들을 전사하는 공정을 구체적으로 설명한다.
먼저, 딱딱한 모기판 상에 인쇄 가능한 반도체를 제작한다.
마이크로 진공 모듈의 채널 패턴을 이루는 홀 어레이와 반도체 어레이의 위치를 조정하여 정확히 얼라인하고, 홀 어레이와 반도체 간에서 두 표면을 접촉시킨다.
마이크로 진공 모듈에 진공 펌프를 연결하여 마이크로 채널을 구성하는 채널 패턴 내부의 공기를 빼내면, 진공을 형성하기 위해 반도체가 마이크로 진공 모듈의 홀 어레이에 부착된다.
반도체의 분리는 웨이퍼 규모에서 가능할 수 있으며, 필요에 따라 마이크로 진공 모듈을 구성하는 복수의 채널 패턴들 중 일부에만 진공 형성을 한다. 이를 통해 진공 펌프를 통해 진공이 형성된 채널 패턴들에 해당되는 반도체들만을 선택적으로 진공 흡착함으로써 선택적 분리가 가능하다. 여기서, 반도체의 부착력은 펌프가 빼낸 공기의 양에 비례하여 증가하는데, 마이크로 진공 모듈과 반도체 간의 제1부착력이 반도체와 모기판 간의 제2부착보다 크게 유지되는 겨우에, 반도체는 모기판에서 분리가 가능해진다.
그 하단에 반도체가 부착된 마이크로 진공 모듈을 이동한 상태에서 타겟 기판 상에 위치를 정확히 맞추고, 진공을 해제하는 경우에는 부착된 전자 소자를 원하는 위치에 정확히 릴리징할 수 있다. 이 때, 마이크로 진공 모듈 상에 형성된 진공을 전체적으로 풀어주는 경우에는 전체 전사가 가능하며, 필요에 따라 마이크로 진공 모듈을 구성하는 복수의 채널 패턴들 중 일부에만 진공을 선택적으로 해제함으로써 선택적 전사를 가능하게 된다.
한편, 반도체를 타겟기판에 전사한 뒤에, 필요에 따라 나머지 소자 제작 공정을 진행하게 된다.
상술한 바와 같이, 본 발명에 따라 제작된 반도체 전사용 마이크로 진공 모듈은 전자 소자의 종류에 관계 없이 박막 형태 및 패키징된 유닛 형태 등을 포함한 모든 형태의 전자 소자들을 전사할 수 있으며, 딱딱한 기판 상에 전사 모듈이 만들어지기 때문에 모듈 크기에도 제한이 없게 되어 대면적 전사를 가능하게 한다. 또한, 필요에 따라 선택적으로 진공을 풀어줌으로써 전자 소자의 선택적 전사를 가능하게 한다.
이상에서 본 발명의 바람직한 실시 예에 대하여 설명하였으나, 본 발명은 상술한 특정의 실시 예에 한정되지 아니한다. 즉, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능하며, 그러한 모든 적절한 변경 및 수정의 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
Claims (18)
- 마이크로 진공 모듈을 이용하여 반도체를 전사하는 방법에 있어서,
상기 마이크로 진공 모듈은,
외부 펌프모듈 및 진공 조절부와 연결되는 복수의 진공홀이 형성된 진공 형성 기판; 및
상기 진공 형성 기판과 결합된 상태에서, 단수로 구성된 채널 또는 독립적으로 구성되는 복수의 채널이 구비된 패턴 형성부;를 포함하고,
상기 복수의 채널은,
모기판상에 제조된 전사 대상인 반도체의 크기보다는 작게 형성되는 복수의 진공홀에 각각 연통하도록 형성되며,
상기 복수의 진공홀은 100㎛ 미만의 지름을 갖는 상태에서, 100㎛ 이하의 폭과 길이를 갖는 마이크로 반도체에 접촉한 뒤, 진공의 흡착력을 이용하여 상기 마이크로 반도체를 분리 및 릴리징을 통해 전사하며,
상기 진공 모듈을 이루는 채널이 복수인 경우에는 채널 별로 각각 선택적으로 전사가 가능하며,
상기 채널별로 연통된 각각의 진공홀에 형성되는 흡착력으로 상기 마이크로 반도체를 상기 모기판으로부터 선택적으로 분리 가능하며,
분리시 상기 마이크로 진공 모듈과 반도체 간의 제1부착은 반도체와 모기판 간의 제2부착보다 크게 유지되는 것을 특징으로 하며,
릴리징시 상기 채널별로 연통된 진공 홀의 진공을 풀어서 상기 마이크로 반도체를 타겟 기판으로 선택적으로 릴리징 가능한,
반도체의 전사 방법.
- 삭제
- 제 1 항에 있어서,
상기 복수의 진공홀은 Si bosch 공정을 이용하여 제작하는,
반도체의 전사 방법.
- 제 1 항에 있어서,
상기 복수의 진공홀은 Laser 미세가공 공정을 이용하여 제작하는,
반도체의 전사 방법.
- 제 1 항에 있어서,
상기 복수의 진공홀은 고분자 에폭시를 이용한 패터닝 공정을 이용하여 제작하는,
반도체의 전사 방법.
- 제 1 항에 있어서,
반도체의 두께는 5 ㎛ 이하의 박막형 마이크로 LED인,
반도체의 전사 방법.
- 베이스 기판 상에 마이크로 진공 형성용 홀 기능을 수행하는 홀 어레이를 형성하는 단계;
캐리어 기판 상에 희생층을 이용하여 상기 베이스 기판을 접착하는 단계;
상기 베이스 기판 상에서 형성된 홀 어레이를 덮을 수 있는 패턴층을 형성하는 단계;
외부 펌프모듈 및 진공 조절부와 접속되는 연결공이 형성된 공정 기판을 상기 베이스 기판에 접착하는 단계; 및
상기 희생층 및 패턴층을 제거하는 단계;를 포함하는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 제 7 항에 있어서,
상기 홀 어레이는 Si bosch 공정, Laser 미세가공 및 고분자 에폭시를 이용한 패터닝 공정을 포함한 공정들 중 어느 하나의 공정을 이용하여 형성되는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 제 7항에 있어서,
상기 베이스 기판에 형성된 홀 어레이의 지름은 1㎛ 내지 1㎜ 범위이고, 상기 홀 어레이의 면적은 전사할 반도체의 면적보다 작게 제작되는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 제 9항에 있어서,
상기 베이스 기판에 형성된 홀 어레이의 지름은 100㎛ 미만의 직경으로 형성된 상태에서, 반도체인 마이크로LED는 100㎛ 이하의 폭과 길이를 갖는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 캐리어 기판 상에 희생층으로 사용될 수 있는 물질을 형성하는 단계;
상기 희생층 상에 마이크로 진공 형성용 홀 기능을 수행하는 홀 어레이를 형성하는 단계;
상기 캐리어 기판 상에 형성된 홀 어레이를 덮지 않는 방향으로 채널을 형성하는 단계;
상기 채널이 형성된 캐리어 기판과 공정 기판을 접착하는 단계; 및
상기 희생층을 제거하여 상기 캐리어 기판을 분리하는 단계;를 포함하는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 제 11항에 있어서,
상기 홀 어레이는 고분자 에폭시를 이용하여 형성할 수 있으며, 상기 홀 어레이의 면적은 전사할 반도체의 면적보다 작은 1㎛ 내지 1mm범위에서 제작되는 반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 제 12 항에 있어서,
상기 홀 어레이의 지름은 100㎛ 미만의 직경으로 형성된 상태에서, 반도체인 마이크로LED는 100㎛ 이하의 폭과 길이를 갖는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 제 11 항에 있어서,
상기 홀 어레이는 Si bosch 공정, Laser 미세가공 및 고분자 에폭시를 이용한 패터닝 공정을 포함한 공정들 중 어느 하나의 공정을 이용하여 형성되는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 제 11 항에 있어서,
상기 채널은 Si 식각, Laser 미세가공 및 고분자 에폭시를 이용한 패터닝 공정을 포함한 공정들 중 어느 하나의 공정을 이용하여 형성되는, 반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 베이스 기판 상에 채널을 형성하는 단계;
상기 베이스 기판에 형성된 채널마다 일정 간격으로 홀 어레이를 형성하는 단계;
외부 펌프모듈 및 진공 조절부와 접속되는 연결공이 형성된 공정 기판을 상기 베이스 기판에 접착하는 단계;를 포함하는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 제 16 항에 있어서,
상기 홀 어레이는 Si bosch 공정 및 Laser 미세가공 포함한 공정들 중 어느 하나의 공정을 이용하여 형성되는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
- 제 16 항에 있어서,
상기 채널은 Si 식각, Laser 미세가공 및 고분자 에폭시를 이용한 패터닝 공정을 포함한 공정들 중 어느 하나의 공정을 이용하여 형성되는,
반도체 전사용 마이크로 진공 모듈의 제작 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180067701 | 2018-06-12 | ||
| KR20180067701 | 2018-06-12 | ||
| KR20180076935 | 2018-07-03 | ||
| KR1020180076935 | 2018-07-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190140827A KR20190140827A (ko) | 2019-12-20 |
| KR102303912B1 true KR102303912B1 (ko) | 2021-09-24 |
Family
ID=68764133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190053754A KR102303912B1 (ko) | 2018-06-12 | 2019-05-08 | 반도체 전사용 마이크로 진공 모듈의 제작 방법 및 상기 마이크로 진공 모듈을 이용한 반도체의 전사 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20190378749A1 (ko) |
| KR (1) | KR102303912B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353707A (ja) * | 2004-06-09 | 2005-12-22 | Ishikawa Seisakusho Ltd | 半導体基板の分断方法および半導体チップの選択転写方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9564413B2 (en) * | 2011-09-15 | 2017-02-07 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus |
| CN106716641B (zh) * | 2014-10-17 | 2021-07-09 | 英特尔公司 | 微型led显示器和组装 |
| JP6548566B2 (ja) * | 2015-12-15 | 2019-07-24 | キヤノン株式会社 | 貫通配線基板の作製方法、及び電子デバイスの作製方法 |
| US10978332B2 (en) * | 2016-10-05 | 2021-04-13 | Prilit Optronics, Inc. | Vacuum suction apparatus |
| CN107039298B (zh) * | 2016-11-04 | 2019-12-24 | 厦门市三安光电科技有限公司 | 微元件的转移装置、转移方法、制造方法、装置和电子设备 |
| US20180190614A1 (en) * | 2016-12-05 | 2018-07-05 | Ananda H. Kumar | Massively parallel transfer of microLED devices |
| KR101809252B1 (ko) * | 2017-02-24 | 2017-12-14 | 서울대학교산학협력단 | 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치 |
-
2018
- 2018-12-19 US US16/225,178 patent/US20190378749A1/en not_active Abandoned
-
2019
- 2019-05-08 KR KR1020190053754A patent/KR102303912B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353707A (ja) * | 2004-06-09 | 2005-12-22 | Ishikawa Seisakusho Ltd | 半導体基板の分断方法および半導体チップの選択転写方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190140827A (ko) | 2019-12-20 |
| US20190378749A1 (en) | 2019-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10212867B2 (en) | Transfer apparatus and transfer method | |
| US9496155B2 (en) | Methods of selectively transferring active components | |
| US20190080954A1 (en) | Apparatus for manufacturing semiconductor | |
| US6517995B1 (en) | Fabrication of finely featured devices by liquid embossing | |
| KR101814104B1 (ko) | 초소형 led 전극어셈블리 및 이의 제조방법 | |
| JP2017034261A (ja) | 印刷可能半導体素子を製造して組み立てるための方法及びデバイス | |
| US11631601B2 (en) | Transfer head for transferring micro element and transferring method of micro element | |
| JPH11307878A (ja) | 光入出力素子アレイ装置の製造法 | |
| US20080296803A1 (en) | Nano-imprinting process | |
| CN111128819B (zh) | 一种微器件转移装置及其制备方法 | |
| US20190378744A1 (en) | Method for manufacturing light emitting device | |
| US20190252221A1 (en) | Method for transferring micro device | |
| US11652082B2 (en) | Particle capture using transfer stamp | |
| US20210242287A1 (en) | Integration of microdevices into system substrate | |
| WO2013008745A1 (ja) | 薄膜パターン形成方法及び有機ｅｌ表示装置の製造方法 | |
| KR102303912B1 (ko) | 반도체 전사용 마이크로 진공 모듈의 제작 방법 및 상기 마이크로 진공 모듈을 이용한 반도체의 전사 방법 | |
| JP2004219964A (ja) | 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置 | |
| JP2004184978A (ja) | 平面ディスプレイ基板 | |
| KR102656505B1 (ko) | 마이크로 전사 인쇄를 이용한 다이-대-웨이퍼 본딩 | |
| JP2006511969A (ja) | 液体の小滴でのマイクロメートル寸法の電子物体の操作 | |
| US11295972B2 (en) | Layout structure between substrate, micro-LED array and micro-vacuum module for micro-LED array transfer using micro-vacuum module, and method for manufacturing micro-LED display using the same | |
| JP5551511B2 (ja) | Ｍｅｍｓチップの製造方法および製造装置 | |
| US20230261149A1 (en) | Printed components in device pockets | |
| JP4534491B2 (ja) | 電子応用装置の製造方法およびマイクロロッドトランジスタのアッセンブリ方法 | |
| US20230356520A1 (en) | Micro-transfer printing from adhesive surfaces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |