JP2006503279A - センサ配置およびセンサ配置の駆動方法 - Google Patents

Abstract

本発明は、センサ配置（８００）およびセンサ配置の駆動方法に関する。センサ配置は、基板上および／または基板内に形成された複数のセンサ装置（６００）を有する。その際、複数のセンサ装置の各々が、電気信号変換器（６０１）と、信号変換器と接続されたセンサ要素であって、センサ要素におけるセンサイベントによって信号変換器の導電性に特定的に影響する、センサ要素（６０２）とを有する。さらに、各センサ装置は、信号変換器の電圧を一定に維持する装置（６０３）と、信号変換器を流れる電流の値をセンサ信号として検出する装置とを有する。

Description

本発明は、センサ配置およびセンサ配置の駆動方法に関する。

生物学と半導体技術との間のインタフェースは、学術的および経済的観点から興味あることである。この関係において、例えば、生物的細胞群（例えばニューロン）とシリコンマイクロエレクトロニクスとの間の結合があげられる。生物的システムは、半導体技術によるセンサの表面上において、マトリックス状に配置されたセンサ素子によって、場所的あるいは時間的に解決されて検査され得る。特に、細胞成分の変化パラメータは、例えば、センサ素子としてイオン感応電界効果トランジスタ（ＩＳＦＥＴ）を用いて局部的なｐＨ値を検出することによって、評価され得る。ＩＳＦＥＴは、検出される帯電粒子と有効にコンタクトするイオン感応層を有し、その際、帯電粒子はＩＳＦＥＴの導電性に特定的に影響し、それはセンス量として検出される。

大きな興味から、生物的システムの反応の研究は、電気的シミュレーション上にある。ニューロン（神経細胞）は、イオン経路を介して、表面の所定の領域内の細胞膜内において、わずかな電流を生成し、その電流は、その下の配置されたセンサによって検知される。センサの場所的および時間的解決に対する必要な高い要求は、シリコンマイクロエレクトロニクスによって達成される。

また、医薬分析あるいはＤＮＡ鑑定のような他の重要な分野においても、センサ素子のマトリックス状に配置は使用されている。

集積回路内の半導体センサのこのようなあるいは他の可能な使用のために、非常に多数のセンサが共通のセンサレイ内に集積されることが有利である。小さい（大きい場合はなおさら）センサレイにおいて、各センサは独自の読み取り回路に接続されていない。そのために要求される配線数およびアレイの外部に配置された読み取り回路の冗長性は、そのような処理に対抗する。

図１には、従来技術による、４個のセンサ装置１０１〜１０４、スイッチ１０５として示されたマルチプレクサ、および読み取り回路１０６を有するセンサ配置１００が概略的に示される。

センサ装置の個々の出力は、マルチプレクサ１０５の使用によって、すなわち逐次に、読み取られる。各々、マルチプレクサ１０５を介して読み取り回路１０６に接続されるセンサ装置１０１〜１０４は、検知される結果（例えば、フォトセンサによる照明強度、あるいは各センサ装置に配置された神経細胞の電気信号）によって較正された出力電圧を出力する。この状況を概略的に示すために、センサ装置１０１〜１０４は、電圧源Ｖ_１、Ｖ_２、Ｖ_３、Ｖ_４として示される。

図１に示されたシナリオによれば、第１のセンサ装置１０１はマルチプレクサ１０５を介して読み取り回路１０６に接続される。読み取り回路１０６によって、各センサ装置１０１〜１０４の出力電圧は、さらなる処理のための増幅される。

多数のセンサ装置の測定値の評価には、高い検査レートが要求されるため、個々のセンサ装置はかなり短時間において読み取られねばならない。そこから、システムの時間的解決策に対する高い要求が生じる。

図２に示めされる従来技術によるセンサ配置２００は、図１に示された部品の他に、各センサ装置の内部抵抗Ｒ_ｉ ２０１、およびセンサ装置１０１〜１０４に共通の容量Ｃ ２０２を示す。センサ配置２００の時定数は、センサ装置１０１〜１０４の内部抵抗Ｒ_ｉおよび充電される容量Ｃ ２０２からなるＲＣ接続によって決定される。この２つのパラメータは、所定の製造技術によって決定される制限によって影響される。そのため、得られる時定数τ＝ＲＣも、制限される。

時定数τは、具体的には、出力信号が（１−１／ｅ）＝６３％から最終値まで上昇する時間を定める。センサ配置２００の過渡応答によって引き起こされる測定誤差が所定の許容限界内にある必要があるため、必要に応じて、何倍かの時定数（例えば、２τあるいは３τ）が待たれなけねばならない。そのため、時定数τは、連続する測定間の最小達成時間に対して、特定的な量である。その結果、所定の検査レートにおいて所定の時間内に読み取られ得るセンサ装置の最大数の制限が、時定数τの値から生じる。

図３は、センサ装置２０１〜２０４のそれぞれがマルチプレクサ１０５を介して読み取り回路１０６を接続された（ｔ＝０）後の、各センサ装置２０１〜２０４における信号経過の時間に対する依存性を概略的にグラフ３００に示す。

グラフ３００の横座標３０１に沿って、マルチプレクサ１０５の切替え（ｔ＝０）から経過した時間が示さる。時刻ｔ_０において初めて信号経過は許容値Ｖ_ｔｏｌを下回る。グラフ３００の縦座標３０２に沿って、図１、図２において概略的に示された電圧源Ｖ_１〜Ｖ_４における時間的な信号経過が示される。信号経過曲線３０３は、容量２０２あるいは抵抗Ｒ_ｉの過渡応答を反映し、下降する指数関数とよく近似する。明らかに、時刻ｔ_０において初めて動的な誤差が許容誤差を下回り、そのため、少なくとも要求される測定時間は、ｔ_０である。

従来技術により知られたセンサ配置においては、センサレイのセンサ装置は電圧領域において読み取られ、すなわち、測定量は電圧に置き換えられる。ＲＣ定数を小さく維持するため、およびその結果、十分多くのセンサ装置から十分早い読み出しを可能にするために、内部抵抗Ｒ_ｉを低減し、その結果、時定数τを低減することが試みられる。

一つの手段は、センサ装置の内部抵抗Ｒ_ｉを回路構成に依存せずに低減させるために、回路の出力トランジスタの駆動能力を増加することである。この処置の不利な点は、増加する面積、および先行する増幅段あるいは接続されたセンサの増加する容量性負荷であり、それは信号を弱める。非常な面積制限および効果的な面積要求に基づいて、この解決策は多くの使用分野において適正ではない。

通常、電圧領域において駆動される集積回路に対して、一連の基本回路が出力駆動回路のために使用される。追加的な、センサ装置内に集積された出力駆動回路における、センサ装置の場所要求の増大、およびその結果、達成され得る空間的解決策の減少は、不都合なことである。以下の考察に対する範囲制限は、センサ電極に接続される出力トランジスタは、同時に信号増幅に使用されることである。しかしながら、これは、決して必須条件ではない。

図４において、出力駆動回路４００が示され、ここで、ＭＯＳトランジスタ４０１はコモンソース回路において駆動される。

センサ装置は電圧源Ｖ_Ｇ ４０２として示される。さらに、出力駆動回路４００において、定電流源Ｉ_０ ４０３、センサ装置の内部抵抗を表す抵抗Ｒ ４０４、およびセンサ配置の容量を表す容量Ｃ ４０５が示される。容量Ｃ ４０５に出力電圧Ｖ_ｏｕｔが存在する。電圧源４０２は、ＭＯＳトランジスタ４０１のゲート端子に接続される。ＭＯＳトランジスタ４０１のソース／ドレイン端子の１つはグランド４０７に接続され、他方、ＭＯＳトランジスタ４０１のもう一方のソース／ドレイン端子は、定電流源４０３、抵抗４０４、および容量４０５に接続される。ＭＯＳトランジスタ４０１の動作点は、定電流源４０３、抵抗４０４、および電圧源Ｖ_Ｇ ４０２によって決定される。

図４Ｂにおいて、図４Ａに示された出力駆動回路４００の小信号等価回路４１０が示される。等価回路４１０において、制御電流源４１１（ｇ_ｍΔＶ_Ｇ）、実効内部抵抗４１２（ｇ_ｄｓ＋Ｒ^−１）^−１、および充電される容量４０５が示される。ｇ_ｄｓによって、ＭＯＳトランジスタ４０１の出力コンダクタンスが示され、ｇ_ｍによってＭＯＳトランジスタ４０１の相互コンダクタンスが示される。

図４Ａ、図４Ｂに示されたＭＯＳトランジスタ４０１のコモンソース接続において、ＭＯＳトランジスタ４０１のソース／ドレイン端子の１つは、グランド４０７に接続される。出力駆動回路４００の動作点は、電圧源Ｖ_Ｇ ４０２のＭＯＳトランジスタ４０１のゲート端子と同一部分、およびＭＯＳトランジスタ４０１のもう一方のソース／ドレイン端子と接続される、定電流源Ｉ_０を介して、内部抵抗Ｒによって設定される。あるいは、定電流源Ｉ_０ ４０３を使用しない解決策においては、内部抵抗Ｒ ４０４のみによっても可能である。図４Ｂに示された出力駆動回路４００においては、定電流源４０３および内部抵抗４０４の端子に、各々、供給電圧４０６が印加され、他方、電圧源Ｖ_Ｇ ４０２の端子、ＭＯＳトランジスタ４０１のソース／ドレイン端子の１つ、および容量４０５の端子は、グランド電位４０７にある。

ゲート電圧Ｖ_Ｇが変更される（例えば、センサイベントによって）と、ＭＯＳトランジスタ４０１のドレイン電流Ｉ_Ｄは、ｇ_ｍΔＶ_Ｇだけ変化する。これは、出力駆動回路４００の等価回路を示す図４Ｂからの制御された電流源４１１によって象徴される。出力電圧ΔＶ_ｏｕｔの変化は、ＭＯＳトランジスタ４０１および実効抵抗４１２の変更された電圧降下によって生じる。低周波数ωに対して容量Ｃがよい近似において無視されるため、そこからオープンループゲインＡ（ω＝０）が生じ、それは以下のように記載され得る。
Ａ（ω＝０）＝ΔＶ_ｏｕｔ／ΔＶ_Ｇ＝ｇ_ｍ／（ｇ_ｄｓ＋Ｒ^−１） （１）
等式（１）にＣＭＯＳ技術に典型的なトランジスタパラメータを設定すると、そこから、ほぼ１０〜ほぼ５０の因子（Ｆａｋｔｏｒ）が生じる。それによって、小振幅信号は第１の増幅段によって増幅され、小振幅信号はノイズ効果によって妨害されない。増幅器の時定数τ_Ｃは、以下に示される。
τ_Ｃ＝Ｃ／（ｇ_ｄｓ＋Ｒ^−１） （２）
容量は使用される技術によって設定され、その限りにおいては、例えば最適化されたレイアウトによって、かなり制限された量において影響され得る。パラメータＲおよびｇ_ｄｓは、所定の増幅のためおよび面積制限のために、任意に変化させ得ない。そのため、この限界条件から、最大伝送帯域幅に対する限界値が生じる。

さらに、図５Ａに関連して、従来技術によるさらなる出力駆動回路５００が説明される。図５Ｂに関連して、図５Ａに示された出力駆動回路５００の等価回路５１０が説明される。出力駆動回路５００の、出力駆動回路４００に含まれる同一部品は、同一の参照符号を有する。

図５Ａに示された出力駆動回路５００においては、ＭＯＳトランジスタ４０１はソースホロワ回路で形成されている。図４Ａに示された出力駆動回路４００とは異なり、定電流源４０３、電圧源４０２および容量４０５に接続されないＭＯＳトランジスタ４０１のソース／ドレイン端子は、供給電圧４０６の電位にある。さらに、出力駆動回路５００においては、定電流源４０３および容量４０５の端子は、グランド電位４０７にある。定電流源Ｉ_０ ４０３および電圧源Ｖ_Ｇ ４０２は、ＭＯＳトランジスタ４０１の動作点を決定する。

定電流源Ｉ_０ ４０３に接続されたＭＯＳトランジスタ４０１のソース／ドレイン端子の電流は、定電流源Ｉ_０ ４０３によって決定される。ＭＯＳトランジスタ４０１のゲート電圧は、電圧源Ｖ_Ｇ ４０２によって設定される。さらに、充電される容量Ｃ ４０５が示される。

図５Ｂの小信号等価回路５１０内において、制御された電流源ｇ_ｍ（ΔＶ_Ｇ−ΔＶ_ｏｕｔ）５１１および内部抵抗ｇ_ｄｓが示される。図５Ｂに示された小信号等価回路５１０によれば、図５ＡによるＭＯＳトランジスタ４０１の下方ののソース／ドレイン端子における、電流の電界効果による変動は、制御された電流源ｇ_ｍ（ΔＶ_Ｇ−ΔＶ_ｏｕｔ）５１１によって示される。

図５ＡによるＭＯＳトランジスタ４０１の下方ののソース／ドレイン端子の電圧に対するこの電流の依存性は、コンダクタンスｇ_ｄｓによって決定される。増幅器の時定数τｃはＲＣ接続によって決定され、以下で表される。
τ_Ｃ＝Ｃ／（ｇ_ｄｓ＋ｇ_ｍ） （３）
等式（３）の時定数τｃは、抵抗Ｒの値がＭＯＳトランジスタ４０１の相互コンダクタンスの逆数ｇ_ｍ ^−１に等しい場合（等式（２）参照）、図４ＡのＭＯＳトランジスタ４０１のコモンソース接続のシナリオに則する。２つの回路構成によれば、増幅は、近似的に一つである、つまり：
Ａ（ω＝０）＝ΔＶ_ｏｕｔ／ΔＶ_Ｇ＝ｇ_ｍ／（ｇ_ｍ＋ｇ_ｄｓ）≦１ （４）。

この低い増幅は、センサ装置から生じる小さい振幅に基づき、不都合である。なぜなら、ノイズ効果が測定信号の品質を低下し得るからである。

記載された原理の実現例が、ＣＭＯＳカメラに基づいて、［１］に示される。

要約すると、センサレイのセンサ信号を読み取るための従来技術によって知られた回路構成は不十分である。なぜなら、充電される容量から、個別のセンサ装置の読み取りのための大きな時定数が生じるからである。これは、好適でない時間解決策を導く。さらに、従来技術によって知られた回路構成における頻繁な小さいセンサ信号の増幅は、十分ではない。

本発明の課題は、十分高い信号増幅によって、センサ信号の早い読み取り、すなわち広い帯域幅を可能にする、高い空間的解決策を有するセンサ配置を製造することにある。

本課題は、独立請求項による特徴を有する、センサ配置およびセンサ配置の駆動方法によって解決される。

本発明によるセンサ配置は、基板上および／または基板内に形成された複数のセンサ装置を含む。各複数のセンサ装置は、電気信号変換器と、信号変換器と接続されたセンサ要素であって、センサ要素におけるセンサイベントによって信号変換器の導電性に特定的に（ｃｈａｒａｋｔｅｒｒｉｓｔｉｓｃｈ）影響する、センサ要素とを有する。さらに、本発明によるセンサ装置は、信号変換器の電圧を一定に維持する装置を有する。各センサ装置は、さらに、信号変換器を流れる電流の値をセンサ信号として検出する装置を有する。

さらに、本発明によれば、上記特徴を有するセンサ配置を駆動する方法が提供され、その際、該方法によって、信号変換器の導電性が、センサ要素におけるセンサイベントによって特定的に影響される。さらに、信号変換器の電圧が一定に維持される。信号変換器を流れる電流が、センサ信号として検出される。

本発明の基本理念は、電圧の代わりに、センサ素子に接続された信号変換器における電流を検出することにある。従来技術のように電圧ではなく、本発明により電流が検出されることにより、容量の再充電（Ｕｍｌａｄｅｎ）が避けられる。それによって、より広い帯域幅、すなわちセンサ配置のセンサ要素のより速い読み出しが可能になる。システムの時定数はセンサ配置の内部の相互接続（Ｖｅｒｓｃｈａｌｔｕｎｇ）によって確定されず、外部回路によって確定される。本発明によれば、明らかに、センサ信号としての電圧は、外部的に固定される。本発明によるセンサ配置のための回路構成によって、所定の技術のもとに、特に多数のセンサ要素と特に高い走査レートが可能になり、それによって、センサ要素を読み出すための小さい時定数が得られる。本発明によるセンサ装置の配線によって、センサ電圧に代えてセンサ電流が検出され、それは、高い増幅と短い遅延を導く。

電圧Ｖ_ｏｕｔに代えて電流Ｉ_ｏｕｔが、センサ装置あるいは信号変換器の出力段での出力の大きさとして使用されるため、容量の電圧は出力の大きさに依存せず、例えば、出力電圧の値に一定に維持され得る。集積されたリード線の誘導特性は、容量的特性に対して一般になおざりにされるため、かなり減少された時定数がそこから生じる。実際、測定回路の不可避な内部抵抗は、はずかな電圧降下を導く。しかしながら、測定回路はセンサ装置の外部に位置するため、その内部抵抗は小さく維持される。そのため、時定数τ＝ＲＣは、従来技術と比べて大幅に小さい。その結果、より速く読み出し可能なセンサ配置あるいはセンサ装置の数を増加させることが可能である。

明らかに、センサ装置の出力駆動回路は、「電流モード技術」において実施される。

本発明のさらなる重要な局面は、多数のセンサ装置が、基板上および／または基板内に形成されることにある。換言すれば、本発明によるセンサ配置は、集積回路として、例えばシリコン基板（例えば、ウェーハ、チップ等）上および／またはシリコン基板内に実現される。それによって小型化が達成され、その結果、多数のセンサ装置を有するアレイが製造される。さらに、最新のおよび成熟したシリコンマイクロ技術を使用によって、適正なコストを有するセンサ配置が製造され得る。

本発明の好ましいさらなる形態は、従属請求項によって提供される。

センサ配置において、電気信号変換器は、好ましくはトランジスタ（例えば、バイポーラトランジスタ）である。

本発明による複数のセンサ装置の内の少なくとも一部においては、電気信号変換器は、ゲート端子がセンサ要素に接続された電界効果トランジスタであり、電圧を一定に維持する装置は、電界効果トランジスタのソース端子とドレイン端子との間の電圧を一定に維持するように設定されている。電界効果トランジスタは、電気信号変換器として、ゲート電圧の変更が、電界効果トランジスタのチャネル領域の導電性の変更に置き換えられ、その結果、電界効果トランジスタのチャネル領域の変更されたオーミック抵抗によって、ソース／ドレインを介して流れる電流の値が、特定的に（ｃｈａｒａｋｔｅｒｉｓｔｉｓｃｈ）影響される。

電界効果トランジスタに代えて、電気信号変換器は、任意に構成された制御可能なオーミックな抵抗、例えばポテンショメータとして実施され得る。ポテンショメータの抵抗値は、センサイベントに起因して、例えば電気信号によって制御される。

さらに、本発明によるセンサ装置は、電流の値がセンサ信号として提供される評価ユニットを有する。

評価ユニットは、好ましくは、電流の値からその値に特定の電圧を形成し、あるいは電流の値をこれに特定のデジタルコード値にマップする。

換言すれば、検出された電流は電圧に変換され、それは、信号のさらなる処理に有利となり得る。さらに、アナログ電流信号はデジタル信号に変換され得、それにより、エラーに耐性な信号に変換され得る。

特に、評価ユニットは、特に相互接続内において電圧フォロアとしての演算増幅器を有し、演算増幅器は、センサ信号が印加され得る第１の入力部を有する。演算増幅器は、さらに、基準電圧が印加され得る第２の入力部を有する。演算増幅器の出力部には、特定の電圧が提供され、第１の入力部と出力部とが抵抗によって互いに接続される。

センサ配置はバイオセンサ配置として形成され得る。各センサ装置のセンサ要素は、例えば、センサ要素上に成長した神経細胞の電気信号を検出し得る。あるいは、センサ要素は、ＩＳＦＥＴを用いて、センサ要素上の帯電粒子を検出し得る。

センサ配置は、各センサ装置の較正のための較正装置を有し、較正装置は、電界効果トランジスタのゲート領域が電流が電界効果トランジスタのパラメータ変動に依存しないような較正電位にもたらされ得るように、設定されている。例えば、製造方法に制限されて、異なるセンサ装置の電界効果トランジスタは、異なるパラメータ（例えば、閾値電圧）を有し得る。較正によって、パラメータ変動がセンサイベントの検出の際の変更を導かないことが保証される。

特に、自動ゼロ技術（Ａｕｔｏ−Ｚｅｒｏｉｎｇ−Ｔｅｃｈｎｉｋ）に基づいた較正装置の実装によって、センサ装置は較正され得、その結果、強固なセンサ配置が製造される。それによって、各センサ装置の部品の、例えば電界効果トランジスタとして実施された信号変換器のパラメータ変動に起因する信号影響は、回避される。

較正装置は、較正のために、電界効果トランジスタのゲート端子および１つのソース端子／ドレイン端子に較正電流が提供可能なように設定され得る。

代替的に、評価ユニットは、センサイベントの際に各電界効果トランジスタのパラメータ変動に依存しない電流の値を形成するように設定されている、相関二重サンプリング装置を有し得る。

相関二重サンプリング原理によれば、明らかに、第１のステップにおいて、センサ装置内のセンサイベントが検出され、センサ信号が格納される。このセンサ信号は、センサ装置の物理的パラメータ（例えば、電界効果トランジスタの幾何学的なパラメータ）の値の変動に依存し、さらに、さらなる部品の、例えばセンサ信号を増幅するための増幅器の物理的パラメータに依存する。第２のステップにおいて、センサイベントの存在なしに、センサ装置の物理的パラメータにのみに依存する補助信号が検出される。センサ信号から補助信号を差し引くことによって、実質的に物理的パラメータの値に依存しないセンサ信号が得られる。

特に、本発明による相関二重サンプリング装置は、較正フェーズにおいて、電界効果トランジスタのゲート領域が較正電位にもたらされ、電流の関連する値が較正信号として検出され、格納されるように設定され得る。検出フェーズにおいて、電流の値がセンサイベントによってセンサ信号として検出され得る。評価フェーズにおいて、センサ信号および較正信号が共に評価され得る。

好ましくは、センサ装置は、実質的に、基板上および／または基板内にマトリクス状に配置され、行ラインおよび列ラインを用いて、センサ装置が個々に、行によって、あるいは列によって制御可能であるように互いに接続される。

本発明のセンサ配置によれば、１つに行ラインあるいは１つの列ラインにおける複数のセンサ装置の少なくとも一部分のために、少なくとも１つの評価ユニット、少なくとも１つの較正装置、および／または少なくとも１つの相関二重サンプリング装置が共通に提供される。

以下において、本発明によるセンサ配置を駆動するための、本発明による方法が詳述される。センサ配置の形態は、センサ配置を駆動する方法にも有効であり、その逆も有効である。

本発明の方法によれば、信号変換器として、ゲート端子がセンサ要素に接続された電界効果トランジスタが使用され得、電圧を一定に維持する装置によって、電界効果トランジスタのソース端子とドレイン端子との間の電圧が一定に維持される。

さらに、センサイベントの際に電流の値が電界効果トランジスタの特性（例えば、製造制限されたゲート絶縁膜の厚さの、所定値あるいは平均値からの偏り）に依存しないように、各電界効果トランジスタのゲート領域が、較正電位にもたらされることによって、各センサ装置が較正され得る。

相関二重サンプリング方法を使用することによって、センサイベントの際に電界効果トランジスタの特性に依存しない電流の値が形成され得る。

本発明の実施例を図に示し、以下により詳しく説明する。

図６を参照しながら、本発明の好適な実施例によるセンサ装置６００について以下に記載する。

図６に示されるセンサ６００は、電気信号変換器として電界効果トランジスタ６０１を有する。その上、センサ装置６００は、電界効果トランジスタ６０１に接続されたバイオセンサ要素を有し、図６において、このバイオセンサ要素は電圧源６０２として模式的に表される。バイオセンサ要素においてセンサイベントが起こると、このセンサイベントのために電界効果トランジスタ６０１のチャネル領域の導電性が特定的に影響を受ける。

電界効果トランジスタ６０１の第１のソース／ドレイン端子６０１ａは、センサ電流Ｉ_ｏｕｔを検出する電流計６０３の１つの端子に接続され、この電流計のもう一方の端子に供給電圧６０４が印加される。電界効果トランジスタ６０１の第２のソース／ドレイン端子６０１ｂは、グラウンド電位６０５にある。この相互接続のために、ソース／ドレイン端子６０１ａとソース／ドレイン端子６０１ｂとの間には一定の電位差が印加される。さらに、定電圧Ｖ_ｏｕｔは、供給電圧６０４とグラウンド電位との差により生じるが、センサ装置６００の実効容量を表すコンデンサ６０６にも存在する。電流計６０３は、電界効果トランジスタ６０１の第１のソース／ドレイン端子６０１ａを介して流れる電流の値をセンサ信号として検出する装置である。

電界効果トランジスタ６０１のゲート端子６０１ｃは電圧源６０２に接続される。電界効果トランジスタ６０１のソース／ドレイン端子６０１ａとソース／ドレイン端子６０１ｂとの電位差は一定である。電界効果トランジスタ６０１の第１のソース／ドレイン端子６０１ａはコンデンサ６０６の１つの端子に接続され、さらに電流計６０３にも接続される。

バイオセンサ要素の上でセンサイベントが起こると、それに従って電圧源６０２の電圧Ｖ_Ｇは変化する。電圧Ｖ_Ｇは、電界効果トランジスタ６０１のゲート端子６０１ｃに供給され、それに従って電界効果トランジスタ６０１のチャネル領域の導電性は特定的に影響を受ける。その結果、電界効果トランジスタ６０１のソース／ドレイン端子６０１ａを介する電流フローの値は電流計６０３に検出されるが、センサイベントの特定的な尺度である。

電界効果トランジスタ６０１は「電流モード」で動作される。電圧源６０２ Ｖ_Ｇはゲート領域６０１ｃにおける電位を決定する。その一方で、第１のソース／ドレイン端子６０１ａの電位は供給電圧６０４に固定される。出力電流Ｉ_ｏｕｔは電流計６０３により検出される。この電位差が一定であるために、容量Ｃ６０６は再充電する必要はないということに留意されたい。

図７を参照しながら、本発明の好適な実施例による評価ユニット７００について以下に記載する。

この評価ユニットは、センサラインにおける電位を一定に保つ機能および検出したセンサ電流を検出と同時に（好ましくは線形に）センサ電圧に変換する機能を有する。これにより、電圧領域においてさらなる処理が可能になる。

多くの応用例においては、検出されたセンサ電流が電圧信号に変換されると有利であり得る。図７に示される評価ユニット７００は、電流信号ΔＩ_ｍｅａｓの電圧信号ΔＶ_ｏｕｔへの変換を可能にする例示的な実施形態を示す。図７に示される回路は、このラインにおける電圧を一定に保つためにおよび変更された電流Ｉ_ｍｅａｓを変更された出力電圧Ｖ_ｏｕｔ＝Ｉ_ｍｅａｓＺに変換するために用いられる。ここにおいて、Ｚは抵抗７０１の値を意味する。

図７に示されるように、評価ユニット７００の入力７０２に電流ΔＩ_ｍｅａｓの変更された値がセンサ信号として供給される。評価ユニット７００はオペアンプ７０３を有する。オペアンプ７０３は反転入力部７０３ａを有し、反転入力部７０３ａにはセンサ信号ΔＩ_ｍｅａｓが供給される。その上、オペアンプ７０３は非反転入力部７０３ｂを有し、非反転入力部７０３ｂには一定の基準電位Ｖ_ｋａｌが印加される。オペアンプ７０３の出力部７０３ｃに特定的な電圧ΔＶ_ｏｕｔが提供される。オペアンプ７０３の出力７０３ｃは、抵抗Ｚ ７０１を介してオペアンプ７０３の反転入力部７０３ａにフィードバックされる。図７にさらに示されるように、オペアンプ７０３の非反転入力部７０３ｂにおける電位Ｖ_ｋａｌは定電圧源７０４により供給される。グラウンド電位６０５とオペアンプ７０３の非反転入力７０３ｂと間に定電圧源７０４が接続される。

図８を参照しながら、本発明の第１の好適な例示的な実施形態によるセンサ配置８００について以下に記載する。

センサ配置８００は、マトリックス状に配置され、センサ装置８０１を個々にまたは列ごとに駆動し得るように行ラインおよび列ラインにより接続される複数のセンサ装置８０１を有する。

センサ配置８００のセンサ装置８０１はシリコン基板（図示していない）の上および中に形成される。すなわち、センサ配置８００は集積回路として実現される。

センサ配置８００は複数のセンサ装置８０１を有するが、図を簡略化するために、センサ装置８０１のｎ番目および（ｎ＋１）番目の列、並びにセンサ装置８０１のｍ番目および（ｍ＋１）番目の行のみが図８に示される。

例として、図８におけるｎ番目の列およびｍ番目の行に配置されるセンサ装置８０１の構成について以下により詳しく記載する。

図８において、センサ配置８００のセンサ要素８０１は、電圧源８０２として模式的に示され、このセンサ要素はグラウンド電位６０５とコンデンサ８０３の１つの端子との間に配置される。コンデンサ８０３は、このセンサ要素に加えられ、検出トランジスタ８０４のゲート領域８０４ｃからその上に位置する検出される帯電粒子を空間的に分離する誘電体を記号で表したものである。コンデンサ８０３のもう１つの端子は、較正トランジスタ８０５の第１のソース／ドレイン端子８０５ａにさらに接続される。較正トランジスタ８０５の第２のソース／ドレイン端子８０５ｂは、検出トランジスタ８０４の第１のソース／ドレイン端子８０４ａに接続される。その上、検出トランジスタ８０４の第１のソース／ドレイン端子８０４ａは選択トランジスタ８０６の第１のソース／ドレイン端子８０６ａに接続される。選択トランジスタ８０６の第２のソース／ドレイン端子８０６ｂは切替え素子８０７に接続されるが、切替え素子８０７は、センサ装置８０１の各行に共通に提供される。選択トランジスタ８０６のゲート端子８０６ｃは第１の列ライン８０８に接続され、列ライン８０８はセンサ装置８０１の各列に共通に提供される。検出トランジスタ８０４の第２のソース／ドレイン端子８０４ｂは行ライン８０９に接続されるが、行ライン８０９はセンサ装置８０１の各行に一緒に供給される。切替え素子８０７は２つのスイッチ位置「ａ」およびスイッチ位置「ｂ」のうちの１つにスイッチされ得るが、どちらにスイッチされるかは較正モードと測定モードのどちらにセットされるかということに依存する。図８に示されるシナリオに従うと切替え素子８０７は「ｂ」の位置にあり、選択トランジスタ８０６の第２のソース／ドレイン端子８０６ｂは較正定電流源８１０に接続される。これとは対照的に切替え素子８０７が「ａ」のスイッチ位置（図示していない）にある場合には、選択トランジスタ８０６の第２のソース／ドレイン端子８０６ｂは検出定電圧源８１１に接続される。電流検出ユニット８１２、例えば電流計によって行ライン８０９に流れる電流の値は検出され得る。

さらに、選択端子８１３は第１の列ライン８０８に接続される。論理値「１」を有する電気信号が選択端子８１３に加えられる場合には、センサ装置８０１の関連する列の選択トランジスタ８０６は全て導電性があり、センサ装置８０１ｃの関連する列が選択される。さらに、較正端子８１４はいずれの場合にも、それぞれの第２の列ライン８１５に接続され、その際、センサ装置８０１の各列のために、共通の第２の列ライン８１５および共通の較正端子８１４が提供される。較正端子８１４において論理値「１」を有する信号が存在する場合には、センサ装置８０１の関連する列の較正トランジスタ８０５は全て導電性があり、これにより較正が可能になる。

センサ配置８００の機能について以下により詳しく記載する。

第１に、別々のセンサ装置の変動特性（例えば、検出トランジスタ８０４の閾電圧の値の変動）を補償するために、センサ装置８０１が列ごとに較正される方法について記載する。ｎ番目の列を較正するために、センサ装置８０１のｎ番目の列の選択端子８１３に加えられる論理値「１」を有する制御信号によりｎ番目の列が唯一の列として有効化される。センサ装置８０１のその他の全ての列の選択端子８１３において、論理値「０」を有する信号が存在する。その結果、センサ装置８０１のｎ番目の列の選択トランジスタ８０６のチャネル領域は、導電性がある。その一方で、センサ装置８０１のその他の全ての列の選択トランジスタ８０６には導電性がない。切替え素子８０７を有する読出または較正回路は、いずれの場合にもセンサ装置８０１の各行の外側に位置する。この較正を実行するために、このスイッチは位置「ｂ」に移される。このシナリオは図８に示される。較正するために、センサ装置８０１のｎ番目の列の較正端子８１４に論理値「１」を有する信号が絶えず加えられており、導電性のある選択トランジスタ８０６および導電性のある較正トランジスタ８０５を介して、較正定電流源８１０は検出トランジスタ８０４のゲート端子８０４ｃに接続される。その結果、定電流Ｉ_ｋａｌがセンサ装置８０１に印加される。較正トランジスタ８０５がオン状態である場合には、検出トランジスタ８０４を介して電流Ｉ_ｋａｌを引き出すために必要な電圧は、検出トランジスタ８０４のゲート端子８０４ｃにおいて正確に達成される。検出トランジスタ８０４の電気的パラメータが統計効果のために変わり得るために、この電圧は、センサ装置８０１のｎ番目の列の各センサ装置８０１で異なる。ゲート端子８０４ｃと検出トランジスタ８０４の第１のソース／ドレイン端子８０４ａとの較正トランジスタ８０５を介する接続が、較正端子８１４において論理値「０」に移される信号により再び遮られる場合には、電流値Ｉ_ｋａｌに関連するゲート電圧が、検出トランジスタ８０４のゲート端子８０４ｃに明らかに蓄えられる。この較正方法は、全ての列に対して順次繰り返される。

センサ配置８００の測定フェーズについて以下に記載する。

この目的のために、切替え素子８０７はスイッチ位置「ａ」（図８には示していない）にスイッチされる。その結果、定電圧Ｖ_{ｄｒａｉｎ}は、検出定電圧源８１１を用いて、回路デバイス８０１の関連する行の全ての回路装置８０１に印加される。センサ配置８００は順次列ごとに読出される。読出されるべき列は、論理値「１」を有する電位に移される関連した選択端子８１３により選択され、センサ配置８０１に関連する列の選択トランジスタ８０６は全て導電性のある状態になる。センサ装置８０１の選択された列におけるセンサ装置８０１のセンサ要素においてセンサイベントが起こらない場合には、較正フェーズにおいて検出トランジスタ８０４のゲート端子８０４ｃに蓄えられたＤＣ成分は、有効化されたセンサ装置８０１を介して流れる。パラメータ変動、特に検出トランジスタ８０４のパラメータ変動はその結果補償される。すなわち、同じセンサイベントに対する出力信号は同じであり、トランジスタの変動するパラメータに依存しない。センサイベントによりセンサ要素における電位に変更が生じる場合には、関連する検出トランジスタ８０４のゲート端子８０４ｃにおける電位に変更が起こり、従って検出トランジスタ８０４の第１のソース／ドレイン端子８０４ａにおける電流に変更が起こる。この変更は電流検出ユニット８１２により検出され、外部増幅要素により増幅され得る。センサ電流信号は随意に電圧に変換され得る（図７の評価ユニット７００を参照）。

要約すると、センサ配置８００を用いることによりセンサ装置８０１は列ごとに有効化および非有効化され得るということに重点を置かれ得る。センサ信号は増幅されるかまたは電流に変換される。センサ装置８０１の較正により、センサ装置８０１のパラメータの統計変動は補償される。

図９を参照しながら、本発明の第２の好適な実施例によるセンサ配置９００について以下に記載する。図９に示されるセンサ配置９００は図８に示されるセンサ配置８００を変更したものである。従って、同一の要素または類似の要素は、同一の参照番号を有する。

センサ配置９００とセンサ配置８００との本質的な違いは、センサ配置９００のセンサ装置９０１では、較正トランジスタ８０５が変更された態様で接続されるということである。

センサ配置９００の場合には、較正トランジスタ８０５の第２のソース／ドレイン端子８０５ｂは選択トランジスタ８０６の第２のソース／ドレイン端子８０６ｂに接続され、行ライン８０９に直接接続される。センサ配置９００の較正トランジスタ８０５は行ライン８０９（明らかに読出しライン）に直接接続されているために、選択トランジスタ８０６を介して生じうるわずかな変動を補償し得る。しかし、この場合では２つのトランジスタはそのソース／ドレイン端子により行のセンサ配置９０１の共通出力ノードに永続的に接続されているために、センサ配置９００によるセンサ配置９０１の出力ノードにおける寄生容量は少し高くなり得る。

図１０を参照しながら、本発明の第３の好適な実施例によるセンサ配置１０００について以下に記載する。センサ配置８００またはセンサ配置９００においても存在するセンサ配置１０００の要素は、同一の参照番号を有する。

センサ配置１０００は複数のセンサ装置１００５のマトリックス状の構成である。

センサ装置１００５のセンサ要素は電圧源８０２として示されるが、電圧源８０２は、図１０に従ってグラウンド電位にある端子とコンデンサ８０３との間に接続される。コンデンサ８０３は検出トランジスタ８０４の上にある誘電体層を示し、この誘電体層によりセンサ要素８０２は検出トランジスタ８０４から分離される。コンデンサ８０３はスイッチトランジスタ１００１の第１のソース／ドレイン端子１００１ａに接続される。スイッチトランジスタ１００１の第２のソース／ドレイン端子１００１ｂは、較正トランジスタ８０５の第１のソース／ドレイン端子８０５ａおよび検出トランジスタ８０４のゲート端子８０４ｃに接続される。さらに、スイッチトランジスタ１００１のゲート端子１００１ｃは、第３の列ライン１００３を介してスイッチ端子１００２に接続される。離れた第３の列ライン１００３はセンサ装置１００５の各列に提供される。検出トランジスタ８０４の第１のソース／ドレイン端子８０４ａは選択トランジスタ８０６の第１のソース／ドレイン端子８０６ａに接続され、選択トランジスタ８０６のゲート端子８０６ｂは第１の列ライン８０８を介して選択端子８１３に接続される。較正トランジスタ８０５のゲート端子８０５ｃは第２の列ライン８１５を介して較正端子８１４に接続される。較正トランジスタ８０５の第２のソース／ドレイン端子８０５ｂは第１の行ライン１００６に接続され、第１の行ライン１００６はセンサ装置１００５の各行に共通に提供される。第１の行ライン１００６は較正定電圧源１００４に接続される。選択トランジスタ８０６の第２のソース／ドレイン端子８０６ｂは第２の行ライン１００７を介して検出定電圧源８１１に接続され、検出定電圧源８１１もまた電流検出ユニット８１２に接続される。電流検出ユニット８１２は較正定電圧源１００４に接続される。

センサ配置１０００の機能について以下により詳しく記載する。

センサ配置１０００の場合には、センサ装置１００５は行ごとに有効化および非有効化され得る。センサ信号または基準信号は増幅され得る、または電流に変換され得る。その上、センサ装置１０００は、パラメータ変動をなくすための相関二重サンプリング法に適する。

列ライン１００３、列ライン８１５および列ライン８０８のうちの１つにそれぞれ接続されるｎ−ＭＯＳトランジスタ１００１、ｎ−ＭＯＳトランジスタ８０５およびｎ−ＭＯＳトランジスタ８０６は、それぞれ関連する端子１００２、端子８１４および端子８１３に論理値「１」を有する電気信号を加えることにより、導電性のある状態にされ得、従って無視できるほど小さな反応しない抵抗を示すということに留意されたい。これとは対照的に、関連する端子１００２、端子８１４および端子８１３における電気信号がそれぞれ論理値「０」である場合には、駆動されるトランジスタはオフ状態であり、この場合には、この電界効果トランジスタの漏れ電流は無視され得る。

センサ配置１０００は相関二重サンプリング原理（ＣＤＳ法）に基づき、この原理によりパラメータ変動および低周波ノイズは抑えられる。ＣＤＳ法に従って、通常、まず第１にアンプの入力に基準信号を加える。次いで、増幅された基準信号とアンプのオフセット信号とを加えた信号はアンプの出力に蓄えられる。次のフェーズにおいて、センサ信号はアンプに加えられる。次いで、オフセット信号を含む増幅された測定信号はアンプの出力に存在する。この２つの値に差を形成することにより、アンプのオフセット信号を取り除くことができる。

センサ配置１０００のセンサ装置１００５は順次列ごとに読出される。センサ装置１００５の列（例えばｎ番目の列）はいずれの場合にも選択端子８１３、第１の列ライン８０８、および必然的に論理値「１」に移される関連する列の選択トランジスタ８０６のゲート端子８０６ｃにより有効化される。列のピクセルはこの例示的な実施形態による２つのフェーズにおいて読出される。

第１のフェーズにおいては、関連するセンサ配置１００５において較正定電圧源１００４の基準電圧Ｖ_ｋａｌは電流に変換され、この電流の値は検出される。この目的のために、論理値「１」を有する電気信号が較正端子８１４に加えられ、第２の列ライン８１５を介して較正端子８１４に接続される較正トランジスタ８０５は導電性のある状態にされる。これとは対照的に、スイッチ端子１００２はこのフェーズにおいて論理値「０」であり、スイッチトランジスタ１００１は導電性がない。検出トランジスタ８０４のゲート端子８０４ｃに基準電圧Ｖ_ｋａｌは存在し、これにより検出トランジスタ８０４の第１のソース／ドレイン端子８０４ａを介する関連した電流が生じる。トランジスタパラメータが統計変動するために、センサ配置１０００のセンサ装置１００５におけるこの電流の値はそれぞれ異なり得る。この電流の値は、基準電流Ｉ_ｍｅａｓ（ｍ）として各行の読出し回路によって検出され、蓄えられる。

現実のセンサ信号は第２のフェーズにおいて検出される。第１のフェーズに対する可能最短時間間隔において、較正トランジスタ８０５をオフにする結果、較正端子８１４における電気信号は論理値「０」に移される。これとは対照的に、論理値「１」を有する電気信号はスイッチ端子１００２に加えられ、スイッチトランジスタ１００１は導電性のある状態にされる。この結果、センサ要素８０２における電位の変化は検出トランジスタ８０４のゲート端子８０４ｃにマッピングされ、これにより検出トランジスタ８０４の第１のソース／ドレイン端子８０４ａを介する電流の変更が引き起こされる。この電流の値は検出され、第１のフェーズにおいて検出された電流の値と第２のフェーズにおいて検出された電流の値とに差が形成される。その結果、異なるセンサ装置間のパラメータ変動は抑えられ、得られた出力信号は全くセンサイベントのみに依存する。

本明細書において、以下の刊行物が引用される。
［１］Ｓｔｅｖａｎｏｖｉｃ、Ｎ．、Ｈｉｌｌｅｂｒａｎｄ、Ｍ．、Ｈｏｓｔｉｃｋａ、Ｂ．Ｊ．、Ｔｅｕｎｅｒ、Ａ． による、（２０００）「Ａ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ ｆｏｒ Ｈｉｇｈ−Ｓｐｅｅｄ Ｉｍａｇｉｎｇ」、ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ ２０００年：１０４ページ〜１０５ページ

従来技術によるセンサ配置を示す。 従来技術による別のセンサ配置を示す。 読み出し時間に依存した信号経過を示す。 図４Ａ、図４Ｂは、従来技術による出力駆動回路およびそれに属する小信号等価回路を示す。 図５Ａ、図５Ｂは、従来技術による別の出力駆動回路およびそれに属する小信号等価回路を示す。 本発明の好適な実施例によるセンサ装置を示す。 本発明による評価ユニットを示す。 本発明の第一の実施例によるセンサ配置を示す。 本発明の第二の実施例によるセンサ配置を示す。 本発明の第三の実施例によるセンサ配置を示す。

符号の説明

１００ センサ配置
１０１ 第１のセンサ装置
１０２ 第２のセンサ装置
１０３ 第３のセンサ装置
１０４ 第４のセンサ装置
１０５ マルチプレクサ
１０６ 読み出し回路
２００ センサ配置
２０１ オーミック抵抗（ｏｈｍｓｃｈｅｒ Ｗｉｄｅｒｓｔａｎｄ）
２０２ 容量
３００ グラフ
３０１ 横軸
３０２ 縦軸
３０３ 信号経過曲線
４００ 出力駆動回路
４０１ ＭＯＳトランジスタ
４０２ 電圧源
４０３ 定電流源
４０４ 抵抗
４０５ 容量
４０６ 供給電圧
４０７ グランド電位
４１０ 等価回路
４１１ 制御された電流源
４１２ 内部抵抗
５００ 出力駆動回路
５１０ 等価回路
５１１ 制御された電流源
５１２ 内部抵抗
６００ センサ配置
６０１ 電界効果トランジスタ
６０１ａ 第１のソース／ドレイン端子
６０１ｂ 第２のソース／ドレイン端子
６０１ｃ ゲート端子
６０２ 電圧源
６０３ 電流計
６０４ 供給電圧
６０５ グランド電位
６０６ コンデンサ
７００ 評価ユニット
７０１ 抵抗
７０２ 入力
７０３ オペアンプ（演算増幅器）
７０３ａ 反転入力部
７０３ｂ 非反転入力部
７０３ｃ 出力部
７０４ 定電圧源
８００ センサ配置
８０１ センサ装置
８０２ 電圧源
８０３ コンデンサ
８０４ 検出トランジスタ
８０４ａ 第１のソース／ドレイン端子
８０４ｂ 第２のソース／ドレイン端子
８０４ｃ ゲート端子
８０５ 較正トランジスタ
８０５ａ 第１のソース／ドレイン端子
８０５ｂ 第２のソース／ドレイン端子
８０５ｃ ゲート端子
８０６ 選択トランジスタ
８０６ａ 第１のソース／ドレイン端子
８０６ｂ 第２のソース／ドレイン端子
８０６ｃ ゲート端子
８０７ 切替え素子
８０８ 第１の列ライン
８０９ 行ライン
８１０ 較正定電流源
８１１ 検出定電圧源
８１２ 電流検出ユニット
８１３ 選択端子
８１４ 較正端子
８１５ 第２の列ライン
９００ センサ配置
９０１ センサ装置
１０００ センサ配置
１００１ スイッチトランジスタ
１００１ａ 第１のソース／ドレイン端子
１００１ｂ 第２のソース／ドレイン端子
１００１ｃ ゲート端子
１００２ スイッチ端子
１００３ 第３の列ライン
１００４ 較正定電圧源
１００５ センサ装置
１００６ 第１の行ライン
１００７ 第２の行ライン

Claims (17)

1. 基板上および／または基板内に形成された複数のセンサ装置を有するセンサ配置であって、該複数のセンサ装置の各々が、
   電気信号変換器と、
   該信号変換器と接続されたセンサ要素であって、該センサ要素におけるセンサイベントによって該信号変換器の導電性に特定的に影響する、センサ要素と、
   該信号変換器の電圧を一定に維持する装置と、
   該信号変換器を流れる電流の値をセンサ信号として検出する装置と
   を備える、センサ配置。
2. 前記電気信号変換器はトランジスタである、請求項１に記載のセンサ配置。
3. 前記電気信号変換器は、ゲート端子が前記センサ要素に接続された電界効果トランジスタであり、
   前記電圧を一定に維持する装置は、該電界効果トランジスタのソース端子とドレイン端子との間の電圧を一定に維持するように設定されている、請求項１または２に記載のセンサ配置。
4. 前記電流の前記値がセンサ信号として提供される評価ユニットを備える、請求項１から３のうちのいずれか一項に記載のセンサ配置。
5. 前記評価ユニットは、前記電流の前記値からその値に特定の電圧を形成し、あるいは該電流の該値をこれに特定のデジタルコード値にマップする、請求項４に記載のセンサ配置。
6. 前記評価ユニットは演算増幅器を有し、
   該演算増幅器は、
   前記センサ信号が印加され得る第１の入力部と、
   基準電圧が印加され得る第２の入力部と、
   特定の電圧が提供される出力部とを備え、
   該第１の入力部と該出力部とが抵抗によって互いに接続される、請求項５に記載のセンサ配置。
7. バイオセンサ配置として形成される、請求項１から６のうちのいずれか一項に記載のセンサ配置。
8. 各センサ装置の較正のための較正装置を有し、該較正装置は、前記電界効果トランジスタの前記ゲート領域が該電流が該電界効果トランジスタのパラメータ変動に依存しないような較正電位にもたらされ得るように、設定されている、請求項３から７のうちのいずれか一項に記載のセンサ配置。
9. 前記較正装置は、前記較正のために、前記電界効果トランジスタのゲート端子および１つのソース端子／ドレイン端子に較正電流が提供可能なように設定されている、請求項８に記載のセンサ配置。
10. 前記評価ユニット、センサイベントの際に前記電界効果トランジスタのパラメータ変動に依存しない前記電流の値を形成するように設定されている、相関二重サンプリング装置を有する、請求項４から９のうちのいずれか一項に記載のセンサ配置。
11. 前記相関二重サンプリング装置は、
    該相関二重サンプリング装置によって、
    較正フェーズにおいて、前記電界効果トランジスタのゲート領域が較正電位にもたらされ、前記電流の関連する値を較正信号として検出され、格納されるように、
    検出フェーズにおいて、該電流の該値がセンサイベントによってセンサ信号として検出されるように、および
    評価フェーズにおいて、センサ信号および較正信号が共に評価されるように
    設定されている、請求項１０に記載のセンサ配置。
12. 前記センサ装置は、実質的に、前記基板上および／または基板内にマトリクス状に配置され、行ラインおよび列ラインを用いて、該センサ装置が個々に、行によって、あるいは列によって制御可能であるように互いに接続される、請求項１から１１のうちのいずれか一項に記載のセンサ配置。
13. １つに行ラインあるいは１つの列ラインにおける前記センサ装置の少なくとも一部分のために、少なくとも１つの評価ユニット、少なくとも１つの較正装置、および／または少なくとも１つの相関二重サンプリング装置が共通に提供される、請求項１２に記載のセンサ配置。
14. 基板上および／または基板内に形成された複数のセンサ装置を有するセンサ配置を駆動する方法であって、
    該複数のセンサ装置の各々が、
    電気信号変換器と、
    該信号変換器と接続されたセンサ要素であって、該センサ要素におけるセンサイベントによって該信号変換器の導電性に特定的に影響する、センサ要素と、
    該信号変換器の電圧を一定に維持する装置と、
    該信号変換器を流れる電流の値をセンサ信号として検出する装置とを備え、
    該方法によって、
    該信号変換器の導電性が、該センサ要素におけるセンサイベントによって特定的に影響され、
    該信号変換器の電圧が、一定に維持され、
    該信号変換器を流れる電流が、センサ信号として検出される、方法。
15. 前記信号変換器として、そのゲート端子が前記センサ要素に接続された電界効果トランジスタが使用され、該電界効果トランジスタのソース端子とドレイン端子との間の電圧が一定に維持される、請求項１４に記載の方法。
16. センサイベントによる前記電流の値が該電界効果トランジスタのパラメータ変動に依存しないように、各電界効果トランジスタの前記ゲート領域が較正電位にもたらされることによって、前記センサ装置の少なくとも一部が較正される、請求項１５に記載の方法。
17. 相関二重サンプリング装置を使用することによって、センサイベントの際に前記電界効果トランジスタのパラメータ変動に依存しない前記電流の値が形成される、請求項１５に記載の方法。

Images