JP2006502593A - 剥離可能な半導体基板を形成するための方法ならびに半導体素子を得るための方法 - Google Patents
剥離可能な半導体基板を形成するための方法ならびに半導体素子を得るための方法 Download PDFInfo
- Publication number
- JP2006502593A JP2006502593A JP2005500039A JP2005500039A JP2006502593A JP 2006502593 A JP2006502593 A JP 2006502593A JP 2005500039 A JP2005500039 A JP 2005500039A JP 2005500039 A JP2005500039 A JP 2005500039A JP 2006502593 A JP2006502593 A JP 2006502593A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- separation
- weakened
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
layer”, Applied Physics Letters, vol. 73, No. 19, Nov. 1998、および、“Ion-cut
silicon layer transfer with patterned implantation of hydrogen”,Electrochemical
Society Proceedings, vol. 99-3, p. 125)は、打込ステップ時にマスクされた領域を、正方形あるいはラインを形成することができ、その最大寸法を、それぞれ、15μm×15μmおよび15μm×100μmとし得ることを示した。これらマスクパターンどうしを分離する打込ゾーンは、少なくとも5μmでなければならない。その後、熱処理によって、あるいは、構造に対しての外部からの機械的な力の印加によって、支持体上への、表面層の移送を行うことができる。しかしながら、著者らは、移送された表面層が、打込埋設ゾーンの高さレベルにおいて、不均一な表面状態を有していることに注目している。寸法が大きくなるほど(10μmと15μmとの間で)、不均一さは、より大きなものとなる。著者らは、このような表面不規則性が、基板の劈開面(111)内における割れ目の不均一さの由来するものとして、説明している。
−マイクロキャビティおよび/またはマイクロバブルを含有した脆弱化層を形成し得るような条件下で基板内へとガス種を導入し、これにより、基板の脆弱化層と一表面との間に、半導体材料からなる薄膜を規定し;
−基板を熱処理することにより、脆弱化層の脆弱化度合いを増大させ、この場合、この熱処理を、基板の一表面がブリスタといった形態で局所的に変形させる程度のものとし、なおかつ、薄膜の剥離を引き起こさない程度のものとし;
−基板の一表面上において半導体材料のエピタキシャル成長を行い、これにより、薄膜上に少なくとも1つのエピタキシャル成長層を形成する。
−上述した方法を使用することによって、劈開可能な半導体基板を準備し;
−脆弱化層の高さレベルにおいて劈開させ得る半導体基板において劈開を行い、この劈開すなわち分離を、薄膜とエピタキシャル成長層とからなるメンブランの形態をなす半導体材料素子に関して全体的に行う、あるいは、薄膜の一部とエピタキシャル成長層の対応部分とからなる1つまたは複数の半導体材料素子に関して部分的に行う。
−適切な脆弱化熱処理の実行によって、効率的に、大きな寸法の微視的割れ目を得ることができ、基板表面上のブリスタを形成し得るように、選択する必要がある。しかしながら、この脆弱化熱処理は、すべての場合において、表面層の剥離を起こすものであってはならない。
−対象とする応用に関する特定の技術的ステップに関連したその後の処理が、例えば550℃〜1100℃の範囲でのエピタキシャル成長といったようなその後の処理が、表面層の局所的な剥離を引き起こさないように、選択する必要がある。
−一方においては、薄膜が剥離された初期基板(薄膜は、埋設ゾーンと、初期基板の表面と、よって規定されたゾーンである)と;
−他方においては、半導体材料(例えばシリコン)からなる処理済みメンブランを有した支持体と;
を得ることとなる。
2 一表面
3 酸化シリコン層(シックナー)
4 脆弱化層
5 ブリスタ
6 エピタキシャル成長層
7 素子
9 機械的支持体(支持体)
11 シリコン基板(半導体基板)
14 脆弱化層
Claims (16)
- 剥離可能な半導体基板を形成するための方法であって、
−マイクロキャビティおよび/またはマイクロバブルを含有した脆弱化層(4)を形成し得るような条件下で基板(1)内へとガス種を導入し、これにより、前記基板の前記脆弱化層(4)と一表面(2)との間に、半導体材料からなる薄膜を規定し;
−前記基板を熱処理することにより、前記脆弱化層(4)の脆弱化度合いを増大させ、この場合、この熱処理を、前記基板(1)の前記一表面(2)がブリスタといった形態で局所的に変形させる程度のものとし、なおかつ、前記薄膜の剥離を引き起こさない程度のものとし;
−前記基板の前記一表面上において半導体材料(6)のエピタキシャル成長を行い、これにより、前記薄膜上に少なくとも1つのエピタキシャル成長層を形成する;
ことを特徴とする方法。 - 請求項1記載の方法において、
前記ガス種の導入を、イオン打込によって、あるいは、プラズマ雰囲気下での打込によって、行うことを特徴とする方法。 - 請求項2記載の方法において、
前記ガス種の導入を、プラズマ雰囲気下での打込によって行うとともに、この操作を、前記基板の両面に関して行うことを特徴とする方法。 - 請求項1記載の方法において、
前記基板の前記熱処理の前に、シックナーの形成ステップを行い、
このシックナーの厚さを、前記薄膜の剥離を起こし得ないよう十分に大きなものとし、かつ、前記熱処理時に前記脆弱化相の高さレベルにおいて前記基板の分離を回避し得るよう十分に小さなものとすることを特徴とする方法。 - 請求項4記載の方法において、
前記エピタキシャル成長ステップの前に、前記シックナーを完全にまたは部分的に除去することを特徴とする方法。 - 請求項1記載の方法において、
複数の素子(7)を形成するという少なくとも1つのステップを行う場合には、エピタキシャル成長層を付与するという付加的ステップを行うことを特徴とする方法。 - 請求項6記載の方法において、
前記複数の素子(7)を形成するという前記ステップにおいては、複数の光電池素子を形成することを特徴とする方法。 - 請求項1〜7のいずれか1項に記載の方法において、
前記エピタキシャル成長層の上に、保護層を形成するという付加的ステップを行い、
この保護層を、前記脆弱化層の高さレベルにおける前記基板の前記分離のための化学的攻撃から前記エピタキシャル成長層を保護することを意図したものとすることを特徴とする方法。 - 半導体材料からなる素子を形成するための方法であって、
−請求項1〜8のいずれか1項に記載された方法を使用することによって、劈開可能な半導体基板を準備し;
−前記脆弱化層の高さレベルにおいて劈開させ得る前記半導体基板において劈開を行い、この劈開すなわち分離を、前記薄膜と前記エピタキシャル成長層とからなるメンブランの形態をなす半導体材料素子に関して全体的に行う、あるいは、前記薄膜の一部と前記エピタキシャル成長層の対応部分とからなる1つまたは複数の半導体材料素子に関して部分的に行うことを特徴とする方法。 - 請求項9記載の方法において、
前記分離の前に、前記エピタキシャル成長層を、支持体に対して固定することを特徴とする方法。 - 請求項9記載の方法において、
前記分離を、引っ張り応力および/または剪断応力の印加によって行うことを特徴とする方法。 - 請求項9記載の方法において、
前記分離を、
−前記脆弱化層内にさらなるガス種を導入し、
−その後、前記脆弱化層に対しての機械的応力の印加および/または熱処理を行う、
ことにより行うことを特徴とする方法。 - 請求項9記載の方法において、
前記分離を、前記脆弱化層の高さレベルにおける劈開応力の印加により行うことを特徴とする方法。 - 請求項9記載の方法において、
前記分離を、前記脆弱化層に対する化学的攻撃により行うことを特徴とする方法。 - 請求項9記載の方法において、
前記分離を、前記脆弱化層に対しての音波による処理によって行うことを特徴とする方法。 - 請求項9〜15のいずれか1項に記載の方法において、
前記劈開可能な半導体基板を、請求項1〜8のいずれか1項に記載された方法によって事前的表面処理がなされ、さらに、既に分離された基板とすることを特徴とする方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0212443A FR2845517B1 (fr) | 2002-10-07 | 2002-10-07 | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
FR02/12443 | 2002-10-07 | ||
FR0350130A FR2845518B1 (fr) | 2002-10-07 | 2003-04-25 | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
FR03/50130 | 2003-04-25 | ||
PCT/FR2003/050077 WO2004032183A2 (fr) | 2002-10-07 | 2003-10-03 | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur. |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006502593A true JP2006502593A (ja) | 2006-01-19 |
JP4777774B2 JP4777774B2 (ja) | 2011-09-21 |
Family
ID=32031847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005500039A Expired - Fee Related JP4777774B2 (ja) | 2002-10-07 | 2003-10-03 | 剥離可能な半導体基板を形成するための方法ならびに半導体素子を得るための方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7238598B2 (ja) |
EP (1) | EP1550158B1 (ja) |
JP (1) | JP4777774B2 (ja) |
AT (1) | ATE539446T1 (ja) |
FR (1) | FR2845518B1 (ja) |
WO (1) | WO2004032183A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009298667A (ja) * | 2008-06-16 | 2009-12-24 | Asahi Glass Co Ltd | マイエナイト型化合物の製造方法 |
JP2018023990A (ja) * | 2016-08-09 | 2018-02-15 | 学校法人 名古屋電気学園 | 表面加工方法、構造体の製造方法 |
JP2021501477A (ja) * | 2017-10-31 | 2021-01-14 | ソワテク | 非平坦面を有する支持体上にフィルムを製造するための方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4277481B2 (ja) * | 2002-05-08 | 2009-06-10 | 日本電気株式会社 | 半導体基板の製造方法、半導体装置の製造方法 |
JP2006270000A (ja) * | 2005-03-25 | 2006-10-05 | Sumco Corp | 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板 |
FR2898431B1 (fr) * | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
FR2913968B1 (fr) | 2007-03-23 | 2009-06-12 | Soitec Silicon On Insulator | Procede de realisation de membranes autoportees. |
US7856212B2 (en) * | 2007-08-07 | 2010-12-21 | Intel Corporation | Millimeter-wave phase-locked loop with injection-locked frequency divider using quarter-wavelength transmission line and method of calibration |
US7977221B2 (en) * | 2007-10-05 | 2011-07-12 | Sumco Corporation | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same |
US20090124038A1 (en) * | 2007-11-14 | 2009-05-14 | Mark Ewing Tuttle | Imager device, camera, and method of manufacturing a back side illuminated imager |
US20090212397A1 (en) * | 2008-02-22 | 2009-08-27 | Mark Ewing Tuttle | Ultrathin integrated circuit and method of manufacturing an ultrathin integrated circuit |
US20100102419A1 (en) * | 2008-10-28 | 2010-04-29 | Eric Ting-Shan Pan | Epitaxy-Level Packaging (ELP) System |
WO2010062659A1 (en) * | 2008-10-28 | 2010-06-03 | Athenaeum, Llc | Epitaxial film assembly system & method |
US7905197B2 (en) * | 2008-10-28 | 2011-03-15 | Athenaeum, Llc | Apparatus for making epitaxial film |
US7967936B2 (en) * | 2008-12-15 | 2011-06-28 | Twin Creeks Technologies, Inc. | Methods of transferring a lamina to a receiver element |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
KR101963420B1 (ko) * | 2011-04-11 | 2019-03-28 | 엔디에스유 리서치 파운데이션 | 별개의 구성요소의 선택적인 레이저 보조 전사 |
US9023729B2 (en) * | 2011-12-23 | 2015-05-05 | Athenaeum, Llc | Epitaxy level packaging |
US9184094B1 (en) * | 2012-01-26 | 2015-11-10 | Skorpios Technologies, Inc. | Method and system for forming a membrane over a cavity |
WO2014020387A1 (en) | 2012-07-31 | 2014-02-06 | Soitec | Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices |
CN106896410B (zh) * | 2017-03-09 | 2019-08-23 | 成都理工大学 | 利用声波测井资料解释岩石的变形模量和脆性指数的方法 |
FR3073083B1 (fr) | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un feuillet flexible |
FR3094559B1 (fr) | 2019-03-29 | 2024-06-21 | Soitec Silicon On Insulator | Procédé de transfert de paves d’un substrat donneur sur un substrat receveur |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187668A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Materials Shilicon Corp | Soi基板の製造方法 |
JPH11233449A (ja) * | 1998-02-13 | 1999-08-27 | Denso Corp | 半導体基板の製造方法 |
JP2000036583A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 半導体基板、半導体薄膜の作製方法および多層構造体 |
JP2001203340A (ja) * | 2000-01-21 | 2001-07-27 | Nissin Electric Co Ltd | シリコン系結晶薄膜の形成方法 |
WO2001093325A1 (fr) * | 2000-05-30 | 2001-12-06 | Commissariat A L'energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
US6306729B1 (en) * | 1997-12-26 | 2001-10-23 | Canon Kabushiki Kaisha | Semiconductor article and method of manufacturing the same |
US6291326B1 (en) * | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
FR2784795B1 (fr) * | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
US6255195B1 (en) * | 1999-02-22 | 2001-07-03 | Intersil Corporation | Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method |
US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
FR2797347B1 (fr) * | 1999-08-04 | 2001-11-23 | Commissariat Energie Atomique | Procede de transfert d'une couche mince comportant une etape de surfragililisation |
TW452866B (en) * | 2000-02-25 | 2001-09-01 | Lee Tien Hsi | Manufacturing method of thin film on a substrate |
FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
US20020187619A1 (en) * | 2001-05-04 | 2002-12-12 | International Business Machines Corporation | Gettering process for bonded SOI wafers |
-
2003
- 2003-04-25 FR FR0350130A patent/FR2845518B1/fr not_active Expired - Fee Related
- 2003-10-03 WO PCT/FR2003/050077 patent/WO2004032183A2/fr active Application Filing
- 2003-10-03 JP JP2005500039A patent/JP4777774B2/ja not_active Expired - Fee Related
- 2003-10-03 AT AT03780289T patent/ATE539446T1/de active
- 2003-10-03 EP EP03780289A patent/EP1550158B1/fr not_active Expired - Lifetime
- 2003-10-03 US US10/530,640 patent/US7238598B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187668A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Materials Shilicon Corp | Soi基板の製造方法 |
JPH11233449A (ja) * | 1998-02-13 | 1999-08-27 | Denso Corp | 半導体基板の製造方法 |
JP2000036583A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 半導体基板、半導体薄膜の作製方法および多層構造体 |
JP2001203340A (ja) * | 2000-01-21 | 2001-07-27 | Nissin Electric Co Ltd | シリコン系結晶薄膜の形成方法 |
WO2001093325A1 (fr) * | 2000-05-30 | 2001-12-06 | Commissariat A L'energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009298667A (ja) * | 2008-06-16 | 2009-12-24 | Asahi Glass Co Ltd | マイエナイト型化合物の製造方法 |
JP2018023990A (ja) * | 2016-08-09 | 2018-02-15 | 学校法人 名古屋電気学園 | 表面加工方法、構造体の製造方法 |
JP2021501477A (ja) * | 2017-10-31 | 2021-01-14 | ソワテク | 非平坦面を有する支持体上にフィルムを製造するための方法 |
JP7266593B2 (ja) | 2017-10-31 | 2023-04-28 | ソワテク | 非平坦面を有する支持体上にフィルムを製造するための方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1550158A2 (fr) | 2005-07-06 |
JP4777774B2 (ja) | 2011-09-21 |
FR2845518A1 (fr) | 2004-04-09 |
US20060019476A1 (en) | 2006-01-26 |
EP1550158B1 (fr) | 2011-12-28 |
ATE539446T1 (de) | 2012-01-15 |
WO2004032183A3 (fr) | 2004-07-29 |
US7238598B2 (en) | 2007-07-03 |
FR2845518B1 (fr) | 2005-10-14 |
WO2004032183A2 (fr) | 2004-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777774B2 (ja) | 剥離可能な半導体基板を形成するための方法ならびに半導体素子を得るための方法 | |
US6010579A (en) | Reusable substrate for thin film separation | |
JP4425631B2 (ja) | 超小型構成部品を含む薄膜層を製造するための方法 | |
JP3500063B2 (ja) | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ | |
JP5214160B2 (ja) | 薄膜を製造する方法 | |
US7977209B2 (en) | Method for manufacturing SOI substrate | |
US20020171080A1 (en) | Thin films and production methods thereof | |
US9837301B2 (en) | Method for producing hybrid substrates, and hybrid substrate | |
JP2001155978A (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
EP0995227A1 (en) | A controlled cleavage process | |
WO2000063965A1 (en) | Treatment method of cleaved film for the manufacture of substrates | |
US9922867B2 (en) | Method for transferring a useful layer | |
JP2001274368A (ja) | 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ | |
JP2008124207A (ja) | 半導体基板の製造方法 | |
KR102138949B1 (ko) | Sos 기판의 제조 방법 및 sos 기판 | |
JP2011071518A (ja) | 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法 | |
JP2007214478A (ja) | Soi基板の製造方法 | |
FR2845517A1 (fr) | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur | |
JP2009246320A (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110411 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110630 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |