JP2006338271A - テストシステム及びテスト方法 - Google Patents

テストシステム及びテスト方法 Download PDF

Info

Publication number
JP2006338271A
JP2006338271A JP2005161434A JP2005161434A JP2006338271A JP 2006338271 A JP2006338271 A JP 2006338271A JP 2005161434 A JP2005161434 A JP 2005161434A JP 2005161434 A JP2005161434 A JP 2005161434A JP 2006338271 A JP2006338271 A JP 2006338271A
Authority
JP
Japan
Prior art keywords
test
program
test program
user
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005161434A
Other languages
English (en)
Other versions
JP4813823B2 (ja
Inventor
Takehiro Matsumoto
岳大 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005161434A priority Critical patent/JP4813823B2/ja
Publication of JP2006338271A publication Critical patent/JP2006338271A/ja
Application granted granted Critical
Publication of JP4813823B2 publication Critical patent/JP4813823B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】
テストプログラムによるテスト作業の作業効率を高め、テスト作業用のメモリ容量を少なくすること。
【解決手段】
本発明におけるテストシステムは、ユーザープログラムのテストを行うテストシステムであって、テスト実行命令を含むユーザープログラムを実行するユーザープログラム実行部と、テスト実行命令に応じて読み出され実行されるテストプログラムを書き換え可能に格納するテストプログラム格納領域を予め設けたテストプログラム記憶部と、テストプログラムを入力しテストプログラム格納領域に格納するテストプログラム入力部を備えたテストシステムである。このような構成により、動的にテストプログラムを変更することが可能となり、作業効率を高めることが可能となる。また、テストに必要な箇所のプログラムのみを入力するため、テスト作業用のメモリ容量を少なくすることが可能となる。
【選択図】図1

Description

本発明は、テストシステム及びテスト方法に関するものであり、より詳細には、コンピュータプログラムの動作テストを行うテストシステム及びテスト方法に関する。
コンピュータの進化に伴い、コンピュータを利用して様々なことができるようになった。それに合わせてコンピュータプログラムも複雑化するようになった。そのため、プログラムのテスト方法も複雑化している。
コンピュータプログラムの人間の手によるテストには限界があるため、コンピュータプログラムは、専用のテストプログラムを用いてテストが行われることが多い。ユーザープログラムをテストするためのテストプログラムはユーザープログラムが複雑になると、それに比例するように複雑にする必要がある。そのため、テストプログラムの製作にも多くの工数が必要となった。
そこで、テストプログラムを自動生成するテストシステムが提案された(例えば、特許文献1など)。この方法によると、被テストプログラムであるユーザープログラムの変更に合わせてテストプログラムを自動生成することが可能となり、テストプログラムを製作する工数を減らすことが可能となった。
従来技術におけるユーザープログラムのテスト方法について簡単に説明する。図7は、ユーザープログラムの一例を示す図である。
例えば、ユーザープログラムがA地点における処理を実行した場合にキーB1を押すというテストを行いたい場合、ユーザープログラムは高速で動作しているため手入力でタイミングを合わせてキーB1を押下するのは難しい。
そこで、ユーザープログラムを書き換え、A地点における処理として、キーB1を押下するのと同様の結果になる処理を追加する。これが図7のKey=B1;である。
同様に、ユーザープログラムがB地点における処理を実行した場合にLEDの状態を知りたい場合、ユーザープログラムを書き換え、B地点における処理として、LEDの状態を知らせるのと同様の結果になる処理を追加する。これが図7のUART_Send(LED, 1);である。このようにしてユーザープログラムの変更を行うことにより、確実にテストを行うことが可能となる
しかしながら、従来技術におけるテストシステムでは、テストプログラムの製作工数を削減することができるとはいえ、テストプログラムを変更するたびに、ユーザープログラムを停止させ、テストプログラムを再起動させなければならないと言う問題点があった。
また、テストプログラムは、テストが完了すると不要になるため、なるべく少ないメモリで動作することが望ましいが、テストプログラム全てをユーザーシステムに組み込んでしまうと、テストプログラム分のメモリ容量が必要となってしまう。これは、メモリ容量の制限が厳しい組み込み型のシステムでは大きな問題となる。
特開2002−366387号公報
このように、従来のテストシステムは、テストプログラムを変更するたびに、ユーザープログラムを停止させ書き換えなければならず、作業効率の悪いものであった。また、テストプログラム全てをユーザーシステムに組み込んでしまうと、テストプログラム分のメモリ容量が必要となってしまうという問題点もあった。
本発明におけるテストシステムは、ユーザープログラムのテストを行うテストシステムであって、テスト実行命令を含むユーザープログラムを実行するユーザープログラム実行部と、前記テスト実行命令に応じて前記ユーザープログラム実行部により読み出され実行されるテストプログラムを書き換え可能に格納するテストプログラム格納領域を予め設けたテストプログラム記憶部と、前記テストプログラムを入力し、前記テストプログラム格納領域に格納するテストプログラム入力部を備えたテストシステムである。このような構成により、動的にテストプログラムを変更することが可能となり、作業効率を高めることが可能となる。また、テストに必要な箇所のプログラムのみを入力するため、テスト作業用のメモリ容量を少なくすることが可能となる。
本発明におけるテストシステムは、ユーザーシステムと、前記ユーザーシステムと接続されたホストコンピュータを備えたテストシステムであって、前記ユーザーシステムは、テスト実行命令を含むユーザープログラムを実行するユーザープログラム実行部と、前記テスト実行命令に応じて前記ユーザープログラム実行部により読み出され実行されるテストプログラムを書き換え可能に格納するテストプログラム格納領域を予め設けたテストプログラム記憶部と、前記テストプログラムを入力し、前記テストプログラム格納領域に格納するテストプログラム入力部と、前記ホストコンピュータと通信を行うための通信部を備え、前記ユーザープログラム実行部は、前記通信部を介して前記ホストコンピュータに対して前記テストプログラムの動作情報を送信し、前記ホストコンピュータは、前記ユーザープログラム実行部から前記動作情報を受信する動作情報受信部と、前記テストプログラムを格納する送信用テストプログラム記憶部と、前記動作情報受信部の受信した前記動作情報に基づいて、前記テストプログラム記憶部に格納されたテストプログラムの中から、前記ユーザーシステムに送信するテストプログラムを選択する制御部と、前記ユーザーシステムに対して前記制御部の選択した前記テストプログラムを送信するテストプログラム送信部を備えたテストシステムである。このような構成により、動的にテストプログラムを変更することが可能となり、作業効率を高めることが可能となる。また、テストに必要な箇所のプログラムのみを入力するため、テスト作業用のメモリ容量を少なくすることが可能となる。
本発明におけるテスト方法は、ユーザープログラムのテストを行うテスト方法であって、ユーザープログラムに含まれるテスト実行命令に応じて読み出され実行されるテストプログラムを入力し、入力されたテストプログラムを予め設けられたテストプログラム格納領域を有するテストプログラム記憶部に格納し、前記テスト実行命令を実行する場合に、前記テストプログラム格納領域に格納されてテストプログラムを実行するテスト方法である。このようにすることにより、動的にテストプログラムを変更することが可能となり、作業効率を高めることが可能となる。また、テストに必要な箇所のプログラムのみを入力するため、テスト作業用のメモリ容量を少なくすることが可能となる。
本発明によれば、テストプログラムによるテスト作業の作業効率を高めることが可能となる。また、テストに必要な箇所のプログラムのみを入力するため、テスト作業用のメモリ容量を少なくすることが可能となる。
図1は、本発明の実施の形態1におけるテストシステムの構成を示すブロック図である。本発明におけるテストシステムは、ユーザーシステム1とホストコンピュータ2を有する。ユーザーシステム1は、ユーザープログラムの動作及びテストを行うシステムであり、メモリとCPU(Central Processing Unit)を備えたコンピュータにより構成される。
ユーザーシステム1は、通信部10、テストプログラム入力部11、テストプログラム記憶部12、ユーザープログラム実行部13を備える。ユーザーシステム1は、ホストコンピュータ2と接続されており、ホストコンピュータ2からテストプログラムを入力する。また、ホストコンピュータ2に対してテスト結果の情報を出力することが可能である。
通信部10は、ホストコンピュータ2とデータの送受信を行う通信手段である。通信部10は、データの送受信さえ可能であれば通信の方法については特に限定されない。通信部10の構成としては、例えばモデムや、無線LAN(Local Area Network)、RS−232C(Recommend Standard 232-C)等が考えられる。
テストプログラム入力部11は、通信部10がホストコンピュータ2から受信したテストデータの入力を行う。ここでは、通信部10が受信したテストプログラムの入力としたが、別途メモリカード等の外部記憶装置やHDD(Hard Disk Drive)に格納されたテストプログラムを入力するようにしてもよい。テストプログラム入力部11は、入力したテストプログラムをテストプログラム記憶部12に出力し、テストプログラム記憶部12によりテストプログラムの格納が行われる。
テストプログラム記憶部12は、テストプログラム入力部11より入力したテストプログラムの格納を行う。テストプログラムの格納方法については、後に詳しく説明する。テストプログラム記憶部12は、テストプログラム格納領域120を備える。テストプログラム格納領域は、ユーザーシステムの備えるメモリ内に設けられ、CPUにより展開及び格納処理が実行される。
ユーザープログラム実行部13は、ユーザーシステム1を動作させるユーザープログラムの実行を行う。ユーザープログラム12は、ユーザーシステムの備えるメモリに格納されたプログラムをCPUが実行することにより行われる。
ホストコンピュータ2は、ユーザーシステム1と通信し、ユーザーシステム1に対してテスト関数を送信し、ユーザーシステム1から送信される情報を受信するコンピュータである。ホストコンピュータは市販されているPC(Personal Computer)等をそのまま利用することが可能である。ホストコンピュータ2は、制御部20、送信用テストプログラム記憶部21、通信部22を備える。
制御部20は、ホストコンピュータ2の各種制御を行う制御手段であり、CPU等である。制御部20は、送信用テストプログラム記憶部21からテストプログラムを入力し、ユーザーシステム1にテストプログラムを送信するための制御を行う。
送信用テストプログラム記憶部21は、ユーザーシステム1で動作させるためのテストプログラムを格納するための記憶手段であり、HDDやRAM(Random Access Memory)等である。送信用テストプログラム記憶部21に格納されたテストプログラムは必要に応じて通信部22によりユーザーシステム1に出力される。
通信部22は、ユーザーシステム1とデータの送受信を行う通信手段である。通信部22は、データの送受信さえ可能であれば通信の方法については特に限定されない。通信部22の構成としては、例えばモデムや、無線LAN、RS−232C等が考えられる。通信部22はここでは、テストプログラムの送信と動作情報の受信に利用される。
続いて、図2に示すタイミングチャートを用いて、本発明におけるユーザープログラムのテスト方法について説明する。ホストコンピュータ2には、ユーザープログラムのテストを行うプログラムであるテストプログラムが複数格納されている。
まず、ユーザーシステム1は、ユーザープログラム実行部13によりユーザープログラムの動作を開始する(S1)。以後、テストプログラムによりユーザープログラムのテストが行われるが、その間、ユーザープログラムは停止することなく動作が継続される。テストプログラムを展開するプログラムとユーザープログラムは並列に動作しているため、ユーザープログラム実行中にテストプログラムの受信、展開を行っても、ユーザープログラムに何ら影響を与えることは無い。
図3は、本発明におけるユーザープログラムの一例を示す図である。ユーザープログラムには予めテスト関数を呼び出す関数が備えられている。図3の例では、CheckPoint関数がテスト関数を呼び出す関数であり、テスト実行命令である。ユーザーシステム1がホストコンピュータ2からテスト関数を受信する前は、図3に示すようにCheckPoint関数は何もしない関数となっている。
CheckPoint関数のプログラムが格納されているメモリ領域がテストプログラム格納領域120である。テストプログラム、即ちCheckPoint関数が展開されるメモリ領域はテストプログラム入力毎に変化する可能性もあるが、CheckPoint関数が展開可能なメモリ領域全てをテストプログラム格納領域120とする。また、現在テストプログラム格納領域120に格納されているCheckPoint関数が格納されているメモリ領域と、新たに入力するCheckPoint関数の展開するメモリ領域が異なる場合でも、新たに入力したCheckPoint関数の展開を行う場合はCheckPointな数すなわちテストプログラムの書き換えである。
何もしない関数の場合、NOP(NonOPerating)命令等の何も行わない命令が実行される。何もしない命令の後は何もしない命令の次の処理を実行させる命令が行われるので、何もしない命令は、次の処理を実行させる命令と同等の命令である。
図3に示すユーザープログラムについて説明する。main()は、ユーザープログラムのメインルーチンであることを示す。while(1)は、{}内の処理が無条件に繰り返されることを示す。CheckPoint(POINT_A)は先ほど説明したCheckPoint関数を呼び出す処理であり、ユーザープログラム内のA地点での処理であることを示すため引数としてPOINT_Aが入力される。CheckPoint関数の引数は1バイトの値であるためPOINT_Aも1バイトの値を示す。ただし、POINT_Aはテスト関数内で識別可能であればどんな値でもよい。
switch(Key)は、Key変数の値に応じて分岐した処理を行う。具体的には、どのキーが押されたかにより分岐処理を行っていることを示す。CheckPoint(POINT_B)は先ほど説明したCheckPoint関数を呼び出す処理であり、ユーザープログラム内のB地点での処理であることを示すため引数としてPOINT_Bが入力される。
ユーザープログラムの動作を開始すると、ホストコンピュータ2の制御部20は、送信用テストプログラム記憶部21から最初に必要となるテスト関数を備えるテストプログラムを選択し、通信部22により、ユーザーシステム1に対して選択したテストプログラムのプログラムの送信を行う(S2)。この最初のテスト関数をテスト関数A、テスト関数Aを備えるテストプログラムをテストプログラムAとする。
テストプログラム入力部11は、通信部10を介して、ホストコンピュータ2の通信部22からテストプログラムAの受信を行い、受信したテストプログラムAをテストプログラム記憶部12に対して出力する。テストプログラム記憶部12は、テストプログラム入力部11から入力したテストプログラムAをテストプログラム格納領域120に展開し、ユーザープログラムからテスト関数Aを呼び出し可能な状態にする(S3)。
図4は、テスト関数Aの処理を示すプログラムの一例を示す図である。図4のテスト関数Aは、引数として入力するpoint変数がPOINT_Aである、つまり、ユーザープログラムのA地点の処理が行われたときに、Key変数をB1にする、つまり、B1というキー入力がされたのと同等の処理を行う。その後のUART_Send(AISFINISHED,1)は、関数Aの処理が終わったという動作情報を通信部10からホストコンピュータ2に送信する処理である。
このようにして、ユーザープログラム実行部13はユーザープログラムのA地点の処理が行われたときに、CheckPoint関数により、テスト関数Aが呼び出され、B1というキー入力が行われた場合についてテストすることが可能となる(S4)。
ホストコンピュータ2は、通信部22を介して、ユーザープログラムのUART_Send関数によりユーザーシステム1から関数Aの処理が終わったという動作情報を受信する(S5)。その後、ユーザープログラムのB地点の処理が行われたことを検知するテストを行いたい場合、通信部22が、該当するテスト関数である関数Bを備えるテストプログラムBをユーザーシステム1に対して送信する(S6)。
図5は、テスト関数Bの処理を示すプログラムの一例を示す図である。図5のテスト関数Bは、引数として入力するpoint変数がPOINT_Aである、つまり、ユーザープログラムのA地点の処理が行われたときに、ホストコンピュータ1に対してLEDの状態を知らせる情報を送信する命令UART_Send(LED,1)とホストコンピュータ1に対して、関数Bの処理が終わったという動作情報を送信する命令UART_Send(AISFINISHED,1)の処理を実行するプログラムである。
テストプログラム入力部11は、通信部10を介して、ホストコンピュータ2からテスト関数Bを備えるテストプログラムBの受信を行い、受信したテストプログラムBをテストプログラム記憶部12に対して出力する。テストプログラム記憶部12は、通信部10から入力したテストプログラムBをテストプログラム格納領域120に展開し、ユーザープログラムからテスト関数Bを呼び出し可能な状態にする(S7)。
このようにして、テストプログラム記憶部12は、ユーザープログラムのB地点の処理が行われたときに、CheckPoint関数により、テスト関数Bが呼び出され、B地点の処理が行われたという情報をホストコンピュータ1に送信することが可能となる(S8)。
テストを行う処理の内容の変更があった場合も、変更後のテスト処理に該当するテスト関数を作成することにより対応が可能である。例えば、テスト関数Aのキー入力をB1からB2に変えたい場合は、Key=B1という処理をKey=B2という処理に変更したテスト関数A2を備えるテストプログラムA2をホストコンピュータ2からユーザーシステム1に対して送信するようにすればよい。図6は、テスト関数A2の処理を示すプログラムの一例を示す図である。
以後、テストの状態に応じてホストコンピュータ2からテストプログラムを選択し、ユーザーシステム1に送信する。ユーザーシステム1は、テストプログラム入力部11が通信部10を介してテストプログラムを受信し、受信したテストプログラムに備えられるテスト関数を呼び出すことにより、適当なテストを行うことが可能となる。
このようにすることにより、ホストコンピュータ2から動的にテストプログラムを受信し、展開し、テスト関数を実行することにより、テストに必要なプログラムを展開するメモリ領域を少なくすることが可能となる。また、ユーザープログラムを停止することなくテストを行うことが可能となる。更に、テスト関数内の処理を行わない状態に設定すればmain関数を書き換えることなく製品と同じコードにすることが可能となり、テスト終了時のプログラム修正ミスの危険を低減させることが可能となる。
その他の発明の実施の形態.
上述の例では、テストプログラムはテストプログラム記憶部に格納されているとしたが、これを通信部により外部から受信するようにしても良い。また、別途入力手段を設けて動的に入力するようにしても良い。
本発明におけるユーザーシステムの構成を示すブロック図である。 本発明におけるユーザーシステムの処理の流れを示すフローチャートである。 本発明におけるユーザープログラムの一例を示す図である。 本発明におけるユーザープログラム及びテスト関数の一例を示す図である。 本発明におけるユーザープログラム及びテスト関数の一例を示す図である。 本発明におけるユーザープログラム及びテスト関数の一例を示す図である。 従来技術におけるユーザープログラム及びテスト関数の一例を示す図である。
符号の説明
1 ユーザーシステム
10 通信部
11 テストプログラム入力部
12 テストプログラム記憶部
120 テストプログラム格納領域
13 ユーザープログラム実行部
2 ホストコンピュータ
20 制御部
21 テストプログラム記憶部
22 通信部

Claims (11)

  1. ユーザープログラムのテストを行うテストシステムであって、
    テスト実行命令を含むユーザープログラムを実行するユーザープログラム実行部と、
    前記テスト実行命令に応じて前記ユーザープログラム実行部により読み出され実行されるテストプログラムを書き換え可能に格納するテストプログラム格納領域を予め設けたテストプログラム記憶部と、
    前記テストプログラムを入力し、前記テストプログラム格納領域に格納するテストプログラム入力部を備えたテストシステム。
  2. 前記テストプログラム入力部は、前記テストプログラム格納領域に格納されているテストプログラムと異なるテストプログラムを入力し、
    前記テストプログラム記憶部は、前記テストプログラム格納領域に格納されているテストプログラムを前記テストプログラム入力部の入力したテストプログラムに書き換え、
    前記ユーザープログラム実行部は、前記テスト実行命令に基づき前記テストプログラム記憶部により書き換えられたテストプログラムを実行することを特徴とする請求項1記載のテストシステム。
  3. ユーザーシステムと、前記ユーザーシステムと接続されたホストコンピュータを備えたテストシステムであって、
    前記ユーザーシステムは、
    テスト実行命令を含むユーザープログラムを実行するユーザープログラム実行部と、
    前記テスト実行命令に応じて前記ユーザープログラム実行部により読み出され実行されるテストプログラムを書き換え可能に格納するテストプログラム格納領域を予め設けたテストプログラム記憶部と、
    前記テストプログラムを入力し、前記テストプログラム格納領域に格納するテストプログラム入力部と、
    前記ホストコンピュータと通信を行うための通信部を備え、
    前記ユーザープログラム実行部は、前記通信部を介して前記ホストコンピュータに対して前記テストプログラムの動作情報を送信し、
    前記ホストコンピュータは、
    前記ユーザープログラム実行部から前記動作情報を受信する動作情報受信部と、
    前記テストプログラムを格納する送信用テストプログラム記憶部と、
    前記動作情報受信部の受信した前記動作情報に基づいて、前記テストプログラム記憶部に格納されたテストプログラムの中から、前記ユーザーシステムに送信するテストプログラムを選択する制御部と、
    前記ユーザーシステムに対して前記制御部の選択した前記テストプログラムを送信するテストプログラム送信部を備えたテストシステム。
  4. 前記テストプログラム入力部は、前記テストプログラム格納領域に格納されているテストプログラムと異なるテストプログラムを入力し、
    前記テストプログラム記憶部は、前記テストプログラム格納領域に格納されているテストプログラムを前記テストプログラム入力部の入力したテストプログラムに書き換え、
    前記ユーザープログラム実行部は、前記テスト実行命令に基づき前記テストプログラム記憶部により書き換えられたテストプログラムを実行することを特徴とする請求項3記載のテストシステム。
  5. 前記テストプログラム入力部は、前記ユーザープログラム実行部が前記ユーザープログラムを実行中に、前記テストプログラムを入力し、前記テストプログラム格納領域に格納することを特徴とする請求項1、2、3または4記載のテストシステム。
  6. テストの実行不要の場合には、前記テストプログラム格納領域に、テストプログラムを実行せずにテスト実行命令の次の処理を実行させる命令が格納されることを特徴とする請求項1乃至5いずれかに記載のテストシステム。
  7. ユーザープログラムのテストを行うテスト方法であって、
    ユーザープログラムに含まれるテスト実行命令に応じて読み出され実行されるテストプログラムを入力し、
    入力されたテストプログラムを予め設けられたテストプログラム格納領域を有するテストプログラム記憶部に格納し、
    前記テスト実行命令を実行する場合に、前記テストプログラム格納領域に格納されてテストプログラムを実行するテスト方法。
  8. 前記テストプログラムが入力された場合に、前記テストプログラム格納領域に既に格納されているテストプログラムを、当該入力されたテストプログラムに書き換えることを特徴とする請求項8記載のテスト方法。
  9. 入力されたテストプログラムは、ホストコンピュータによりテストプログラムの動作情報に基づいて複数のテストプログラムの中から選択されたテストプログラムであることを特徴とする請求項7又は8記載のテスト方法。
  10. 前記ユーザープログラムを実行中に、前記テストプログラムを入力し、前記テストプログラム格納領域に格納することを特徴とする請求項7、8又は9記載のテスト方法。
  11. テストの実行不要の場合には、前記テストプログラム格納領域に、テストプログラムを実行せずにテスト実行命令の次の処理を実行させる命令が格納されることを特徴とする請求項7乃至10いずれかに記載のテスト方法。
JP2005161434A 2005-06-01 2005-06-01 テストシステム及びテスト方法 Expired - Fee Related JP4813823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005161434A JP4813823B2 (ja) 2005-06-01 2005-06-01 テストシステム及びテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005161434A JP4813823B2 (ja) 2005-06-01 2005-06-01 テストシステム及びテスト方法

Publications (2)

Publication Number Publication Date
JP2006338271A true JP2006338271A (ja) 2006-12-14
JP4813823B2 JP4813823B2 (ja) 2011-11-09

Family

ID=37558783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005161434A Expired - Fee Related JP4813823B2 (ja) 2005-06-01 2005-06-01 テストシステム及びテスト方法

Country Status (1)

Country Link
JP (1) JP4813823B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8381184B2 (en) 2008-09-02 2013-02-19 International Business Machines Corporation Dynamic test coverage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234325A (ja) * 1987-03-23 1988-09-29 Fujitsu Ltd テスト用ソ−スフアイルの一元化方式
JPH01211135A (ja) * 1988-02-19 1989-08-24 Mitsubishi Electric Corp プログラムデバッグ方式
JPH01232446A (ja) * 1988-03-11 1989-09-18 Brother Ind Ltd コンピュータのプログラム開発支援装置
JPH04314139A (ja) * 1991-04-11 1992-11-05 Hitachi Ltd デバッグ装置
JP2003114809A (ja) * 2001-10-04 2003-04-18 Matsushita Electric Ind Co Ltd シミュレーション装置及びシミュレーション方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234325A (ja) * 1987-03-23 1988-09-29 Fujitsu Ltd テスト用ソ−スフアイルの一元化方式
JPH01211135A (ja) * 1988-02-19 1989-08-24 Mitsubishi Electric Corp プログラムデバッグ方式
JPH01232446A (ja) * 1988-03-11 1989-09-18 Brother Ind Ltd コンピュータのプログラム開発支援装置
JPH04314139A (ja) * 1991-04-11 1992-11-05 Hitachi Ltd デバッグ装置
JP2003114809A (ja) * 2001-10-04 2003-04-18 Matsushita Electric Ind Co Ltd シミュレーション装置及びシミュレーション方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8381184B2 (en) 2008-09-02 2013-02-19 International Business Machines Corporation Dynamic test coverage

Also Published As

Publication number Publication date
JP4813823B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
CN111158756B (zh) 用于处理信息的方法和装置
JP3938580B2 (ja) 情報処理装置、情報処理方法、半導体装置、コンピュータプログラム
CN109936716B (zh) 一种显示驱动的实现方法及系统
CN106528217B (zh) 一种现场可编程门阵列程序加载系统和方法
JP2007206933A (ja) 情報処理装置、情報処理装置におけるブートローダ生成方法およびプログラム転送方法
CN111310638B (zh) 一种数据处理方法、装置及计算机可读存储介质
JP4813823B2 (ja) テストシステム及びテスト方法
JP2006178818A (ja) モーションコントローラとエンジニアリングツール並びにc言語実行システム
JP3892873B2 (ja) プログラマブルコントローラ
CN110362526B (zh) Spi从机设备、存储和适配方法及计算机存储介质
JP2006079155A (ja) 情報処理装置
JP2012203845A (ja) 携帯機器とプログラム実行装置を有するシステムと、そのシステムに用いられる携帯機器及びプログラム実行装置
JP2002300226A (ja) 通信プログラム作成装置、通信プログラムの作成プログラム、およびこれを記録したコンピュータ読み取り可能な記録媒体
JP2002268877A (ja) クロック制御方法及び当該クロック制御方法を用いた情報処理装置
JPH0410081B2 (ja)
JP3733746B2 (ja) プログラマブルコントローラ
JP2006330124A (ja) データ処理装置
JP3074809B2 (ja) プログラマブル・コントローラ
JP3235316B2 (ja) Icテスタのパターン制御方法
JP2004185290A (ja) フラッシュメモリに対するリード・ライト方法
CN116382893A (zh) 基于协处理器的运算方法、装置、存储介质及电子设备
JP2006343845A (ja) プログラマブルコントローラ
JP2003015881A (ja) ソフトウェア製品インストールシステムおよび方法
CN116028402A (zh) 基于risc-v的控制方法、系统、芯片及存储介质
JP2006215781A (ja) シミュレーション装置及びシミュレーション方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees