JP2006332413A - Chip resistor and its manufacturing method - Google Patents
Chip resistor and its manufacturing method Download PDFInfo
- Publication number
- JP2006332413A JP2006332413A JP2005155129A JP2005155129A JP2006332413A JP 2006332413 A JP2006332413 A JP 2006332413A JP 2005155129 A JP2005155129 A JP 2005155129A JP 2005155129 A JP2005155129 A JP 2005155129A JP 2006332413 A JP2006332413 A JP 2006332413A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- pair
- support
- chip resistor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 48
- 229910000679 solder Inorganic materials 0.000 claims description 42
- 239000011810 insulating material Substances 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 17
- 239000003822 epoxy resin Substances 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910017060 Fe Cr Inorganic materials 0.000 description 1
- 229910002544 Fe-Cr Inorganic materials 0.000 description 1
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- UPHIPHFJVNKLMR-UHFFFAOYSA-N chromium iron Chemical compound [Cr].[Fe] UPHIPHFJVNKLMR-UHFFFAOYSA-N 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Abstract
Description
本発明は、チップ抵抗器およびその製造方法に関する。 The present invention relates to a chip resistor and a manufacturing method thereof.
従来のチップ抵抗器の一例としては、図18に示すようなものがある(たとえば、特許文献1を参照)。図示されたチップ抵抗器Bは、金属製のチップ状の抵抗体90の下面90aに、一対の電極91が間隔s3を隔てて設けられた構造を有している。各電極91の下面には、実装時のハンダ付け性をよくするための手段として、ハンダ層92が形成されている。
An example of a conventional chip resistor is shown in FIG. 18 (see, for example, Patent Document 1). The illustrated chip resistor B has a structure in which a pair of
このような構成のチップ抵抗器Bにおいては、電流流路の長さに相当する一対の電極の間隔s3、並びに電流流路の断面を構成する抵抗体90の幅w3および厚みt3の寸法によって抵抗値は規定される。このため、抵抗体90のサイズが一定であれば、抵抗値は間隔s3に比例する。したがって、チップ抵抗器Bとしては、間隔s3を変更することにより、平面視において同一外形寸法でありながら、抵抗値が異なる複数種類のものを製作することができる。
In the chip resistor B having such a configuration, the resistance is determined by the distance s3 between the pair of electrodes corresponding to the length of the current flow path, and the width w3 and the thickness t3 of the
ところで、このような構成のチップ抵抗器Bにおいては、これを利用して構成される電気回路の実装効率を高めるために小型化の要請が強く、その大きさは、平面視において数mm角程度に抑えられている。一方、チップ抵抗器Bとしては、高抵抗値のものが求められる場合がある。この場合、抵抗値を大きくすべく上記間隔s3を大きくするといった対応も考えられるが、小型化の観点によりこれには限界がある。そこで、チップ抵抗器Bの高抵抗値化の要請に対しては、上記厚みt3を小さくする、すなわち抵抗体90を薄くすることにより対応する必要がある。
By the way, in the chip resistor B having such a configuration, there is a strong demand for miniaturization in order to increase the mounting efficiency of an electric circuit configured using the chip resistor B, and the size thereof is about several mm square in plan view. Is suppressed. On the other hand, the chip resistor B may have a high resistance value. In this case, it is conceivable to increase the distance s3 in order to increase the resistance value, but this has a limit from the viewpoint of miniaturization. Therefore, it is necessary to cope with the demand for a high resistance value of the chip resistor B by reducing the thickness t3, that is, by reducing the thickness of the
しかしながら、チップ抵抗器Bにおいて、抵抗体90が薄くされると、抵抗体90そのものの機械的強度が低下する。この状態でチップ抵抗器Bに荷重がかかると、抵抗体90の電極間部分が曲げられたり、あるいは折られたりするなど抵抗体90が容易に損傷する虞れがある。このような事態が生じたのでは、チップ抵抗器Bの抵抗値に大きな誤差が生じたり、あるいはチップ抵抗器Bを利用して構成される電気回路の仕様に狂いが生じるといった不具合が発生してしまう。
However, when the
本発明は、上記した事情のもとで考え出されたものであって、抵抗体を薄くすることにより高抵抗値化を図る場合であっても、抵抗体が容易に変形することがなく、抵抗値に大きな誤差が生じるといった不具合を適切に解消することが可能なチップ抵抗器を提供することを課題としている。また、本発明は、そのようなチップ抵抗器を効率よく、かつ適切に製造することができるチップ抵抗器の製造方法を提供することを他の課題としている。 The present invention has been conceived under the circumstances described above, and even when the resistance value is increased by thinning the resistor, the resistor is not easily deformed. It is an object of the present invention to provide a chip resistor that can appropriately eliminate such a problem that a large error occurs in the resistance value. Moreover, this invention makes it the other subject to provide the manufacturing method of the chip resistor which can manufacture such a chip resistor efficiently and appropriately.
上記課題を解決するため、本発明では、次の技術的手段を講じている。 In order to solve the above problems, the present invention takes the following technical means.
本発明の第1の側面によって提供されるチップ抵抗器は、薄板矩形状金属によって形成された抵抗体と、この抵抗体の片面に間隔を隔てて設けられた一対の電極と、を備え、上記片面には、上記一対の電極間の領域を覆う絶縁膜が形成されており、上記片面と反対側の面には、剛性を有して一定厚みを有し、かつ上記抵抗体と同じ平面形状を有するチップ状の支持体が接合されていることを特徴としている。 A chip resistor provided by the first aspect of the present invention includes a resistor formed of a thin plate-shaped metal, and a pair of electrodes provided on one side of the resistor with a gap therebetween, and An insulating film covering the region between the pair of electrodes is formed on one surface, and the surface opposite to the one surface is rigid and has a certain thickness, and the same planar shape as the resistor It is characterized in that a chip-like support body having the above is joined.
このような構成のチップ抵抗器によれば、薄板矩形状の抵抗体には、その片面の全域に一定厚みを有する支持体が接合されているので、チップ抵抗器に荷重がかかっても、その荷重は抵抗体だけでなく支持体によっても負担される。そして支持体は剛性を有しているため、チップ抵抗器としては、所定の機械的強度が維持される。したがって、高抵抗値化を図るべく抵抗体の厚みが小さくされている場合であっても、抵抗体が容易に変形することはなく、抵抗体の損傷に起因して抵抗値に大きな誤差が生じたり、チップ抵抗器を利用して構成される電気回路の仕様に大きな狂いが生じるといった不具合を適切に解消することができる。 According to the chip resistor having such a configuration, since the support having a constant thickness is bonded to the whole area of one surface of the thin rectangular resistor, even if a load is applied to the chip resistor, The load is borne not only by the resistor but also by the support. And since a support body has rigidity, predetermined | prescribed mechanical strength is maintained as a chip resistor. Therefore, even when the thickness of the resistor is reduced in order to increase the resistance value, the resistor is not easily deformed, and a large error occurs in the resistance value due to damage of the resistor. In addition, it is possible to appropriately solve such a problem that a large deviation occurs in the specification of an electric circuit configured using a chip resistor.
また、上記構成によれば、抵抗体における一対の電極間の領域は絶縁膜によって覆われているため、この領域にハンダが誤って付着する虞れがない。したがって、抵抗体への不当なハンダ付着に起因して抵抗値に大きな誤差が発生することは、適切に防止される。 Further, according to the above configuration, since the region between the pair of electrodes in the resistor is covered with the insulating film, there is no possibility that the solder will accidentally adhere to this region. Therefore, it is possible to appropriately prevent a large error in the resistance value due to inappropriate solder adhesion to the resistor.
さらに、上記構成によれば、一対の電極間の寸法を絶縁膜によって規定することが可能である。すなわち、絶縁膜をたとえば後述する厚膜印刷などの手法を用いて形成すれば、その形成領域を所望の寸法に仕上げることができる。したがって、一対の電極の間隔については高い精度で所望の寸法に設定することが可能となる。チップ抵抗器の実効抵抗値を目標抵抗値に近づけるための条件としては、電極間の寸法を所定の正確な寸法に仕上げることが要求されるが、上記構成によれば、そのような条件を満たすのに好適となる。 Furthermore, according to the above configuration, the dimension between the pair of electrodes can be defined by the insulating film. That is, if the insulating film is formed using a technique such as thick film printing described later, the formation region can be finished to a desired dimension. Therefore, the distance between the pair of electrodes can be set to a desired dimension with high accuracy. As a condition for bringing the effective resistance value of the chip resistor close to the target resistance value, it is required to finish the dimension between the electrodes to a predetermined accurate dimension. According to the above configuration, such a condition is satisfied. It becomes suitable for.
本発明の好ましい実施の形態においては、上記支持体は、絶縁材料からなる。特に機械的強度に優れた合成樹脂を用いれば、抵抗体の変形を適切に防止するとともに、抵抗体の表面と他の部材や機器との間に不当な電気的導通が生じることを防止することができる。 In a preferred embodiment of the present invention, the support is made of an insulating material. In particular, if a synthetic resin with excellent mechanical strength is used, it is possible to appropriately prevent deformation of the resistor and to prevent unjustified electrical continuity between the surface of the resistor and other members or devices. Can do.
本発明の好ましい実施の形態においては、上記支持体は、少なくとも上記一対の電極間の領域に対応する領域を覆う絶縁材料からなる第1支持部と、この第1支持部の上記一対の電極が並ぶ方向における両端に配された金属材料からなる一対の第2支持部とから構成されている。このような構成によれば、抵抗体で発生した熱が一対の第2支持部を介して外部に逃がされることになる。したがって、チップ抵抗器の放熱効果が高められ、実装対象物などの熱損傷を抑制するのに好適である。 In a preferred embodiment of the present invention, the support includes a first support portion made of an insulating material that covers at least a region corresponding to a region between the pair of electrodes, and the pair of electrodes of the first support portion. It is comprised from a pair of 2nd support part which consists of a metal material distribute | arranged at the both ends in the direction of an arrangement | sequence. According to such a configuration, heat generated in the resistor is released to the outside through the pair of second support portions. Therefore, the heat dissipation effect of the chip resistor is enhanced, and it is suitable for suppressing thermal damage to the mounting object.
本発明の好ましい実施の形態においては、上記支持体の厚みは、上記抵抗体の厚みより大とされている。このような構成によれば、支持体の剛性を適切に高めることができ、抵抗体の変形を抑制するうえで好適である。 In a preferred embodiment of the present invention, the thickness of the support is greater than the thickness of the resistor. According to such a structure, the rigidity of a support body can be raised appropriately and it is suitable when suppressing a deformation | transformation of a resistor.
本発明の好ましい実施の形態においては、上記抵抗体の上記一対の電極が並ぶ方向における端面、上記一対の電極ないし上記一対の第2支持部を覆うハンダ層をさらに備えている。このような構成によれば、チップ抵抗器の実装時には、ハンダ層によってチップ抵抗器の一対の電極が並ぶ方向における各端面に接合するハンダフィレットを形成することができる。このため、ハンダフィレットの有無に基づいて、チップ抵抗器の実装の適否を容易に判断することができる。また、チップ抵抗器のハンダによる接合強度を高めたい場合においても好適である。 In a preferred embodiment of the present invention, a solder layer is further provided to cover the end surface of the resistor in the direction in which the pair of electrodes are arranged, the pair of electrodes, or the pair of second support portions. According to such a configuration, when the chip resistor is mounted, it is possible to form a solder fillet that is bonded to each end face in the direction in which the pair of electrodes of the chip resistor are arranged by the solder layer. For this reason, it is possible to easily determine whether or not the chip resistor is mounted based on the presence or absence of the solder fillet. It is also suitable when it is desired to increase the bonding strength of the chip resistor by solder.
本発明の好ましい実施の形態においては、上記抵抗体の両側面は、追加の絶縁膜により覆われている。このような構成によれば、抵抗体の側面に誤ってハンダが付着することはない。したがって、抵抗体にハンダが不当に付着することはより確実に防止され、チップ抵抗器の抵抗値に誤差が生じないようにするうえで好適である。 In a preferred embodiment of the present invention, both side surfaces of the resistor are covered with an additional insulating film. According to such a configuration, solder does not accidentally adhere to the side surface of the resistor. Therefore, it is possible to more reliably prevent the solder from adhering to the resistor more reliably, and it is preferable to prevent an error in the resistance value of the chip resistor.
本発明の第2の側面によって提供されるチップ抵抗器の製造方法は、板状の金属製の抵抗体材料に板状の支持体材料を重ね合わせて接合された帯板状の積層板材に対して、上記抵抗体材料における上記支持体材料が接合された面と反対側の面に、上記積層板材の長手方向に所定長さを有する絶縁膜を一定ピッチでパターン形成する工程と、上記反対側の面のうち、上記絶縁膜が形成されていない領域上に、導電層を形成する工程と、上記導電層の一部が上記絶縁膜を挟んで離間する一対の電極として形成されるように、上記積層板材を複数のチップ状の抵抗体に分割する工程と、を有することを特徴としている。このような製造方法によれば、本発明の第1の側面によって提供されるチップ抵抗器を適切に製造することができる。 The manufacturing method of the chip resistor provided by the second aspect of the present invention is directed to a strip-shaped laminated plate material joined by overlapping a plate-shaped support material on a plate-shaped metal resistor material. Patterning an insulating film having a predetermined length in a longitudinal direction of the laminated plate material on a surface of the resistor material opposite to the surface to which the support material is bonded; and the opposite side A step of forming a conductive layer on a region where the insulating film is not formed, and a part of the conductive layer is formed as a pair of electrodes spaced apart with the insulating film interposed therebetween. Dividing the laminated plate material into a plurality of chip-like resistors. According to such a manufacturing method, the chip resistor provided by the first aspect of the present invention can be appropriately manufactured.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態について、図面を参照して具体的に説明する。なお、説明の便宜上、図1を基準として上下の方向を特定することにする。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings. For convenience of explanation, the upper and lower directions are specified with reference to FIG.
図1〜図3は、本発明の第1の実施形態に係るチップ抵抗器を示している。本実施形態のチップ抵抗器A1は、抵抗体1、支持体2、絶縁膜31,32、一対の電極4、および一対のハンダ層5を備えている。
1 to 3 show a chip resistor according to a first embodiment of the present invention. The chip resistor A <b> 1 of this embodiment includes a
抵抗体1は、各部の厚みが一定で平面視長矩形状をした薄板状である。その具体的な材質としては、Fe−Cr系合金、Ni−Cr系合金、Ni−Cu系合金などが挙げられるが、これらに限定されるものではなく、チップ抵抗器A1のサイズと目標抵抗値に見合った抵抗率をもつ金属材料を適宜選択すればよい。
The
支持体2は、チップ抵抗器A1の機械的強度を向上させるためのものであり、各部の厚みが一定な抵抗体1と同じ平面形状(長矩形状)をしたチップ状とされている。支持体2は、エポキシ樹脂などの絶縁材料からなり、抵抗体1の上面1bに接合されている。支持体2においては、所望の機械的強度を確保することができるように、その厚みt2が抵抗体1の厚みt1に応じて適宜設定されている。ここで、高抵抗値化を図るべく抵抗体1の厚みt1が小さくされている場合には、支持体2の厚みt2は大きくされており、これとは反対に抵抗体1の厚みt1が大きくされている場合には、支持体2の厚みt2は比較的小さくされている。これら寸法の具体例については後述するが、支持体2の厚みt2は、少なくとも抵抗体1の厚みt1より大きくされている。このことにより、支持体2は所定の剛性を有している。
The
絶縁膜31,32は、いずれもエポキシ樹脂系の樹脂製の塗装膜である。絶縁膜31は、抵抗体1の下面1aのうち、一対の電極4間の領域を覆うように設けられている。絶縁膜32は、X方向(チップ抵抗器A1の長手方向)に沿う両側面1d全体を覆うように設けられている。
The insulating
一対の電極4は、抵抗体1の下面1aにおいてX方向に間隔を隔てて設けられている。各電極4は、後述するように、たとえば抵抗体1に銅メッキ処理を施すことにより形成されたものである。各電極4のX方向における内端面は、絶縁膜31のX方向における両端面31aに接している。すなわち、一対の電極4の間隔s1は、絶縁膜31の両端面31aによって規定されており、絶縁膜31のX方向における長さと同一の寸法となっている。
The pair of
一対のハンダ層5は、たとえば側面視略L字状に形成されている。各ハンダ層5は、抵抗体1のX方向に間隔を隔てた各端面1cおよび各電極4の表面を覆うように繋がった形態を有している。ハンダ層5の材質としては、Snが挙げられるが、これに限定されるものではない。
The pair of
上記した各部の厚みの一例を挙げると、抵抗体1の厚みt1が0.02mm〜0.3mm程度、支持体2の厚みt2が0.2mm〜0.5mm程度、絶縁膜31,32がそれぞれ20μm程度、各電極4が30〜100μm程度、各ハンダ層5が5〜20μm程度である。抵抗体1の縦および横の寸法は、それぞれ2〜7mm程度である。ただし、抵抗体1のサイズは目標抵抗値に応じて種々に変更され、上記以外の数値にすることもできる。支持体2のサイズについては、抵抗体1のサイズに応じて変更され、上記以外の数値にすることもできる。また、チップ抵抗器A1は、一対の電極4間の抵抗が、たとえば1mΩ〜100mΩ程度の低抵抗のものとして構成されている。
As an example of the thickness of each part described above, the thickness t1 of the
次に、上記したチップ抵抗器A1の製造方法の一例を図4〜図8を参照して説明する。 Next, an example of a manufacturing method of the chip resistor A1 will be described with reference to FIGS.
まず、図4に示すように、抵抗体1および支持体2の材料となる積層板材Pを準備する。積層板材Pは、全体にわたって厚みの均一化が図られた金属製の板材である抵抗体材料10と、エポキシ樹脂などの接着性に優れた熱硬化性樹脂からなる板状の支持体材料20とを重ねあわせ、これらを加熱加圧することにより圧着接合されたものである。そして、この積層板材Pを打ち抜き加工するなどしてフレームFを形成する。なお、積層板材Pの接合手法としては、上記のような加熱加圧によるものに限定されず、たとえば接着剤を利用するなど他の接合手法を採用してもよい。
First, as shown in FIG. 4, a laminated plate material P as a material for the
図5に示すように、フレームFは、一定方向に延びた複数のバー状の板状部11,21(抵抗体材料10における板状部11および支持体材料20における板状部21)と、これら複数の板状部11,21を支持する矩形枠状の枠部12,22(抵抗体材料10における枠部12および支持体材料20における枠部22)とを備えている。板状部11は抵抗体1の原形となる部分であり、板状部21は支持体2の原形となる部分である。隣り合う板状部11,21どうしの間にはスリットSが形成されている。各板状部11,21の長手方向の両端には、板状部11,21と枠部12,22とを連結するための連結部13,23(抵抗体材料10における連結部13および支持体材料20における連結部23)が設けられており、連結部13,23の幅W1は、板状部11,21の幅W2よりも小さくされている。このため、連結部13,23を捩じり変形させて各板状部11,21を矢印N1方向に約90度回転させることが可能となり、各板状部11,21の側面11d,21dに対する後述の絶縁膜32の形成作業を容易化することができる。
As shown in FIG. 5, the frame F includes a plurality of bar-like plate-
次いで、図6に示すように、各板状部11の支持体材料20が接合された面と反対側の面11a上に、所定サイズの矩形状の絶縁膜31を、各板状部11の長手方向にそれぞれ一定の間隔を隔てて並ぶように形成する。各絶縁膜31の形成は、たとえばエポキシ樹脂を用いて厚膜印刷することにより行なう。厚膜印刷によれば、絶縁膜31の幅や厚みを所望の寸法に正確に仕上げることができる。なお、必要に応じて、絶縁膜31の表面、あるいは板状部21の表面に標印を施す工程を行なってもよい。
Next, as shown in FIG. 6, a rectangular insulating
次いで、図7に示すように、各板状部11,21の一対の側面11d,21dに絶縁膜32を形成する。絶縁膜32の形成には、絶縁膜31の形成に用いたのと同一の材料を用いる。絶縁膜32の形成は、各板状部11,21を図5(a)の仮想線に示した姿勢に回転させて、一対の側面11d,21dを塗料液中に浸漬させ、その後その塗料を乾燥させることにより行なうことができる。
Next, as illustrated in FIG. 7, an insulating
次いで、図8に示すように、各板状部11の上記反対側の面11aのうち、絶縁膜31が形成されていない領域に導電層4’を形成する。導電層4’は、電極4の原形となる部分であり、その形成はたとえば銅メッキ処理により行う。メッキ処理によれば、導電層4’と絶縁膜31との間に隙間を生じさせないようにして、隣り合う絶縁膜31間の領域に導電層4’を形成することが可能である。
Next, as shown in FIG. 8, a
上記した工程により、バー状の抵抗器集合体A1"が得られる。この抵抗器集合体A1"を仮想線C1の箇所で切断すると、ハンダ層未形成の複数のチップ抵抗器A1'が製造される。この切断位置は、各導電層4'をその幅方向(抵抗器集合体A1”の長手方向)において2分割する位置であり、その切断方向は抵抗器集合体A1"の短手方向である。これにより、チップ抵抗器A1’には、一対の電極4が形成されることとなる。このようにして、1つのフレームFから複数個のチップ抵抗器A1’を作製することができるため、その生産性は良好となる。
By the above-described process, a bar-shaped resistor aggregate A1 ″ is obtained. When this resistor aggregate A1 ″ is cut at the position of the virtual line C1, a plurality of chip resistors A1 ′ having no solder layer formed thereon are manufactured. The This cutting position is a position where each
次いで、チップ抵抗器A1’の抵抗体1の各端面1cおよび各電極4の表面上にハンダ層5を形成する。ハンダ層5の形成は、たとえばバレルメッキにより行なう。このバレルメッキ処理は、複数のチップ抵抗器A1’を1つのバレルに収容して行なう。各チップ抵抗器A1’は、抵抗体1の各端面1cおよび各電極4の表面の金属面が露出した構造を有しており、これら以外の部分は絶縁膜31,32によって覆われている。したがって、上記した金属面のみに対して効率よく、かつ適切にハンダ層5を形成することができる。なお、ハンダ層5を形成する前に上記した金属面に、たとえばNiからなる保護膜を形成し、その後ハンダ層5を形成してもよい。このようにして保護膜を形成すれば、電極4の酸化防止を図ることができるため、好適である。保護膜の形成も、たとえばバレルメッキ処理により行なうことができる。上記した一連の作業工程により、図1〜図3に示すチップ抵抗器A1を効率よく製造することができる。
Next, a
次に、チップ抵抗器A1の作用について説明する。 Next, the operation of the chip resistor A1 will be described.
チップ抵抗器A1は、所望の実装対象物に対し、たとえばハンダリフローの手法を用いて面実装される。このハンダリフローの手法では、実装対象物に設けられている端子上に各電極4が位置するようにチップ抵抗器A1を載置した状態でリフロー炉を利用して加熱する。
The chip resistor A1 is surface-mounted on a desired mounting object using, for example, a solder reflow technique. In this solder reflow method, heating is performed using a reflow furnace in a state where the chip resistor A1 is placed so that each
上記実装時において、チップ抵抗器A1を実装対象物に載置する作業は、たとえば真空吸着式のホルダを利用して行われる。そしてチップ抵抗器A1が実装対象物に載置される際には、載置動作による慣性や、ホルダから離反させるための空気供給などにより、チップ抵抗器A1には、荷重が加えられる場合がある。このような場合でも、チップ抵抗器A1においては、薄板矩形状の抵抗体1の片面全域に一定厚みを有する支持体2が接合されているので、チップ抵抗器A1に加えられる荷重は、抵抗体1だけでなく支持体2によっても負担される。ここで、支持体2は剛性を有しているため、チップ抵抗器A1としては、所定の機械的強度が維持されている。したがって、本実施形態におけるチップ抵抗器A1では、高抵抗値化を図るべく抵抗体1の厚みt1が小さくされる場合でも、抵抗体1が容易に変形することはなく、抵抗体1の損傷に起因して抵抗値に大きな誤差が生じたり、チップ抵抗器A1を利用して構成される電気回路の仕様に大きな狂いが生じるといった不具合は、適切に解消される。
At the time of mounting, the work of placing the chip resistor A1 on the mounting target is performed using, for example, a vacuum suction type holder. When the chip resistor A1 is placed on the mounting target, a load may be applied to the chip resistor A1 due to inertia due to the placement operation, air supply for separating the chip resistor A1 from the holder, or the like. . Even in such a case, in the chip resistor A1, since the
また、上記構成によれば、抵抗体1における一対の電極4間の領域は絶縁膜31によって覆われているため、この領域にハンダが誤って付着する虞れがない。したがって、抵抗体1への不当なハンダ付着に起因して抵抗値に大きな誤差が生じることは、適切に防止される。加えて、抵抗体1の両側面1dは絶縁膜32により覆われているため、この側面1dに誤ってハンダが付着することはない。したがって、抵抗体1にハンダが不当に付着することはより確実に防止され、チップ抵抗器A1の抵抗値に誤差が生じないようにするうえで好適である。
Further, according to the above configuration, the region between the pair of
本実施形態では、絶縁膜31は厚膜印刷によって形成されているため、その形成領域を所望の寸法に精度良く仕上げることができる。一方、一対の電極4間の寸法は、絶縁膜31の両端面31aによって規定されている。したがって、一対の電極4の間隔s1については高い精度で所望の寸法に設定することが可能となる。チップ抵抗器A1の実効抵抗値を目標抵抗値に近づけるための条件としては、電極4間の寸法を所定の正確な寸法に仕上げることが要求されるが、本実施形態によれば、そのような条件を満たすのに好適となる。
In this embodiment, since the insulating
本実施形態においては、抵抗体1の上面1bに接合される支持体2は、エポキシ樹脂を主成分とする合成樹脂製で構成されている。エポキシ樹脂は、機械的強度に優れた絶縁材料である。したがって、チップ抵抗器A1の支持体2においては、抵抗体1の変形を適切に防止しつつ、抵抗体1の上面1bと他の部材や機器との間に不当な電気的導通が生じることをも防止することができる。
In this embodiment, the
上記ハンダのリフロー時には、ハンダ層5が溶融するが、このハンダ層5は、抵抗体1の各端面1c上および電極4の表面上に形成されているため、図1の仮想線で示すようなハンダフィレットHfが適切に形成される。したがって、ハンダフィレットHfの形状などを外部から目視で確認することにより、チップ抵抗器A1の実装の適否を判断することができるため、検査の容易化が図られる。また、チップ抵抗器A1の接合強度を高めるのにも役立つ。
At the time of reflowing the solder, the
図9〜図12は、本発明の第2の実施形態に係るチップ抵抗器を示している。なお、図9以降の図面においては、上記第1の実施形態と同一または類似の要素には、同一の符号を付しており、適宜説明を省略する。 9 to 12 show a chip resistor according to the second embodiment of the present invention. In FIG. 9 and subsequent drawings, the same or similar elements as those in the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted as appropriate.
図9〜図12に示すチップ抵抗器A2は、抵抗体1、支持体2、絶縁膜31,32、一対の電極4、および一対のハンダ層5を備えている。支持体2は、エポキシ樹脂などの絶縁材料からなる第1支持部2Aと、この第1支持部2AのX方向における両端に配される第2支持部2Bとから構成されている。第1支持部2Aは、そのX方向における長さs2が一対の電極4の間隔s1よりも大とされており、少なくとも一対の電極4間の領域に対応する領域を覆うように形成されている。第2支持部2Bは、Cuなどの導電性に優れた金属材料からなり、その厚みが第1支持部2Aの厚みと略同一になるように形成されている。このように、本実施形態における支持体2は、絶縁材料からなる第1支持部2Aと金属材料からなる一対の第2支持部2Bとから構成されており、この点において単一の絶縁材料で構成された第1の実施形態の支持体2とは異なっている。なお、各ハンダ層5は、抵抗体1のX方向における各端面1c、各電極4の表面および各第2支持部2Bの表面を覆うように繋がった形態を有しており、側面視略コの字状に形成されている。
A chip resistor A2 shown in FIGS. 9 to 12 includes a
次に、上記したチップ抵抗器A2の製造方法の一例を図13〜図16を参照して説明する。 Next, an example of a manufacturing method of the above chip resistor A2 will be described with reference to FIGS.
まず、図13に示すように、抵抗体1および支持体2の材料となる積層板材Pを準備する。積層板材Pは、全体にわたって厚みの均一化が図られた金属製の板材である抵抗体材料10と、板状の支持体材料20とを重ね合わせ、これらを加熱加圧することにより圧着接合されたものである。ここで、支持体材料20は、エポキシ樹脂などの熱硬化性樹脂からなる一定幅の帯状の絶縁層20Aと、Cuなどの金属からなる一定幅の帯状の導電層20Bとが交互に並んだ形態とされている。そして、この積層板材Pを打ち抜き加工するなどしてフレームFを形成する。なお、積層板材Pの接合手法としては、上記のような加熱加圧によるものに限定されず、たとえば接着剤を利用するなど他の接合手法を採用してもよい。
First, as shown in FIG. 13, a laminated plate material P as a material for the
図14に示すように、フレームFは、絶縁層20Aおよび導電層20Bが並ぶ方向に沿って延びた複数のバー状の板状部11,21を備えている。すなわち、板状部21は、その長手方向に沿って複数の絶縁部21Aおよび複数の導電部21Bが交互に並んだ形態とされており、この点において第1の実施形態におけるフレームFとは異なっている。ここで、絶縁部21Aは第1支持部2Aとなる部分であり、導電部21Bは第2支持部2Bの原形となる部分である。
As shown in FIG. 14, the frame F includes a plurality of bar-shaped
次いで、図15に示すように、各板状部11の支持体材料20が接合された面と反対側の面11a上に、所定サイズの矩形状の絶縁膜31を、各板状部11の長手方向にそれぞれ一定の間隔を隔てて並ぶように形成する。各絶縁膜31の形成は、たとえばエポキシ樹脂を用いて厚膜印刷することにより行なう。厚膜印刷によれば、絶縁膜31の幅や厚みを所望の寸法に正確に仕上げることができる。
Next, as shown in FIG. 15, a rectangular insulating
次いで、各板状部11,21の一対の側面11d,21dに絶縁膜32を形成する。絶縁膜32の形成には、絶縁膜31の形成に用いたのと同一の材料を用いる。絶縁膜32は、第1の実施形態における絶縁膜32の形成と同様な方法により形成することができる。
Next, an insulating
次いで、図16に示すように、各板状部11の上記反対側の面11aのうち、絶縁膜31が形成されていない領域に導電層4’を形成する。導電層4’は、電極4の原形となる部分であり、その形成は、たとえば銅メッキ処理により行う。メッキ処理によれば、導電層4’と絶縁膜31との間に隙間を生じさせないようにして、隣り合う絶縁膜31間の領域に導電層4’を形成することが可能である。
Next, as shown in FIG. 16, a
上記した工程により、バー状の抵抗器集合体A2"が得られる。この抵抗器集合体A2"を仮想線C2の箇所で切断すると、ハンダ層未形成の複数のチップ抵抗器A2'が製造される。この切断位置は、各導電層4'をその幅方向(抵抗器集合体A2”の長手方向)において2分割する位置であり、その切断方向は抵抗器集合体A2"の短手方向である。これにより、チップ抵抗器A2’には、一対の電極4および一対の第2支持部2B(図示せず)が形成されることとなる。次いで、チップ抵抗器A2’の抵抗体1の各端面1c、各電極4の表面ないし各第2支持部2Bの表面上に、バレルメッキ処理によりハンダ層5を形成する。上記した一連の作業工程により、図9〜図12に示すチップ抵抗器A2を効率よく製造することができる。
The bar-shaped resistor aggregate A2 ″ is obtained by the above-described process. When this resistor aggregate A2 ″ is cut at the position of the virtual line C2, a plurality of chip resistors A2 ′ with no solder layer formed are manufactured. The This cutting position is a position where each
次に、チップ抵抗器A2の作用について説明する。 Next, the operation of the chip resistor A2 will be described.
チップ抵抗器A2は、所望の実装対象物に対し、第1の実施形態におけるチップ抵抗器A1と同様にリフローの手法を用いて面実装される。本実施形態におけるチップ抵抗器A2では、剛性を有する支持体2が接合されているため、第1の実施形態におけるチップ抵抗器A1と同様に所定の機械的強度が維持されることになる。したがって、高抵抗値化を図るべく抵抗体1の厚みが小さくされる場合でも、抵抗体1が容易に変形することはなく、抵抗体1の損傷に起因して抵抗値に大きな誤差が生じたり、チップ抵抗器A2を利用して構成される電気回路の仕様に大きな狂いが生じるといった不具合は、適切に解消される。
The chip resistor A2 is surface-mounted on a desired mounting object using a reflow technique in the same manner as the chip resistor A1 in the first embodiment. In the chip resistor A2 in the present embodiment, since the
また、チップ抵抗器A2においては、支持体2は、絶縁材料からなる第1支持部2Aと、第1支持部2Aの両端に配された金属材料からなる一対の第2支持部2Bとから構成されている。このため、通電により抵抗体1で発生した熱は、第2支持部2Bを通じて大気中に効率よく放熱される。したがって、チップ抵抗器A2の放熱効果が高められ、実装対象物や実装対象物に実装された他の部品が損傷するといった不具合を抑制することができる。
Further, in the chip resistor A2, the
リフロー時にはハンダ層5が溶融するが、チップ抵抗器A2におけるハンダ層5は、抵抗体1の端面1c上、電極4の表面および第2支持部2Bの表面上にも形成されている。このため、図9の仮想線で示すように、チップ抵抗器A2の長手方向の端面全域に接触するように大きいサイズのハンダフィレットHfが適切に形成される。したがって、ハンダフィレットHfの目視確認によるチップ抵抗器A2の実装の適否の判断は、より一層の容易化が図られ、チップ抵抗器A2の接合強度は、より一層高められる。
The
さらにチップ抵抗器A2においては、図17に示すように、支持体2が抵抗体1の下方に位置するように上下反転させて実装することが可能である。この場合、抵抗体1と実装対象物の端子Tとの間には、十分な厚みを有する導電性に優れた第2支持部2Bが介在している。このため、チップ抵抗器A2の実装時において、端子Tに対する電気的接続が不十分な部分が存在する場合でも、抵抗体1のX方向(長手方向)端部側における幅方向(短手方向)の電位分布が略均一となり、実効抵抗値にはバラつきが殆ど生じない。このことは、チップ抵抗器A2の抵抗値に誤差が生じないようにするうえでより好適である。
Furthermore, the chip resistor A2 can be mounted upside down so that the
本発明の内容は、上述した実施形態の内容に限定されるものではない。本発明に係るチップ抵抗器の各部の具体的な構成は、種々に設計変更自在である。同様に、本発明に係るチップ抵抗器の製造方法における各作業工程の具体的な構成も、種々に変更自在である。 The content of the present invention is not limited to the content of the above-described embodiment. The specific configuration of each part of the chip resistor according to the present invention can be varied in design in various ways. Similarly, the specific configuration of each work process in the method for manufacturing a chip resistor according to the present invention can be variously changed.
A1,A2 チップ抵抗器
P 積層板材
1 抵抗体
2 支持体
2A 第1支持部
2B 第2支持部
4 電極
4’ 導電層
5 ハンダ層
10 抵抗体材料
20 支持体材料
31,32 絶縁膜
A1, A2 Chip resistor
Claims (7)
上記片面には、上記一対の電極間の領域を覆う絶縁膜が形成されており、
上記片面と反対側の面には、剛性を有して一定厚みを有し、かつ上記抵抗体と同じ平面形状を有するチップ状の支持体が接合されていることを特徴とする、チップ抵抗器。 A resistor formed of a thin plate-shaped metal, and a pair of electrodes provided on one side of the resistor with a gap therebetween,
An insulating film that covers a region between the pair of electrodes is formed on the one surface,
A chip resistor characterized in that a chip-like support body having rigidity and a constant thickness and having the same planar shape as that of the resistor is joined to the surface opposite to the one surface. .
上記反対側の面のうち、上記絶縁膜が形成されていない領域上に、導電層を形成する工程と、
上記導電層の一部が上記絶縁膜を挟んで離間する一対の電極として形成されるように、上記積層板材を複数のチップ状の抵抗体に分割する工程と、
を有することを特徴とする、チップ抵抗器の製造方法。 The opposite side of the surface of the resistor material to which the support material is bonded to the strip-shaped laminated plate material that is bonded by overlapping the plate-shaped support material on the plate-shaped metal resistor material A step of patterning an insulating film having a predetermined length in the longitudinal direction of the laminated plate material at a constant pitch;
A step of forming a conductive layer on a region of the opposite surface where the insulating film is not formed;
Dividing the laminated plate material into a plurality of chip-like resistors so that a part of the conductive layer is formed as a pair of electrodes spaced apart with the insulating film interposed therebetween;
A method of manufacturing a chip resistor, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005155129A JP4640952B2 (en) | 2005-05-27 | 2005-05-27 | Chip resistor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005155129A JP4640952B2 (en) | 2005-05-27 | 2005-05-27 | Chip resistor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332413A true JP2006332413A (en) | 2006-12-07 |
JP4640952B2 JP4640952B2 (en) | 2011-03-02 |
Family
ID=37553773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005155129A Active JP4640952B2 (en) | 2005-05-27 | 2005-05-27 | Chip resistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4640952B2 (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009145133A1 (en) * | 2008-05-27 | 2009-12-03 | コーア株式会社 | Resistor |
JP2009295877A (en) * | 2008-06-06 | 2009-12-17 | Koa Corp | Resistor |
JP2009302494A (en) * | 2008-05-14 | 2009-12-24 | Rohm Co Ltd | Chip resistor and method for manufacturing the same |
JP2014060463A (en) * | 2008-05-14 | 2014-04-03 | Rohm Co Ltd | Chip resistor and method for manufacturing the same |
JP2014187092A (en) * | 2013-03-22 | 2014-10-02 | Rohm Co Ltd | Chip resistor and chip resistor manufacturing method |
WO2015162858A1 (en) * | 2014-04-24 | 2015-10-29 | パナソニックIpマネジメント株式会社 | Chip resistor and method for manufacturing same |
JP2016503237A (en) * | 2012-12-21 | 2016-02-01 | ヴィシェイ デイル エレクトロニクス, インコーポレイテッドVishay Dale Electronics, Inc. | Power resistor with integrated heat spreader |
JP2016036002A (en) * | 2014-08-05 | 2016-03-17 | パナソニックIpマネジメント株式会社 | Metal plate resistor |
JP2017183692A (en) * | 2016-03-29 | 2017-10-05 | パナソニックIpマネジメント株式会社 | Metal plate resistor |
US10319501B2 (en) | 2014-02-27 | 2019-06-11 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor |
CN109903938A (en) * | 2017-12-07 | 2019-06-18 | 南京萨特科技发展有限公司 | A kind of resistor integrally to radiate and manufacturing method |
JP2019125787A (en) * | 2018-01-11 | 2019-07-25 | 北陸電気工業株式会社 | Chip-like metal resistor and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118701A (en) * | 1999-10-19 | 2001-04-27 | Koa Corp | Low-resistance resistor for detecting current and its manufacturing method |
JP2002057009A (en) * | 2000-08-07 | 2002-02-22 | Koa Corp | Resistor and method of manufacturing the same |
JP2004311747A (en) * | 2003-04-08 | 2004-11-04 | Rohm Co Ltd | Chip resistor and its manufacturing method |
-
2005
- 2005-05-27 JP JP2005155129A patent/JP4640952B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118701A (en) * | 1999-10-19 | 2001-04-27 | Koa Corp | Low-resistance resistor for detecting current and its manufacturing method |
JP2002057009A (en) * | 2000-08-07 | 2002-02-22 | Koa Corp | Resistor and method of manufacturing the same |
JP2004311747A (en) * | 2003-04-08 | 2004-11-04 | Rohm Co Ltd | Chip resistor and its manufacturing method |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302494A (en) * | 2008-05-14 | 2009-12-24 | Rohm Co Ltd | Chip resistor and method for manufacturing the same |
JP2014060463A (en) * | 2008-05-14 | 2014-04-03 | Rohm Co Ltd | Chip resistor and method for manufacturing the same |
WO2009145133A1 (en) * | 2008-05-27 | 2009-12-03 | コーア株式会社 | Resistor |
JP2009295877A (en) * | 2008-06-06 | 2009-12-17 | Koa Corp | Resistor |
JP2016503237A (en) * | 2012-12-21 | 2016-02-01 | ヴィシェイ デイル エレクトロニクス, インコーポレイテッドVishay Dale Electronics, Inc. | Power resistor with integrated heat spreader |
JP2014187092A (en) * | 2013-03-22 | 2014-10-02 | Rohm Co Ltd | Chip resistor and chip resistor manufacturing method |
US10319501B2 (en) | 2014-02-27 | 2019-06-11 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor |
WO2015162858A1 (en) * | 2014-04-24 | 2015-10-29 | パナソニックIpマネジメント株式会社 | Chip resistor and method for manufacturing same |
JPWO2015162858A1 (en) * | 2014-04-24 | 2017-04-13 | パナソニックIpマネジメント株式会社 | Chip resistor and manufacturing method thereof |
US10134510B2 (en) | 2014-04-24 | 2018-11-20 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor and method for manufacturing same |
JP2016036002A (en) * | 2014-08-05 | 2016-03-17 | パナソニックIpマネジメント株式会社 | Metal plate resistor |
JP2017183692A (en) * | 2016-03-29 | 2017-10-05 | パナソニックIpマネジメント株式会社 | Metal plate resistor |
CN109903938A (en) * | 2017-12-07 | 2019-06-18 | 南京萨特科技发展有限公司 | A kind of resistor integrally to radiate and manufacturing method |
JP2019125787A (en) * | 2018-01-11 | 2019-07-25 | 北陸電気工業株式会社 | Chip-like metal resistor and manufacturing method thereof |
JP7270386B2 (en) | 2018-01-11 | 2023-05-10 | 北陸電気工業株式会社 | Chip-shaped metal resistor and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP4640952B2 (en) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4640952B2 (en) | Chip resistor and manufacturing method thereof | |
JP4358664B2 (en) | Chip resistor and manufacturing method thereof | |
JP6302877B2 (en) | Metal strip resistor and manufacturing method thereof | |
US8044765B2 (en) | Chip resistor and method of making the same | |
JP5970695B2 (en) | Current detection resistor and its mounting structure | |
US7327214B2 (en) | Chip resistor and method of making the same | |
JP3848286B2 (en) | Chip resistor | |
CN101484952B (en) | Resistor, particularly SMD resistor, and associated production method | |
JP2007088161A (en) | Chip resistor | |
JP7086985B2 (en) | Chip resistor | |
TWI497535B (en) | Micro-resistive device with soft material layer and manufacture method for the same | |
WO2015046050A1 (en) | Jumper element or current detection resistor element | |
JP5706186B2 (en) | Chip resistor and manufacturing method thereof | |
JP3848247B2 (en) | Chip resistor and manufacturing method thereof | |
JP5242614B2 (en) | Chip resistor and manufacturing method thereof | |
JP2004186248A (en) | Chip resistor and method of manufacturing the same | |
JP2009272476A (en) | Chip resistor and method of manufacturing the same | |
JP5490861B2 (en) | Chip resistor and manufacturing method thereof | |
JPH10189306A (en) | Chip resistor | |
JP6912853B2 (en) | Coil parts and their manufacturing methods | |
JP2004319874A (en) | Chip resistor and its manufacturing method | |
JP2013254983A (en) | Chip resistor and manufacturing method of the same | |
JP3653076B2 (en) | Chip resistor manufacturing method and frame used therefor | |
JP2004022659A (en) | Chip resistor having low resistance and its manufacturing method | |
JP2010225660A (en) | Chip resistor and mounting structure thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4640952 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |