JP2006319003A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2006319003A JP2006319003A JP2005137893A JP2005137893A JP2006319003A JP 2006319003 A JP2006319003 A JP 2006319003A JP 2005137893 A JP2005137893 A JP 2005137893A JP 2005137893 A JP2005137893 A JP 2005137893A JP 2006319003 A JP2006319003 A JP 2006319003A
- Authority
- JP
- Japan
- Prior art keywords
- region
- photoelectric conversion
- conductivity type
- conversion unit
- imaging apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】撮像装置において隣接画素への電荷の漏れ込みが効果的に低減される構造を提供する。
【解決手段】撮像装置は、光電変換部(202、203)と、導電線(Vcc)に接続されていて、光電変換部(202、203)で生成された電荷のうち余剰電荷を収集して導電線(Vcc)に排出する半導体領域(306)と、素子分離領域(209)の下に形成されたチャネルストッパー領域(207)とを備える。半導体領域(306)は、その下端がチャネルストッパー領域(207)の下端よりも深くなるように形成される。
【選択図】図3
【解決手段】撮像装置は、光電変換部(202、203)と、導電線(Vcc)に接続されていて、光電変換部(202、203)で生成された電荷のうち余剰電荷を収集して導電線(Vcc)に排出する半導体領域(306)と、素子分離領域(209)の下に形成されたチャネルストッパー領域(207)とを備える。半導体領域(306)は、その下端がチャネルストッパー領域(207)の下端よりも深くなるように形成される。
【選択図】図3
Description
本発明は、撮像装置に関する。
従来は、撮像装置としては、CCD型撮像装置を用いる例が多かったが、最近では、画素内に増幅素子を有する増幅型撮像装置(CMOS型撮像装置)の利点が見直されている。CMOS型撮像装置は、CCD型撮像装置に比較して画質が劣るといわれてきた。しかしながら、CMOS型撮像装置は、1)低ノイズ、2)低消費電力、3)単一電源駆動が可能、4)受光部と周辺回路とを同一プロセスで製造可能、という様々な利点を有する。
CMOS型撮像装置では、フォトダイオードで得られた信号電荷が隣接画素へ漏れ込むことが画質の低下の一因となりうる。このような課題に関連して、特許文献1には、画素を微細化したCMOS型撮像装置に適したオーバーフロードレイン構造として、フォトダイオードの少なくとも2方向を囲む拡散領域で構成された横型オーバーフロードレイン構造が開示されている。
なお、特許文献2には、フォトダイオードの周囲にポテンシャル障壁を設けることにより、フォトダイオードで生成された信号電荷が隣接するトランジスタのソース・ドレイン領域に吸収されにくくすることにより感度を高める構成が開示されている。
特開2000−260971号公報
特開2004−193547号公報
横型オーバーフロードレイン構造を有する撮像装置において、画素が小さくなると隣接画素間の距離が縮まるので、隣接画素への電荷の漏れ込みの防止に対する要求が更に厳しくなる。なお、特許文献1では、横型オーバーフロードレイン構造における深さ方向の構造については言及されていない。
本発明は、上記の課題に鑑みてなされたものであり、例えば、隣接画素への電荷の漏れ込みが効果的に低減される構造を提供することを目的とする。
本発明の第1の側面は、撮像装置に係り、光電変換部と、導電線に接続されていて、前記光電変換部で生成された電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、前記光電変換部の周囲に形成された素子分離領域と、前記素子分離領域の下に形成されたチャネルストッパー領域とが半導体基板に配され、前記半導体領域が、前記半導体基板の前記光電変換部が配された一主面を基準に、前記半導体基板の前記チャネルストッパー領域よりも深くまで形成されていることを特徴とする。
本発明の第2の側面に係る撮像装置は、光電変換部と、導電線に接続されていて、前記光電変換部で生成された第1導電型の電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、前記光電変換部の周囲に前記第1導電型の電荷に対するポテンシャル障壁を形成するポテンシャル障壁領域とを備え、前記半導体領域が前記ポテンシャル障壁領域に接触していることを特徴とする。
本発明の第3の側面に係る撮像装置は、光電変換部と、導電線に接続されていて、前記光電変換部で生成された電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、前記光電変換部で生成された電荷が転送されるフローティングディフュージョン領域とを備え、前記半導体領域は、前記半導体領域の下端が前記フローティングディフュージョン領域の下端よりも深くなるように形成されていることを特徴とする。
本発明によれば、隣接画素への電荷の漏れ込みが効果的に低減される構造を提供することができる。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
[第1実施形態]
図1は、本発明の好適な実施形態の撮像装置(CMOS型撮像装置)における1つの画素の等価回路図である。図2は、図1に示す1つの画素10の構成例を示すレイアウト図である。なお、撮像装置を構成する画素は、図1及び図2に示す例に限定されるものではなく種々の構成を有しうる。
図1は、本発明の好適な実施形態の撮像装置(CMOS型撮像装置)における1つの画素の等価回路図である。図2は、図1に示す1つの画素10の構成例を示すレイアウト図である。なお、撮像装置を構成する画素は、図1及び図2に示す例に限定されるものではなく種々の構成を有しうる。
図1及び図2に示す画素10は、フォトダイオード(光電変換部)100、転送トランジスタ101、リセットトランジスタ102、増幅トランジスタ103、選択トランジスタ104、電源線Vcc、出力線106を含んで構成される。
フォトダイオード100は、そのアノードが接地線に接続され、そのカソードが転送トランジスタ101のソースに接続されている。転送トランジスタのソースがフォトダイオードのカソードを兼ねることも可能である。転送トランジスタ101のドレインがフローティングディフュージョン領域FDを構成し、そのゲート101gが転送信号線に接続されている。リセットトランジスタ102は、そのドレインが電源線Vccに接続され、そのソースがフローティングディフュージョン領域FDを構成し、そのゲート102gがリセット信号線に接続されている。増幅トランジスタ103は、そのドレインが電源線Vccに接続され、そのソースが選択トランジスタ104のドレインに接続され、そのゲート103gがフローティングディフュージョン領域FDに接続されている。選択トランジスタ104は、そのドレインが増幅トランジスタ103のソースに接続され、そのソースが出力線106に接続され、そのゲート104gが垂直選択回路(不図示)によって駆動される垂直選択線に接続されている。なお、図1及び図2に示す構成は、第1実施形態のほか、第2〜第6実施形態においても参照される。
本発明の第1実施形態では、電源線Vccに接続される拡散領域をその下端がチャネルストッパーの下端よりも深くなるように形成することにより該拡散領域をオーバーフロードレインとして機能させ、余剰電荷を該拡散領域を通して吸い出して電源線に排出する。なお、ここでいう“下”とは、半導体基板の素子が形成される一主面を基準に、半導体基板の深さ方向を下方向としている。よって、半導体基板の光電変換部が配された一主面を基準に、チャネルストッパー領域よりも深くまで形成しているということもできる。また、各半導体領域が存在する領域の外縁は、周囲の領域と不純物濃度が略一致する箇所である。周囲の領域が反対導電型である場合には、NET濃度が略ゼロとなる箇所である。
図3は、本発明の第1実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるA−A’断面に相当する。図4は、本発明の第1実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。
201は、第1導電型(ここでは、例示としてN型)の半導体基板である。203は、第1導電型の半導体としてのN型半導体領域(N型エピ領域)である。ここで、N型半導体領域203は、ウェルではなく、N型半導体基板201の上層部であってもよい。202は、N型半導体領域203と共にフォトダイオード100を構成する第2導電型の半導体領域としてのP形半導体領域である。またこのP型半導体領域は基板側に電荷が漏れ出ないためのポテンシャル障壁としても機能している。205は、フォトダイオード100で発生した信号電荷を蓄積するための第1導電型の信号電荷蓄積領域であり、N型半導体領域203よりも不純物濃度が濃い領域である。
208は、フォトダイオード100を埋め込み型のフォトダイオードとするための表面P型領域である。204は、N型半導体と反対の導電型であるP型のポテンシャル障壁領域である。本実施形態では、光電変換によって発生した電荷のうち、電子を信号電荷として用いる。この電子に対してポテンシャル障壁となる様にP型のポテンシャル障壁領域としている。ここで、ポテンシャル障壁領域は、その周囲の領域と比較して、電子の移動の妨げになるような領域である。207は、素子分離用絶縁膜209の下にP型半導体で形成されたチャネルストッパー領域である。Vccは、導電線で構成された電源線であり、リセットトランジスタ102の第1導電型のドレイン領域(拡散領域)306と接続されている。
403は、第1導電型のフローティングディフュージョン領域FDとコンタクトプラグを介してオーミック接触するとともに増幅トランジスタ103のゲート電極103gとコンタクトプラグを介して接続するための導電線である。102gは、リセットトランジスタ102のゲート電極、402は、増幅トランジスタ103の第1導電型のソース領域(拡散領域)であり、選択トランジスタ104のドレイン領域(拡散領域)でもある。104gは、選択トランジスタ104のゲート電極、210は、選択トランジスタ104の第1導電型のソース領域(拡散領域)であり、出力線106に接続されたコンタクトプラグとオーミック接触する。
図3及び図4に例示的に示すように、第1導電型の拡散領域306の下端がチャネルストッパー207の下端よりも深くなるように拡散領域306が形成されている。拡散領域306は、オーバーフロードレインとして機能する。信号電荷蓄積部205の深い位置から溢れ出した余剰電荷は、拡散領域306を通して効果的に吸い出されて電源線Vccに排出される。これによって、隣接画素及び自身の画素内のFDへの電荷の漏れこみが抑制される。
オーバーフロードレインとして機能する第1導電型の拡散領域306は、イオンインプランテーションにより形成されうる。N型の拡散領域306は、例えば、拡散領域306とすべき領域に砒素や燐を打ち込むことによって形成されうる。
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域306の下端をP型のポテンシャル障壁領域204の最もポテンシャルが低い位置より深くし、拡散領域306とポテンシャル障壁領域204とを接触させるとより効果的である。ここで、接触させるとは、拡散領域306の周囲の一部が、ポテンシャル障壁領域204に囲まれている状態をいう。接触させるためには、製造工程において、204が存在すると考えられる領域まで拡散領域306が配されるように、イオン注入時のドーズ量、加速電圧、熱処理条件を決めて形成すればよい。
図4に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域306の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域306は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。
拡散領域306の不純物濃度は、P型のチャネルストッパー207及びP形のポテンシャル障壁領域204よりも濃くされることが好ましい。
オーバーフロードレインとして機能する第1導電型の拡散領域306は、過剰電荷が他の第1導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオード100に近い位置に形成されるのが好ましい。
なお、ここでは、材料基板である基板201を「半導体基板」と表現しているが、このような材料基板が処理されて、例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を半導体基板と呼ぶこともできる。
[第2実施形態]
本発明の第2実施形態では、出力線に接続された拡散領域をその下端がチャネルストッパーの下端よりも深くなるように形成することにより該拡散領域をオーバーフロードレインとして機能させ、余剰電荷を該拡散領域を通して吸い出して出力線に排出する。
[第2実施形態]
本発明の第2実施形態では、出力線に接続された拡散領域をその下端がチャネルストッパーの下端よりも深くなるように形成することにより該拡散領域をオーバーフロードレインとして機能させ、余剰電荷を該拡散領域を通して吸い出して出力線に排出する。
図5は、本発明の第2実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるC−C’断面に相当する。図6は、本発明の第2実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。なお、図1〜図4に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
図5及び図6において、206は、増幅トランジスタ103のドレイン領域としての第1導電型の拡散領域である。この実施形態では、拡散領域206は、その下端がチャネルストッパー207の下端と同一深さ又はチャネルストッパー207の下端よりも浅くなるように形成されている。
図5及び図6において、510は、選択トランジスタ104の第1導電型のソース領域(拡散領域)であり、出力線106に接続されたコンタクトプラグとオーミック接触する。第1導電型の拡散領域510は、オーバーフロードレインとして機能する。第1導電型の拡散領域510は、その下端がチャネルストッパー207の下端よりも深くなるように形成されている。
電荷蓄積部205の深い位置から溢れ出した余剰電荷は、拡散領域510を通して効果的に吸い出されて出力線106に排出される。これによって、隣接画素及び自身の画素内のFDへの電荷の漏れこみが抑制される。
オーバーフロードレインとして機能する第1導電型の拡散領域510は、イオンインプランテーションにより形成されうる。N型の拡散領域510は、例えば、拡散領域510とすべき領域に砒素や燐を打ち込むことによって形成されうる。余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域510の下端をP型のポテンシャル障壁領域204の最もポテンシャルが低い位置より深くし、拡散領域510とポテンシャル障壁領域204を接触させるとより効果的である。
図6に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域510の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域510は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。
拡散領域510の不純物濃度は、P型のチャネルストッパー207及びP形のポテンシャル障壁領域204よりも濃くされることが好ましい。
オーバーフロードレインとして機能する第1導電型の拡散領域510は、過剰電荷が他の第1導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオード100に近い位置に形成されるのが好ましい。
[第3実施形態]
図7は、本発明の第3実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。なお、図1〜図6に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
図7は、本発明の第3実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。なお、図1〜図6に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
この実施形態では、リセットトランジスタ102の第1導電型のドレイン領域(拡散領域)306の下端と選択トランジスタ103の第1導電型のソース領域(拡散領域)510の下端がチャネルストッパー207の下端よりも深くなっている。第1導電型の拡散領域306、第1導電型の拡散領域510は、共にオーバーフロードレインとして機能し、余剰電荷をそれぞれ電源線Vcc、出力線106に排出する。これによって、隣接画素及び自身の画素内のFDへの画素の漏れこみが抑制される。
以上のように、この実施形態では、1画素について2つのオーバーフロードレインが設けられている。更に、1画素について3以上のオーバーフロードレインを設けることもできる。
オーバーフロードレインとして機能する第1導電型の拡散領域306、510は、イオンインプランテーションにより形成されうる。N型の拡散領域306、510は、例えば、拡散領域306、510とすべき領域に砒素や燐を打ち込むことによって形成されうる。余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域306、510の下端は、P型のポテンシャル障壁204の最もポテンシャルが低い位置より深くするとより効果的である。
図7に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域306、510の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域306、510は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。
拡散領域306、510の不純物濃度は、P型のチャネルストッパー207及びP形のポテンシャル障壁204よりも濃くされることが好ましい。
また、オーバーフロードレインとして機能する第1導電型の拡散領域306、510は、過剰電荷が他の第1導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオードに近い位置に形成されるのが好ましい。
[第4実施形態]
図8は、本発明の第4実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるA−A’断面に相当する。図9は、本発明の第4実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。
図8は、本発明の第4実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるA−A’断面に相当する。図9は、本発明の第4実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。
801は、第1導電型(ここでは、例示としてN形)の半導体基板である。802は、第2導電型の半導体としてのP型ウェル領域である。805は、P型ウェル領域802と共にフォトダイオード100を構成する第1導電型半導体領域としてのN型半導体領域である。入射光によって発生した信号電荷は、N型半導体領域(信号電荷蓄積領域)805に蓄積される。
807は、素子分離用絶縁膜809の下に形成されたチャネルストッパーであり、P型ウェル802より不純物濃度が高い。Vccは、電源線であり、リセットトランジスタ102の第1導電型のドレイン領域806と接続されている。第1導電型のドレイン領域(拡散領域)806は、増幅トランジスタ103のドレイン領域でもある。
903は、第1導電型のフローティングディフュージョン領域FDとコンタクトプラグを介してオーミック接触するとともに増幅トランジスタ103のゲート電極103gとコンタクトプラグを介して接続される。102gは、リセットトランジスタ102のゲート電極、902は、増幅トランジスタ102の第1導電型のソース領域(拡散領域)であり、選択トランジスタ104のドレイン領域(拡散領域)でもある。104gは、選択トランジスタ104のゲート電極、910は、選択トランジスタ104の第1導電型のソース領域(拡散領域)であり、出力線106に接続されたコンタクトプラグとオーミック接触する。
図8及び9に例示的に示すように、第1導電型の拡散領域806の下端がチャネルストッパー807の下端よりも深くなるように拡散領域806が形成されている。電荷蓄積部805の深い位置から溢れ出した余剰電荷は、拡散領域806によって効果的に吸い出されて電源線Vccに排出される。これによって、隣接画素及び自身の画素内のFDへの電荷の漏れこみが抑制される。
一般に、図8及び図9に示すようなウェル構造では、溢れた余剰電荷が基板の深さ方向(縦方向)と横(水平)方向へ拡散するが、その拡散成分が隣接画素へ流入する確率は、画素の微細化が進むにつれて高くなる。また感度を向上させるためにPウェルを深く形成した場合にも同様に高くなる。したがって、微細化が進むにつれて、深い拡散領域で構成されるオーバーフロードレインの効果が顕著になる。
オーバーフロードレインとして機能する第1導電型の拡散領域806は、イオンインプランテーションにより形成されうる。N型の拡散領域806は、例えば、拡散領域806とすべき領域に砒素や燐を打ち込むことによって形成されうる。
図9に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域806の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域806は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。拡散領域806の不純物濃度は、P型のチャネルストッパー807よりも濃くされることが好ましい。
オーバーフロードレインとして機能する第1導電型の拡散領域806は、過剰電荷が他の第1導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオードに近い位置に形成されるのが好ましい。
なお、ここでは、材料基板である基板801を「半導体基板」と表現しているが、このような材料基板が処理されて、例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を半導体基板と呼ぶこともできる。
[第5実施形態]
図10は、本発明の第5実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるC−C’断面に相当する。図11は、本発明の第5実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。なお、図8及び図9に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
[第5実施形態]
図10は、本発明の第5実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるC−C’断面に相当する。図11は、本発明の第5実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。なお、図8及び図9に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
図10及び図11において、1006は、増幅トランジスタ103のドレイン領域としての第1導電型の拡散領域である。この実施形態では、拡散領域1006は、その下端がチャネルストッパー807の下端と同一深さ又はチャネルストッパー807の下端よりも浅くなるように形成されている。
図10及び図11において、1010は、選択トランジスタ104の第1導電型のソース領域(拡散領域)であり、コンタクトプラグを介して出力線106とオーミック接触する。第1導電型の拡散領域1010は、オーバーフロードレインとして機能する。第1導電型の拡散領域1010は、その下端がチャネルストッパー807の下端よりも深くなるように形成されている。
電荷蓄積部805の深い位置から溢れ出した余剰電荷は、拡散領域1010によって効果的に吸い出されて出力線106に排出される。これによって、隣接画素及び自身の画素内のFDへの電荷の漏れこみが抑制される。 オーバーフロードレインとして機能する第1導電型の拡散領域1010は、イオンインプランテーションにより形成されうる。N型の拡散領域1010は、例えば、拡散領域1010とすべき領域に砒素や燐を打ち込むことによって形成されうる。図10及び図11に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域1010の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域1010は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。
拡散領域1010の不純物濃度は、P型のチャネルストッパー807よりも濃くされることが好ましい。
オーバーフロードレインとして機能する第1導電型の拡散領域1010は、過剰電荷が他の第1導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオードに近い位置に形成されるのが好ましい。
[第6実施形態]
図12は、本発明の第6実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。なお、図8〜図11に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
図12は、本発明の第6実施形態の撮像装置の模式的な断面図であり、図2のレイアウト図におけるB−B’断面に相当する。なお、図8〜図11に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
この実施形態では、リセットトランジスタ102の第1導電型のドレイン領域806の下端と選択トランジスタ103の第1導電型のソース領域1010の下端がチャネルストッパー807の下端よりも深くなっている。第1導電型のドレイン領域806及び第1導電型のソース領域1010は、共にオーバーフロードレインとして機能し、それぞれ余剰電荷を吸い出して電源線Vcc、出力線106に排出する。これによって、隣接画素及び自身の画素内のFDへの画素の漏れこみが抑制される。
以上のように、この実施形態では、1画素について2つのオーバーフロードレインが設けられている。更に、1画素について3以上のオーバーフロードレインを設けることもできる。
オーバーフロードレインとして機能する第1導電型の拡散領域806、1010は、イオンインプランテーションにより形成されうる。N型の拡散領域806、1010は、例えば、拡散領域806、1010とすべき領域に砒素や燐を打ち込むことによって形成されうる。また、図12に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域806、1010の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域806、1010は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。拡散領域806、1010の不純物濃度は、P型のチャネルストッパー207よりも濃くされることが好ましい。
また、オーバーフロードレインとして機能する第1導電型の拡散領域806、1010は、過剰電荷が他の第1導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオードに近い位置に形成されるのが好ましい。
[第7実施形態]
図13(a)は、本発明の好適な実施形態の撮像装置における2つの画素で増幅素子が共通に配されて構成される画素ユニットの等価回路図である。図13(b)は、図13(a)に示す画素ユニット20の構成例を示すレイアウト図である。この実施形態の撮像装置では、1つの画素ユニット20が2つの画素で構成され、2つの画素のフローティングディフュージョン領域が相互に導電線によって連結されている。画素ユニット20は、図13(b)において上下及び左右にマトリクス状に配列される。
図13(a)は、本発明の好適な実施形態の撮像装置における2つの画素で増幅素子が共通に配されて構成される画素ユニットの等価回路図である。図13(b)は、図13(a)に示す画素ユニット20の構成例を示すレイアウト図である。この実施形態の撮像装置では、1つの画素ユニット20が2つの画素で構成され、2つの画素のフローティングディフュージョン領域が相互に導電線によって連結されている。画素ユニット20は、図13(b)において上下及び左右にマトリクス状に配列される。
なお、撮像装置を構成する画素ユニットは、図13(a)、(b)に示す例に限定されるものではなく種々の構成を有しうる。図13(a)、(b)に示す構成は、第7実施形態のほか、第8、第9実施形態においても参照される。
図14は、本発明の第7実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるB−B’断面に相当する。図15は、本発明の第7実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるA−A’断面に相当する。
図13(a)、(b)において、1300aは、第1画素のフォトダイオード(光電変換部)、1301aは、第1画素の転送トランジスタである。1300bは、第2画素のフォトダイオード(光電変換部)、1301bは、第2画素の転送トランジスタである。1302はリセットランジスタ、1303は増幅トランジスタ、Vccは電源線、1305は出力線である。この構成例では、出力線1305の電位によってフォトダイオード1300a、1300b及びフローティングディフュージョン領域FDa、FDbがリセットされる。
フォトダイオード1300a、1300bは、そのアノードが接地線に接続され、そのカソードが転送トランジスタ1301a、1301bのソースに接続されている。もしくは転送トランジスタのソースがフォトダイオードのカソードを兼ねていてもよい。転送トランジスタ1301a、1301bは、そのソースがフォトダイオード1300a、1300bのカソードに接続され、そのドレインがフローティングディフュージョン領域FDa、FDbを構成し、そのゲート1301ag、1301bgが転送信号線に接続されている。リセットトランジスタ1302は、そのドレインが出力線1305に接続され、そのソースがフローティングディフュージョン領域FDbを構成し、そのゲート1302gがリセット信号線に接続されている。増幅トランジスタ1303は、そのドレインが電源線Vccに接続され、そのソースが出力線1305に接続され、そのゲート1303gがフローティングディフュージョン領域FDa、FDbに接続されている。
図14及び図15において、1401は、第1導電型(ここでは、例示としてN型)の半導体基板である。1403は、第1導電型の半導体としてのN型半導体領域(N型エピ領域)である。ここで、N型半導体領域1403は、N型半導体基板1401の上層部であってもよい。1402は、N型半導体領域1403と共にフォトダイオードを構成する第2導電型の半導体領域としてのP型半導体領域である。1405a、1405bは、それぞれ第1画素、第2画素のフォトダイオード1300a、1300bで発生した信号電荷を集めて蓄積するための第1導電型の信号電荷蓄積領域であり、N型半導体領域1403よりも不純物濃度が濃い領域である。
1408a、1408bは、フォトダイオード1300a、1300bを埋め込み型のフォトダイオードとするための表面P型領域である。1404は、N型半導体と反対の導電型であるP型のポテンシャル障壁領域である。1406は、素子分離用絶縁膜1407の下にP型半導体で形成されたチャネルストッパーである。
1409は、リセットトランジスタ1302の第1導電型のドレイン領域(拡散領域)であり、コンタクトプラグを介して出力線1305とオーミック接触する。1410は、増幅トランジスタ1303の第1導電型のソース領域(拡散領域)であり、コンタクトプラグを介して出力線1305とオーミック接触する。1411は、増幅トランジスタ1303の第1導電型のドレイン領域(拡散領域)であり、コンタクトプラグを介して電源線Vccとオーミック接触する。1303gは、増幅トランジスタ1303のゲート電極である。
リセットトランジスタ1302のドレイン領域1409と増幅トランジスタ1303のソース領域1410は、その下端がチャネルストッパー1406又は他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端よりも深くなるように形成されている。第1画素の信号電荷蓄積領域1405aから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット(図13(b)において上方側に配置されている画素ユニット)のリセットトランジスタ1302のドレイン領域1409を通して出力線1305に吸い出され、第2画素の信号電荷蓄積領域1405bから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ1303のソース領域1410を通して出力線1305に吸い出される。
自ユニットのリセットトランジスタ1302のドレイン領域1409は、自ユニットに隣接する画素ユニット(図13(b)において下方側に配置されている画素ユニット)における第1画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。このように、余剰電荷が出力線1305に吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
オーバーフロードレインとして機能する第1導電型の拡散領域1409、1410は、イオンインプランテーションにより形成されうる。N型の拡散領域1409、1410は、例えば、拡散領域1409、1410とすべき領域に砒素や燐を打ち込むことによって形成されうる。
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域1409、1410の下端をP型のポテンシャル障壁領域1404の最もポテンシャルが低い位置より深くし、拡散領域1409、1410とポテンシャル障壁領域1404とを接触させるとより効果的である。
図14に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域1409、1410の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域1409、1410は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。拡散領域1409、1410の不純物濃度は、P型のチャネルストッパー1406及びP形のポテンシャル障壁領域1404よりも濃くされることが好ましい。
なお、ここでは、材料基板である基板1401を「半導体基板」と表現しているが、このような材料基板が処理されて、例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を半導体基板と呼ぶこともできる。
[第8実施形態]
図16は、本発明の第8実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるB−B’断面に相当する。図17は、本発明の第8実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるA−A’断面に相当する。なお、図14及び図15に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
[第8実施形態]
図16は、本発明の第8実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるB−B’断面に相当する。図17は、本発明の第8実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるA−A’断面に相当する。なお、図14及び図15に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
図16及び図17に例示的に示すように、リセットトランジスタ1302のドレイン領域1409と増幅トランジスタ1303のドレイン領域1611は、その下端がチャネルストッパー1406又は他の第1導電型の拡散領域の下端よりも深くなるように形成されている。第1画素の信号電荷蓄積領域1605aから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット(図13(b)において上方側に配置される画素ユニット)のリセットトランジスタ1302のドレイン領域1409を通して出力線に吸い出される。第2画素の信号電荷蓄積領域1405bから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ1303の第1導電型のドレイン領域1611を通して電源線Vccに吸い出される。
自ユニットのリセットトランジスタ1302のドレイン領域1409は、自ユニットに隣接する画素ユニット(図13(b)において下方側に配置されている画素ユニット)における第1画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。
このように、余剰電荷が出力線1305及び電源線Vccに吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
オーバーフロードレインとして機能する第1導電型の拡散領域1409、1611は、イオンインプランテーションにより形成されうる。N型の拡散領域1409、1611は、例えば、拡散領域1409、1611とすべき領域に砒素や燐を打ち込むことによって形成されうる。
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域1409、1611の下端をP型のポテンシャル障壁領域1404の最もポテンシャルが低い位置より深くし、拡散領域1409、1611とポテンシャル障壁領域1404とを接触させるとより効果的である。
図16及び図17に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域1409、1611の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域1409、1611は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。拡散領域1409、1611の不純物濃度は、P型のチャネルストッパー1406及びP形のポテンシャル障壁1404よりも濃くされることが好ましい。
[第9実施形態]
図18は、本発明の第9実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるB−B’断面に相当する。図19は、本発明の第9実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるA−A’断面に相当する。なお、図14〜図17に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
図18は、本発明の第9実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるB−B’断面に相当する。図19は、本発明の第9実施形態の撮像装置の模式的な断面図であり、図13(b)のレイアウト図におけるA−A’断面に相当する。なお、図14〜図17に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
リセットトランジスタ1302のドレイン領域1409と増幅トランジスタ1303のソース領域1410及びドレイン領域1611は、その下端がチャネルストッパー1406又は他の第1導電型の拡散領域の下端よりも深くなるように形成されている。第1画素の信号電荷蓄積領域1405aから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット(図13(b)において上方側に配置される画素ユニット)のリセットトランジスタ1302のドレイン領域1409を通して出力線に吸い出される。第2画素の信号電荷蓄積領域1405bから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ1303の第1導電型のソース領域1610を通して出力線1305に吸い出されるとともに、増幅トランジスタ1303の第1導電型のドレイン領域1611を通して電源線Vccに吸い出される。
自ユニットのリセットトランジスタ1302のドレイン領域1409は、自ユニットに隣接する画素ユニット(図13(b)において下方側に配置されている画素ユニット)における第1画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。
このように、余剰電荷が出力線1305及び電源線Vccに吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
以上のように、この実施形態では、1画素ユニット(2画素)について3つのオーバーフロードレインが設けられている。更に、1画素ユニット(2画素)について4以上のオーバーフロードレインを設けることもできる。
オーバーフロードレインとして機能する第1導電型の拡散領域1409、1410、1611は、イオンインプランテーションにより形成されうる。N型の拡散領域1409、1410、1611は、例えば、拡散領域1409、1410、1611とすべき領域に砒素や燐を打ち込むことによって形成されうる。
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域1409、1410、1611の下端をP型のポテンシャル障壁領域1404の最もポテンシャルが低い位置より深くし、拡散領域1409、1410、1611とP型のポテンシャル障壁領域1404とを接触させるとより効果的である。
図18及び図19に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域1409、1410、1611の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域1409、1410、1611は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。
拡散領域1409、1410、1611の不純物濃度は、P型のチャネルストッパー1406及びP型のポテンシャル障壁1404よりも濃くされることが好ましい。
[第10実施形態]
図20(a)は、本発明の好適な実施形態の撮像装置における2つの画素で構成される画素ユニットの等価回路図である。図20(b)は、図20(a)に示す画素ユニット20の構成例を示すレイアウト図である。この実施形態の撮像装置では、1つの画素ユニット30が2つの画素で構成され、2つの画素のフローティングディフュージョン領域が相互に連結されている。画素ユニット20は、図20(b)において上下及び左右に敷き詰めて配列される。
図20(a)は、本発明の好適な実施形態の撮像装置における2つの画素で構成される画素ユニットの等価回路図である。図20(b)は、図20(a)に示す画素ユニット20の構成例を示すレイアウト図である。この実施形態の撮像装置では、1つの画素ユニット30が2つの画素で構成され、2つの画素のフローティングディフュージョン領域が相互に連結されている。画素ユニット20は、図20(b)において上下及び左右に敷き詰めて配列される。
なお、撮像装置を構成する画素ユニットは、図20(a)、(b)に示す例に限定されるものではなく種々の構成を有しうる。図20(a)、(b)に示す構成は、第10実施形態のほか、第11、第12実施形態においても参照される。
図21は、本発明の第10実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるB−B’断面に相当する。図22は、本発明の第10実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるA−A’断面に相当する。
図20(a)、(b)において、2000aは、第1画素のフォトダイオード(光電変換部)、2001aは、第1画素の転送トランジスタである。2000bは、第2画素のフォトダイオード(光電変換部)、2001bは、第2画素の転送トランジスタである。2002はリセットランジスタ、2003は増幅トランジスタ、Vccは電源線、2005は出力線である。この構成例では、電源線Vccの電位によってフォトダイオード2000a、2000b及びフローティングディフュージョン領域FDa、FDbがリセットされる。
フォトダイオード2000a、2000bは、そのアノードが接地線に接続され、そのカソードが転送トランジスタ2001a、2001bのソースに接続されている。転送トランジスタ2001a、2001bは、そのソースがフォトダイオード2000a、2000bのカソードに接続され、そのドレインがフローティングディフュージョン領域FDa、FDbを構成し、そのゲート2001ag、2001bgが転送信号線に接続されている。もしくは転送トランジスタのソースがフォトダイオードのカソードを兼ねていてもよい。リセットトランジスタ1302は、そのドレインが電源線Vccに接続され、そのソースがフローティングディフュージョン領域FDbを構成し、そのゲート1302gがリセット信号線に接続されている。増幅トランジスタ1303は、そのドレインが電源線Vccに接続され、そのソースが選択トランジスタ1304のドレインに接続され、そのゲート1303gがフローティングディフュージョン領域FDa、FDbに接続されている。
図21及び22において、2101は、第1導電型(ここでは例示として、N形)の半導体基板である。2103は、第1導電型の半導体としてのN型半導体領域(N型エピ領域)である。ここで、N型半導体領域2103は、N型半導体基板2101の上層部であってもよい。2102は、N型半導体領域2103と共にフォトダイオードを構成する第2導電型の半導体領域としてのP形半導体領域である。またこのP型半導体領域は基板側に電荷が漏れ出ないためのポテンシャル障壁としても機能している。2105a、2105bは、それぞれ第1画素、第2画素のフォトダイオード2000a、2000bで発生した信号電荷を集めて蓄積するための第1導電型の信号電荷蓄積領域であり、N型半導体領域2103よりも不純物濃度が濃い領域である。
2108a、2108bは、フォトダイオード2000a、2000bを埋め込み型フォトダイオードとするための表面P型領域である。2104は、N型半導体と反対の導電型であるP型のポテンシャル障壁である。2106は、素子分離用絶縁膜2107の下にP型半導体で形成されたチャネルストッパーである。
2109は、リセットトランジスタ2002の第1導電型のドレイン領域(拡散領域)であり、コンタクトプラグを介して電源線Vccとオーミック接触する。2110は、増幅トランジスタ2003の第1導電型のドレイン領域(拡散領域)であり、コンタクトプラグを介して電源線Vccとオーミック接触する。2111は、増幅トランジスタ2003の第1導電型のソース領域(拡散領域)であり、コンタクトプラグを介して出力線2005とオーミック接触する。2003gは、増幅トランジスタ2003のゲート電極である。
リセットトランジスタ2002のドレイン領域2109と増幅トランジスタ2003のドレイン領域2110は、その下端がチャネルストッパー2106又は他の第1導電型の拡散領域よりも深く形成されている。第1画素の信号電荷蓄積領域2105aから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット(図20(b)において上方側に配置されている画素ユニット)のリセットトランジスタ2002のドレイン領域2109を通して電源線Vccに吸い出される。第2画素の信号電荷蓄積領域2105bから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ2003の第1導電型のドレイン領域2110を通して電源線Vccに吸い出される。
自ユニットのリセットトランジスタ2002のドレイン領域2109は、自ユニットに隣接する画素ユニット(図20(b)において下方側に配置されている画素ユニット)における第1画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。このように、余剰電荷が電源線Vccへ吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
オーバーフロードレインとして機能する第1導電型の拡散領域2109、2110は、イオンインプランテーションにより形成されうる。N型の拡散領域2109、2110は、例えば、拡散領域2109、2110とすべき領域に砒素や燐を打ち込むことによって形成されうる。
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域2109、2110の下端は、P型のポテンシャル障壁2104の最もポテンシャルが低い位置より深くするとより効果的である。
図21及び図22に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域2109、2110の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域2109、2110は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。
拡散領域2109、2110の不純物濃度は、P型のチャネルストッパー2106及びP型のポテンシャル障壁領域2104より濃くされることが好ましい。
なお、ここでは、材料基板である基板2101を「半導体基板」と表現しているが、このような材料基板が処理されて、例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を半導体基板と呼ぶこともできる。
[第11実施形態]
図23は、本発明の第11実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるB−B’断面に相当する。図24は、本発明の第11実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるA−A’断面に相当する。なお、図21及び図22に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
[第11実施形態]
図23は、本発明の第11実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるB−B’断面に相当する。図24は、本発明の第11実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるA−A’断面に相当する。なお、図21及び図22に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
リセットトランジスタ2002のドレイン領域2109と増幅トランジスタ2003のソース領域2311は、その下端がチャネルストッパー2106又は他の第1導電型の拡散領域の下端よりも深く形成されている。第1画素の信号電荷蓄積領域2305aから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット(図20(b)において上方側に配置される画素ユニット)のリセットトランジスタ2002のドレイン領域2109を通して電源線Vccに吸い出される。第2画素の信号電荷蓄積領域2305bから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ2003の第1導電型のソース領域2311を通して出力線2005に吸い出される。
自ユニットのリセットトランジスタ2002のドレイン領域2109は、自ユニットに隣接する画素ユニット(図20(b)において下方側に配置されている画素ユニット)における第1画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。
このように、余剰電荷が出力線2005及び電源線Vccに吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
オーバーフロードレインとして機能する第1導電型の拡散領域2109、2311は、イオンインプランテーションにより形成されうる。N型の拡散領域2109、2311は、例えば、拡散領域2109、2311とすべき領域に砒素や燐を打ち込むことによって形成されうる。
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域2109、2311の下端をP型のポテンシャル障壁領域2104の最もポテンシャルが低い位置より深くし、拡散領域2109、2311とポテンシャル障壁領域2104とを接触させるとより効果的である。
図23及び図24に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域2109、2311の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域2109、2311は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。
拡散領域2109、2311の不純物濃度は、P型のチャネルストッパー2106及びP型のポテンシャル障壁領域2104より濃くされることが好ましい。
[第12実施形態]
図25は、本発明の第12実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるB−B’断面に相当する。図26は、本発明の第9実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるA−A’断面に相当する。なお、図21〜図24に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
図25は、本発明の第12実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるB−B’断面に相当する。図26は、本発明の第9実施形態の撮像装置の模式的な断面図であり、図20(b)のレイアウト図におけるA−A’断面に相当する。なお、図21〜図24に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
リセットトランジスタ2002のドレイン領域2109と増幅トランジスタ2003のドレイン領域2110及びソース領域2311は、その下端がチャネルストッパー2106又は他の第1導電型の拡散領域の下端よりも深く形成されている。第1画素の信号電荷蓄積領域2105aから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット(図20(b)において上方側に配置される画素ユニット)のリセットトランジスタ2002のドレイン領域2109を通して電源線Vccに吸い出される。第2画素の信号電荷蓄積領域2105bから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ2003の第1導電型のドレイン領域2110を通して電源線Vccに吸い出されるとともに、増幅トランジスタ2003のソース領域2311を通して出力線2005に吸い出される。
自ユニットのリセットトランジスタ2002のドレイン領域2109は、自ユニットに隣接する画素ユニット(図20(b)において下方側に配置されている画素ユニット)における第1画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。
このように、余剰電荷が出力線2005及び電源線Vccに吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
以上のように、この実施形態では、1画素ユニット(2画素)について3つのオーバーフロードレインが設けられている。更に、1画素ユニット(2画素)について4以上のオーバーフロードレインを設けることもできる。
オーバーフロードレインとして機能する第1導電型の拡散領域2109、2110、2311は、イオンインプランテーションにより形成されうる。N型の拡散領域2109、2110、2311は、例えば、拡散領域2109、2110、2311とすべき領域に砒素や燐を打ち込むことによって形成されうる。
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域2109、2110、2311の下端をP型のポテンシャル障壁領域2104の最もポテンシャルが低い位置より深くし、拡散領域2109、2110、2311とポテンシャル障壁領域2104とを接触させるとより効果的である。
図25及び図26に例示的に示すように、オーバーフロードレインとして機能する第1導電型の拡散領域2109、2110、2311の下端は、他の第1導電型の拡散領域(図示されていないが、フローティングディフュージョン領域も含まれうる)の下端より深いことが好ましい。例えば、第1導電型の拡散領域2109、2110、2311は、その下端が他の第1導電型の拡散領域の下端よりも0.5μm〜1.2μm程度深くなるように形成されることが好ましい。
拡散領域2109、2110、2311の不純物濃度は、P型のチャネルストッパー2106及びP形のポテンシャル障壁2104よりも濃くされることが好ましい。
[有用性]
上記の実施形態に係る撮像装置は、光電変換部と、電源線及び/又は出力線等の導電線に接続されていて、該光電変換部で生成された電荷のうち余剰電荷を収集して該導電線に排出する半導体領域(拡散領域)と、素子分離領域の下に形成されたチャネルストッパー領域とを備え、該半導体領域は、その下端が該チャネルストッパー領域の下端よりも深くなるように形成される。このような構成によれば、例えば、光電変換部に強い光が照射され、信号電荷蓄積領域から溢れ出した電荷は、オーバーフロードレインとして機能する半導体領域(拡散領域)を通して電源線及び/又は出力線等の導電線に排出される。したがって、ブルーミング現象や黒沈みが抑制され、画質を向上させることができる。
上記の実施形態に係る撮像装置は、光電変換部と、電源線及び/又は出力線等の導電線に接続されていて、該光電変換部で生成された電荷のうち余剰電荷を収集して該導電線に排出する半導体領域(拡散領域)と、素子分離領域の下に形成されたチャネルストッパー領域とを備え、該半導体領域は、その下端が該チャネルストッパー領域の下端よりも深くなるように形成される。このような構成によれば、例えば、光電変換部に強い光が照射され、信号電荷蓄積領域から溢れ出した電荷は、オーバーフロードレインとして機能する半導体領域(拡散領域)を通して電源線及び/又は出力線等の導電線に排出される。したがって、ブルーミング現象や黒沈みが抑制され、画質を向上させることができる。
また、溢れ出た電荷がオーバーフロードレインに流れ込む構造によれば、CCDセンサなどで用いられている、ラテラル構造のオーバーフロードレインのポテンシャルを制御するためのゲート電極及び駆動パルスを必要とせず、駆動回路が単純化されるとともに高密度化が容易である。
Claims (14)
- 光電変換部と、
導電線に接続されていて、前記光電変換部で生成された電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、
前記光電変換部の周囲に形成された素子分離領域と、
前記素子分離領域の下に形成されたチャネルストッパー領域とが半導体基板に配され、
前記半導体領域は、前記半導体基板の前記光電変換部が配された一主面を基準に、前記半導体基板の前記チャネルストッパー領域よりも深くまで形成されている、
ことを特徴とする撮像装置。 - 前記導電線は、電源線を含むことを特徴とする請求項1に記載の撮像装置。
- 前記光電変換部で生成された電荷に対応する信号を増幅する増幅部を更に備え、
前記導電線は、前記増幅部から出力される信号を伝送する出力線を含む、
ことを特徴とする請求項1に記載の撮像装置。 - 前記光電変換部の周囲に前記光電変換部で生成された第1導電型の電荷に対するポテンシャル障壁を形成するポテンシャル障壁領域を更に備え、
前記半導体領域は、前記ポテンシャル障壁領域に接触している、
ことを特徴とする請求項1乃至請求項3のいずれか1項に記載の撮像装置。 - 前記半導体領域の不純物濃度は、前記チャネルストッパー領域及び前記ポテンシャル障壁領域の不純物濃度よりも高いことを特徴とする請求項4に記載の撮像装置。
- 1つの前記光電変換部に対して複数の前記半導体領域を備えることを特徴とする請求項1乃至請求項5のいずれか1項に記載の撮像装置。
- 前記光電変換部で生成された電荷が転送されるフローティングディフュージョン領域と、
前記フローティングディフュージョン領域の電荷をリセットするリセットトランジスタとを備え、
前記半導体領域は、前記リセットトランジスタの、前記導電線に接続された拡散領域を含む、
ことを特徴とする請求項1に記載の撮像装置。 - 前記光電変換部で生成された電荷が転送されるフローティングディフュージョン領域と、
前記フローティングディフュージョン領域に転送された電荷に対応する信号を増幅する増幅トランジスタとを備え、
前記半導体領域は、前記増幅トランジスタの、前記導電線に接続された拡散領域を含む、
ことを特徴とする請求項1に記載の撮像装置。 - 光電変換部と、
導電線に接続されていて、前記光電変換部で生成された第1導電型の電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、
前記光電変換部の周囲に前記第1導電型の電荷に対するポテンシャル障壁を形成するポテンシャル障壁領域とを備え、
前記半導体領域は、前記ポテンシャル障壁領域に接触している、
ことを特徴とする撮像装置。 - 前記導電線は、電源線を含むことを特徴とする請求項9に記載の撮像装置。
- 前記光電変換部で生成された電荷に対応する信号を増幅する増幅部を更に備え、
前記導電線は、前記増幅部から出力される信号を伝送する出力線を含む、
ことを特徴とする請求項9に記載の撮像装置。 - 光電変換部と、
導電線に接続されていて、前記光電変換部で生成された電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、
前記光電変換部で生成された電荷が転送されるフローティングディフュージョン領域とを備え、
前記半導体領域は、前記半導体領域の下端が前記フローティングディフュージョン領域の下端よりも深くなるように形成されている、
ことを特徴とする撮像装置。 - 前記導電線は、電源線を含むことを特徴とする請求項12に記載の撮像装置。
- 前記導電線は、出力線を含み、
前記出力線には、前記フローティングディフュージョン領域に転送された電荷の量に対応する信号を増幅した信号が出力される、
ことを特徴とする請求項12に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137893A JP2006319003A (ja) | 2005-05-10 | 2005-05-10 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137893A JP2006319003A (ja) | 2005-05-10 | 2005-05-10 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006319003A true JP2006319003A (ja) | 2006-11-24 |
Family
ID=37539426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005137893A Withdrawn JP2006319003A (ja) | 2005-05-10 | 2005-05-10 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006319003A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294176A (ja) * | 2007-05-24 | 2008-12-04 | Sony Corp | 固体撮像装置およびカメラ |
JP2009252782A (ja) * | 2008-04-01 | 2009-10-29 | Canon Inc | 固体撮像装置 |
JP2010206173A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
JP2011091368A (ja) * | 2009-09-24 | 2011-05-06 | Canon Inc | 光電変換装置およびそれを用いた撮像システム |
JP2011091367A (ja) * | 2009-09-24 | 2011-05-06 | Canon Inc | 光電変換装置およびそれを用いた撮像システム |
US8415725B2 (en) | 2007-05-24 | 2013-04-09 | Sony Corporation | Solid-state imaging device and camera |
-
2005
- 2005-05-10 JP JP2005137893A patent/JP2006319003A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294176A (ja) * | 2007-05-24 | 2008-12-04 | Sony Corp | 固体撮像装置およびカメラ |
US8415725B2 (en) | 2007-05-24 | 2013-04-09 | Sony Corporation | Solid-state imaging device and camera |
US8674417B2 (en) | 2007-05-24 | 2014-03-18 | Sony Corporation | Solid-state imaging device and camera |
TWI479887B (zh) * | 2007-05-24 | 2015-04-01 | Sony Corp | 背向照明固態成像裝置及照相機 |
JP2009252782A (ja) * | 2008-04-01 | 2009-10-29 | Canon Inc | 固体撮像装置 |
JP2010206173A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
JP2011091368A (ja) * | 2009-09-24 | 2011-05-06 | Canon Inc | 光電変換装置およびそれを用いた撮像システム |
JP2011091367A (ja) * | 2009-09-24 | 2011-05-06 | Canon Inc | 光電変換装置およびそれを用いた撮像システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10462400B2 (en) | Solid-state imaging device and imaging system | |
JP4960058B2 (ja) | 増幅型固体撮像素子 | |
JP5441986B2 (ja) | 固体撮像装置およびカメラ | |
JP5230058B2 (ja) | 固体撮像装置およびカメラ | |
TWI419312B (zh) | 固態成像器件,其製造方法,和電子裝置 | |
JP4802520B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2006245499A5 (ja) | ||
WO2013027524A1 (ja) | 固体撮像素子 | |
JP2004165462A (ja) | 固体撮像素子及びその製造方法 | |
WO2007149137A1 (en) | Pmos pixel structure with low cross talk | |
JP2004266159A (ja) | 固体撮像装置およびその製造方法およびインターライン転送型ccdイメージセンサ | |
US9391102B2 (en) | Imaging device | |
JP5508356B2 (ja) | 固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器 | |
JP2016143870A (ja) | 固体撮像装置 | |
JP2006319003A (ja) | 撮像装置 | |
KR20050109050A (ko) | 고체 촬상 장치 | |
JP2007329179A (ja) | Mos型固体撮像装置及びmos型固体撮像装置の製造方法 | |
JP2008210884A (ja) | 固体撮像装置および撮像装置 | |
US20150084106A1 (en) | Solid-state imaging device and method of manufacturing the device | |
JP2010118538A (ja) | 固体撮像装置 | |
US20080079032A1 (en) | Anti-blooming structures for back-illuminated imagers | |
JP2007184368A (ja) | 固体撮像装置 | |
JP2002164529A (ja) | 固体撮像素子およびその製造方法 | |
US20070290285A1 (en) | Semiconductor device, solid state image pickup device and manufacturing method thereof | |
JP4729939B2 (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |