JP2006313831A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006313831A JP2006313831A JP2005135996A JP2005135996A JP2006313831A JP 2006313831 A JP2006313831 A JP 2006313831A JP 2005135996 A JP2005135996 A JP 2005135996A JP 2005135996 A JP2005135996 A JP 2005135996A JP 2006313831 A JP2006313831 A JP 2006313831A
- Authority
- JP
- Japan
- Prior art keywords
- blade
- semiconductor substrate
- semiconductor device
- manufacturing
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】 信頼性の高い半導体装置の製造方法を提供する。
【解決手段】 複数の集積回路素子10が形成されてなる半導体基板2の第1の面24に、複数の集積回路素子10とオーバーラップしないように、溝26を形成する。半導体基板2の第1の面24に保持部材32を貼り付ける。ブレード30により、第1の面24とは反対の第2の面38からブレード30が溝26に貫通するが第1の面24に達しないように、かつ、保持部材32に触れないように、半導体基板2を切断する。
【選択図】 図4
【解決手段】 複数の集積回路素子10が形成されてなる半導体基板2の第1の面24に、複数の集積回路素子10とオーバーラップしないように、溝26を形成する。半導体基板2の第1の面24に保持部材32を貼り付ける。ブレード30により、第1の面24とは反対の第2の面38からブレード30が溝26に貫通するが第1の面24に達しないように、かつ、保持部材32に触れないように、半導体基板2を切断する。
【選択図】 図4
Description
本発明は、半導体装置の製造方法に関する。
ダイシングテープに半導体ウエハの能動面とは反対側の面を貼り、半導体ウエハの能動面からブレードにより切断することで、半導体チップが得られる。
特開2004−111426号公報
半導体ウエハ切断時にカケ、チッピング、クラック等が発生しないように切断することができれば、信頼性の高い半導体装置を提供することができる。
本発明の目的は、信頼性の高い半導体装置の製造方法を提供することにある。
(1)本発明に係る半導体装置の製造方法は、第1の面と、前記第1の面の反対側であって、複数の集積回路素子が形成されている第2の面と、を有する半導体基板を用意する工程と、
前記半導体基板の前記第1の面に、前記複数の集積回路とオーバーラップしないように溝を形成する工程と、
前記半導体基板の前記第1の面に保持部材を貼り付ける工程と、
ブレードにより、前記半導体基板の前記第2の面から前記ブレードが前記溝に貫通するが前記第1の面に達しないように、かつ、前記保持部材に触れないように、前記半導体基板を切断する工程と、
を含む。本発明によれば、ブレードにより第1の面とは反対の第2の面からブレードが第1の面の溝に貫通するように半導体基板を切断する。その際、ブレードは、第1の面に達しないように、かつ、保持部材に触れないように、半導体基板を切断する。したがって、ブレードが溝と第1の面との接続部に当たらないので、半導体基板の破損(ヒビ、欠け、割れ等)を防止できる。また、ブレードが保持部材に触れないので、ブレードの刃先の目詰まりが防止され、ブレードが長寿命化する。さらに、ブレードの目詰まりによる半導体基板の破損(ヒビ、欠け、割れ等)を防止できる。
(2)この半導体装置の製造方法において、
前記溝の幅は、前記ブレードの幅より大きくてもよい。
(3)この半導体装置の製造方法において、
前記溝の、前記第1の面との接続角度が鈍角であってもよい。
(4)この半導体装置の製造方法において、
前記溝の、前記ブレードによる切断面との接続角度が鈍角であってもよい。
(5)この半導体装置の製造方法において、
前記半導体基板の前記第1の面に、前記複数の集積回路素子とオーバーラップしないように、凹部を形成し、前記凹部の内壁面を化学的エッチング作用によりエッチングして前記溝を形成してもよい。
前記半導体基板の前記第1の面に、前記複数の集積回路とオーバーラップしないように溝を形成する工程と、
前記半導体基板の前記第1の面に保持部材を貼り付ける工程と、
ブレードにより、前記半導体基板の前記第2の面から前記ブレードが前記溝に貫通するが前記第1の面に達しないように、かつ、前記保持部材に触れないように、前記半導体基板を切断する工程と、
を含む。本発明によれば、ブレードにより第1の面とは反対の第2の面からブレードが第1の面の溝に貫通するように半導体基板を切断する。その際、ブレードは、第1の面に達しないように、かつ、保持部材に触れないように、半導体基板を切断する。したがって、ブレードが溝と第1の面との接続部に当たらないので、半導体基板の破損(ヒビ、欠け、割れ等)を防止できる。また、ブレードが保持部材に触れないので、ブレードの刃先の目詰まりが防止され、ブレードが長寿命化する。さらに、ブレードの目詰まりによる半導体基板の破損(ヒビ、欠け、割れ等)を防止できる。
(2)この半導体装置の製造方法において、
前記溝の幅は、前記ブレードの幅より大きくてもよい。
(3)この半導体装置の製造方法において、
前記溝の、前記第1の面との接続角度が鈍角であってもよい。
(4)この半導体装置の製造方法において、
前記溝の、前記ブレードによる切断面との接続角度が鈍角であってもよい。
(5)この半導体装置の製造方法において、
前記半導体基板の前記第1の面に、前記複数の集積回路素子とオーバーラップしないように、凹部を形成し、前記凹部の内壁面を化学的エッチング作用によりエッチングして前記溝を形成してもよい。
以下、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1は、本発明を適用した第1の実施の形態に係る半導体基板の平面図である。図2は、図1のII−II線断面の一部拡大図である。図3(A)〜図4(B)は、本実施の形態に係る半導体装置の製造方法を説明するための断面図である。
図1は、本発明を適用した第1の実施の形態に係る半導体基板の平面図である。図2は、図1のII−II線断面の一部拡大図である。図3(A)〜図4(B)は、本実施の形態に係る半導体装置の製造方法を説明するための断面図である。
本実施の形態は、集積回路素子が形成された半導体基板をダイシングして、複数の半導体チップに分割する半導体装置の製造方法である。分割した半導体チップはウエハレベルのCSP構造の半導体装置とすることができる。本実施の形態では、図1及び図2に示すように、半導体基板2を用意する。半導体基板2は、半導体ウエハであってもよい。半導体基板2には、複数の集積回路素子10が形成されている。半導体基板2には、集積回路素子10に電気的に接続された複数の電極(例えばパッド)12が形成されている。
半導体基板2には、樹脂層14が形成されている。樹脂層14は、半導体基板2の電極12が形成された面に、少なくとも電極12の一部を避けて形成されている。樹脂層14は、応力緩和機能を有してもよい。
半導体基板2には、複数の配線16が形成されている。配線16は、1つ又は1グループの電極12に電気的に接続されている。配線16は、電極12から樹脂層14の上面に至るように形成されている。配線16は、ランド18を有している。
半導体基板2には、ソルダレジスト層20が形成されている。ソルダレジスト層20は、配線16の少なくとも一部を覆っている。
半導体基板2には、複数の外部端子22が形成されている。外部端子22は、配線16に電気的に接続されている。外部端子22は、配線16のランド18に形成され、樹脂層14にて支持されている。外部端子22は、球状をなしていてもよい。
まず、図3(A)に示すように、複数の集積回路素子10が形成されてなる半導体基板2の第1の面24に溝26を形成する。溝26は、複数の集積回路素子10とオーバーラップしないように第1の面24に形成される。第1の面24は、半導体基板2の能動面とは反対の面であってもよい。
溝26の、第1の面24との接続角度28は、鈍角であってもよい。これにより、溝26と第1の面24との接続部の破損(ヒビ、欠け、割れ等)を防止することができる。
溝26の幅は、図4(A)に示すように、ブレード30の幅より大きくし(例えば、幅80μm)、溝26の、ブレード30による切断面との接続角度34を鈍角にしてもよい。こうすることで、溝26とブレード30による切断面との接続部の破損(ヒビ、欠け、割れ等)を防止することができる。
溝26の形成方法は、レーザ光、ブレード、エッチング等を用いてもよい。溝26は、マーキング用のレーザ光36により形成されてもよい。その後、レーザ光36によりマーキング(図示しない)が行われてもよい。これにより、溝26の形成に、特別な工程を設けることなく処理できるため、処理の効率化を図ることができる。
次に、図3(B)に示すように、溝26が形成された半導体基板2の第1の面24に保持部材32を貼り付ける。保持部材32は、粘着性によって半導体基板2を固定して安定な状態でダイシングするために用いてもよく、ダイシングしたことによって分割された複数の半導体チップを一群にまとめることで、その取り扱いを容易にするために用いてもよい。したがって、保持部材32は、複数の半導体チップを固定できるものであればよく、さらに、接着剤は、後工程で、少なくとも半導体チップ4(図4(B)参照)から剥離できる材料であることが好ましい。例えば、紫外線硬化型樹脂を接着剤とするUVテープを用いてもよい。なお、UVテープでは、その接着力を紫外線の照射による樹脂の硬化によって、容易におとすことができる。
次に、図4(A)に示すように、ブレード30により、第1の面24とは反対の第2の面38からブレード30が溝26に貫通するが第1の面24に達しないように、かつ、保持部材32に触れないように(例えば、ブレード30の先端と保持部材32の上面との間隔が25μm)、半導体基板2を切断する(例えば、切断幅40μmで切断する)。これにより、ブレード30が保持部材32に触れることがないためブレード30の刃先の目詰まりが防止され、ブレード30が長寿命化する。さらに、ブレード30の目詰まりによる半導体基板2の破損(ヒビ、欠け、割れ等)を防止できる。また、ブレード30が溝26と第1の面24との接続部に当たらないため半導体基板2の破損(ヒビ、欠け、割れ等)を防止できる。また、ブレード30による保持部材32の切断あるいは、切込みが発生しないため、後工程で、図4(B)に示すように、半導体チップ4から保持部材32を分離(剥離)させるときに、保持部材32を引き伸ばしているが、保持部材32を拡げることによる保持部材32の破れが発生しにくくなるので、分離(剥離)作業を容易にすることができる。
第1の面24は、半導体基板2の能動面とは反対の面であってもよい。第2の面38は、半導体基板2の能動面であってもよい。
次に、図4(B)に示すように、半導体チップ4から保持部材32を分離(剥離)する。例えば、保持部材32を拡げて保持部材32を半導体チップ4から分離(剥離)してもよい。
本実施の形態によれば、ブレード30により第1の面24とは反対の第2の面38からブレード30が第1の面24の溝26に貫通するように半導体基板2を切断する。その際、ブレード30は、第1の面24に達しないように、かつ、保持部材32に触れないように、半導体基板2を切断する。したがって、ブレード30が溝26と第1の面24との接続部に当たらないので、半導体基板2の破損(ヒビ、欠け、割れ等)を防止できる。また、ブレード30が保持部材32に触れないので、ブレード30の刃先の目詰まりが防止され、ブレード30が長寿命化する。さらに、ブレード30の目詰まりによる半導体基板2の破損(ヒビ、欠け、割れ等)を防止できる。これにより、信頼性の高い半導体装置を製造することが可能となる。
本実施の形態に係る半導体装置は上述のような方法で製造されており、以下その構成について説明する。
本実施の形態に係る半導体装置の製造方法によって製造された半導体チップ4は、図4(B)に示すように、第1の面40の面積が第2の面42の面積より小さい。半導体チップ4の第1の面40に接する4つの側面は、第1の面40との接続角度が鈍角である。
半導体装置のその他の詳細は、製造方法の説明から導き出される内容を含む。
(第2の実施の形態)
図5(A)〜図6は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を説明する断面図である。
図5(A)〜図6は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を説明する断面図である。
本実施の形態では、図5(A)に示すように、半導体基板50の第1の面52に、複数の集積回路素子10とオーバーラップしないように、凹部54をレーザ光により形成し、図5(B)に示すように、凹部54の内壁面及び第1の面52を化学的エッチング作用によりエッチングして断面形状がV字の溝56及び第1の面58を形成してもよい。これにより、図6に示すように、溝56の、ブレード30による切断面との接続角度60を鈍角にしてもよい。こうすることで、溝56とブレード30による切断面との接続部の破損(ヒビ、欠け、割れ等)を防止することができる。その他の製造方法及び構成については、第1の実施の形態で説明した内容を適用することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
2…半導体基板 4…半導体チップ 10…集積回路素子 12…電極 14…樹脂層 16…配線 18…ランド 20…ソルダレジスト層 22…外部端子 24…第1の面 26…溝 28…接続角度 30…ブレード 32…保持部材 34…接続角度 36…レーザ光 38…第2の面 40…第1の面 42…第2の面 50…半導体基板 52…第1の面 54…凹部 56…溝 58…第1の面 60…接続角度
Claims (5)
- 第1の面と、前記第1の面の反対側であって、複数の集積回路素子が形成されている第2の面と、を有する半導体基板を用意する工程と、
前記半導体基板の前記第1の面に、前記複数の集積回路とオーバーラップしないように溝を形成する工程と、
前記半導体基板の前記第1の面に保持部材を貼り付ける工程と、
ブレードにより、前記半導体基板の前記第2の面から前記ブレードが前記溝に貫通するが前記第1の面に達しないように、かつ、前記保持部材に触れないように、前記半導体基板を切断する工程と、
を含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記溝の幅は、前記ブレードの幅より大きい半導体装置の製造方法。 - 請求項1又は請求項2のいずれか1項に記載された半導体装置の製造方法において、
前記溝の、前記第1の面との接続角度が鈍角である半導体装置の製造方法。 - 請求項1から3のいずれか1項に記載された半導体装置の製造方法において、
前記溝の、前記ブレードによる切断面との接続角度が鈍角である半導体装置の製造方法。 - 請求項1から4のいずれか1項に記載された半導体装置の製造方法において、
前記半導体基板の前記第1の面に、前記複数の集積回路素子とオーバーラップしないように、凹部を形成し、前記凹部の内壁面を化学的エッチング作用によりエッチングして前記溝を形成する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005135996A JP2006313831A (ja) | 2005-05-09 | 2005-05-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005135996A JP2006313831A (ja) | 2005-05-09 | 2005-05-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006313831A true JP2006313831A (ja) | 2006-11-16 |
Family
ID=37535197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005135996A Withdrawn JP2006313831A (ja) | 2005-05-09 | 2005-05-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006313831A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159679A (ja) * | 2010-01-29 | 2011-08-18 | Furukawa Electric Co Ltd:The | チップの製造方法 |
-
2005
- 2005-05-09 JP JP2005135996A patent/JP2006313831A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159679A (ja) * | 2010-01-29 | 2011-08-18 | Furukawa Electric Co Ltd:The | チップの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5664820B1 (ja) | 半導体片の製造方法 | |
JP5637333B1 (ja) | 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法 | |
US8148240B2 (en) | Method of manufacturing semiconductor chips | |
US20090026620A1 (en) | Method for cutting multilayer substrate, method for manufacturing semiconductor device, semiconductor device, light emitting device, and backlight device | |
JP5780351B1 (ja) | 半導体片の製造方法 | |
JP2007184426A (ja) | 半導体装置の製造方法 | |
JP4495916B2 (ja) | 半導体チップの製造方法 | |
JP3795040B2 (ja) | 半導体装置の製造方法 | |
KR20020097142A (ko) | 마이크로미케니컬 구조물의 제조방법 | |
JP2009088109A (ja) | 半導体装置およびその製造方法 | |
JP2010129870A (ja) | 半導体発光装置及びその製造方法 | |
JP2008172060A (ja) | 半導体装置及びその製造方法 | |
JP2006313831A (ja) | 半導体装置の製造方法 | |
CN101203938B (zh) | 管芯切割的化学方法 | |
JP2007311575A (ja) | 半導体装置 | |
JP4485314B2 (ja) | 半導体素子の製造方法 | |
JP2005294472A (ja) | 半導体装置、半導体ウェーハ、およびこれらの製造方法 | |
JP2009130324A (ja) | 半導体素子の製造方法および半導体素子 | |
JP2007081360A (ja) | 垂直型発光ダイオードおよびその製造方法 | |
JP2007150174A (ja) | 半導体装置のマーク形成方法 | |
JP2006041263A (ja) | 光電変換素子の製造方法及び光電変換素子 | |
JP2008277610A (ja) | ウエハのダイシング方法 | |
TWI460893B (zh) | 發光二極體封裝基板及發光二極體封裝結構之形成方法 | |
JP2006278373A (ja) | 半導体装置およびそのトリミング方法 | |
JP2010027741A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |