JP2006313421A - マイクロコンピュータ及びそのデバッグ方法 - Google Patents
マイクロコンピュータ及びそのデバッグ方法 Download PDFInfo
- Publication number
- JP2006313421A JP2006313421A JP2005135067A JP2005135067A JP2006313421A JP 2006313421 A JP2006313421 A JP 2006313421A JP 2005135067 A JP2005135067 A JP 2005135067A JP 2005135067 A JP2005135067 A JP 2005135067A JP 2006313421 A JP2006313421 A JP 2006313421A
- Authority
- JP
- Japan
- Prior art keywords
- memory area
- microcomputer
- memory
- tram
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
プログラムやデータの書き換え毎にCPUを停止させずにデバッグを行うことが可能なマイクロコンピュータ及びデバッグ方法を提供すること。
【解決手段】
本発明の一実施形態におけるマイクロコンピュータは、第1のプログラムを記憶する第1のメモリ領域と、第2のプログラムを記憶する第2のメモリ領域と、第1及び第2のプログラムに従って動作するプロセッサと、第1のプログラムのデバッグ処理の間、プロセッサによる第1のメモリ領域へのアクセスを禁止し、第2のメモリ領域へのアクセスするように制御する、デバッグ処理回路とを備えるマイクロコンピュータであるこのような構成により、プログラムやデータの書き換え毎にCPUを停止させずにデバッグを行うことが可能となる。
【選択図】図2
Description
上述の例では、TRAM13、TRAM14は異なるメモリ装置であったが、同一のメモリ内の異なるメモリ領域間切替を行うようにしてもよい。ただし、NBD15からのアクセス経路が異なっている必要がある。デバッグ処理のために使用するTRAMは、3以上用意することも可能である。また、上述の例では、マイクロコンピュータ1をエンジン4の制御に利用していたが、エンジン以外の制御に利用するマイクロコンピュータのデバッグに本発明におけるマイクロコンピュータを利用してもよい。
2 ICE
3 コントロール信号処理回路
4 エンジン
10 バス
11 CPU
12 フラッシュメモリ
13 TRAM
14 TRAM
15 NBD
Claims (9)
- 第1のプログラムを記憶する第1のメモリ領域と、
第2のプログラムを記憶する第2のメモリ領域と、
前記第1及び第2のプログラムに従って動作するプロセッサと、
前記第1のプログラムのデバッグ処理の間、前記プロセッサによる前記第1のメモリ領域へのアクセスを禁止し、前記第2のメモリ領域へのアクセスするように制御する、デバッグ処理回路と、
を備える、マイクロコンピュータ。 - 前記デバッグ処理回路は、前記第2のメモリ領域に格納されたプログラムのデバッグ処理の間、前記プロセッサによる前記第2のメモリ領域へのアクセスを禁止し、前記第1のメモリ領域へアクセスするように制御することを特徴とする、請求項1記載のマイクロコンピュータ。
- 前記第1のメモリ領域と前記第2のメモリ領域は、それぞれ異なるメモリ装置内に存在することを特徴とする請求項1記載のマイクロコンピュータ。
- 前記マイクロコンピュータは電気的に書き換えが可能な不揮発性メモリをさらに備え、
前記第1及び第2のメモリ領域はそれぞれRAM領域であり、
前記第1及び第2のプログラムは、前記不揮発性メモリに格納されているプログラムの一部である、請求項1に記載のマイクロコンピュータ。 - 前記デバッグ処理回路は、前記プロセッサのアクセスするメモリ領域を特定する特定信号を出力し、
前記プロセッサは、前記信号によって特定されたメモリ領域にアクセスすることを特徴とする請求項1記載のマイクロコンピュータ。 - 前記マイクロコンピュータは電気的に書き換えが可能な不揮発性メモリをさらに備え、
前記第1及び第2のプログラムは、前記不揮発性メモリに格納されているプログラムの一部であり、
前記プロセッサは、前記電気的に書き換えが可能な不揮発性メモリに格納されているプログラムに従って前記特定信号を参照し、その特定信号によってアクセスするメモリ領域を決定する、
請求項5に記載のマイクロコンピュータ。 - 不揮発性メモリ及びプロセッサを備えるマイクロコンピュータにおけるデバッグ方法であって、
前記不揮発性メモリに格納されるプログラムの一部を第1のメモリ領域に格納し、
前記不揮発性メモリに格納されたプログラムの一部を第2のメモリ領域に格納し、
前記第1のメモリ領域に格納されたデータについてのデバッグ処理を行う際に前記プロセッサによる前記第1のメモリ領域へのアクセスを禁止し、前記プロセッサを前記第2のメモリ領域に対してアクセスさせる、デバッグ方法。 - 前記デバッグ方法は、更に、前記第2のメモリ領域に格納されたデータについてのデバッグ処理を行う際に前記プロセッサによる前記第2のメモリ領域へのアクセスを禁止し、前記プロセッサを前記第1のメモリ領域に対してアクセスさせる、請求項7記載のデバッグ方法。
- 前記プロセッサは、前記不揮発性メモリに格納されるプログラムの命令及びアクセス先のメモリ領域を特定する特定信号に従ってアクセスするメモリ領域を決定する、請求項7記載のデバッグ方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005135067A JP2006313421A (ja) | 2005-05-06 | 2005-05-06 | マイクロコンピュータ及びそのデバッグ方法 |
US11/411,149 US7596717B2 (en) | 2005-05-06 | 2006-04-26 | Microcomputer and debugging method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005135067A JP2006313421A (ja) | 2005-05-06 | 2005-05-06 | マイクロコンピュータ及びそのデバッグ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006313421A true JP2006313421A (ja) | 2006-11-16 |
Family
ID=37395358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005135067A Pending JP2006313421A (ja) | 2005-05-06 | 2005-05-06 | マイクロコンピュータ及びそのデバッグ方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7596717B2 (ja) |
JP (1) | JP2006313421A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170068570A1 (en) * | 2015-09-08 | 2017-03-09 | Apple Inc. | System for managing asset manager lifetimes |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61204703A (ja) * | 1985-03-06 | 1986-09-10 | Nippon Denso Co Ltd | エンジン制御コンピユ−タシステムの開発装置 |
JPH03250338A (ja) * | 1990-02-28 | 1991-11-08 | Suzuki Motor Corp | コンピュータシステムの開発支援装置 |
JPH04241022A (ja) * | 1991-01-24 | 1992-08-28 | Nec Corp | 情報処理装置 |
JP2002202900A (ja) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | デバッグ装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10214201A (ja) * | 1997-01-29 | 1998-08-11 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP3214413B2 (ja) | 1997-10-08 | 2001-10-02 | 日本電気株式会社 | エミュレータ |
JP4409349B2 (ja) * | 2004-04-27 | 2010-02-03 | Okiセミコンダクタ株式会社 | デバッグ回路およびデバッグ制御方法 |
TW200625281A (en) * | 2005-01-04 | 2006-07-16 | Realtek Semiconductor Corp | Optical disk drive and program code updating method thereof |
-
2005
- 2005-05-06 JP JP2005135067A patent/JP2006313421A/ja active Pending
-
2006
- 2006-04-26 US US11/411,149 patent/US7596717B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61204703A (ja) * | 1985-03-06 | 1986-09-10 | Nippon Denso Co Ltd | エンジン制御コンピユ−タシステムの開発装置 |
JPH03250338A (ja) * | 1990-02-28 | 1991-11-08 | Suzuki Motor Corp | コンピュータシステムの開発支援装置 |
JPH04241022A (ja) * | 1991-01-24 | 1992-08-28 | Nec Corp | 情報処理装置 |
JP2002202900A (ja) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | デバッグ装置 |
Also Published As
Publication number | Publication date |
---|---|
US7596717B2 (en) | 2009-09-29 |
US20060253743A1 (en) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032172B2 (ja) | 統合メモリ管理装置及び方法並びにデータ処理システム | |
JP2006092169A (ja) | メモリコントローラ,メモリ装置及びメモリコントローラの制御方法 | |
KR20070060101A (ko) | 무선 단말기에서의 비휘발성 메모리 관리 시스템 및 방법 | |
JP2006331378A (ja) | フラッシュメモリ保存システム | |
JP3773607B2 (ja) | フラッシュeeprom内蔵マイクロコンピュータ | |
US9092570B2 (en) | Memory management for remote software debuggers and methods | |
JP2007122627A (ja) | 情報処理装置及びメモリ初期化方法 | |
JP2004227723A (ja) | 不揮発性半導体記憶装置 | |
JP2001265620A (ja) | Romのプログラムデバッグ方式 | |
JP2006313421A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
JP4522799B2 (ja) | 半導体回路装置及び暴走検出方法 | |
JP2004013477A (ja) | ブートプログラム選択及び更新方法並びにこれを用いたフラッシュメモリ | |
JPH01235075A (ja) | ディスクメモリ制御装置 | |
JP2008065725A (ja) | Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 | |
US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 | |
US20230315482A1 (en) | Microcontroller and update method for microcontroller | |
JP4542556B2 (ja) | 半導体記憶システム | |
EP1804166A2 (en) | Memory device and information processing apparatus | |
JP2006243810A (ja) | マイクロコンピュータシステム | |
JP2000259448A (ja) | プログラムデバッグ装置 | |
JP3840510B2 (ja) | マイクロ・コンピュータ | |
JP2004240717A (ja) | ソフトウェア更新装置 | |
JP2001256061A (ja) | 情報記憶装置 | |
JP5034007B2 (ja) | コンピュータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110208 |