JP2006310897A - センサ信号処理回路装置 - Google Patents

Abstract

【課題】出力信号がＯＮ／ＯＦＦのセンサのみならず、アナログ信号のセンサも併せてハーネスを少なくし得るセンサ信号処理回路装置を提供する。
【解決手段】ＯＮ／０ＦＦの検出信号を出力する複数のセンサの各検出信号を、各検出信号が入力される記憶部を持つ記憶回路４２，４３，４５に記憶し、またアナログの検出信号を出力するセンサの検出信号をＡ／Ｄ変換器４８Ａ、４８Ｂ、でデジタル信号に変換して記憶回路４９Ａ，４９Ｂに記憶し、これら記憶回路４２、・・・、４９Ｂに記憶したパラレルのデジタル信号をシリアルＯＵＴ回路４６で、シリアルデータに変換し、シリアルデータ伝送路13、２６を介してメインコントロール部３に伝送する。
【選択図】 図２

Description

この発明は、フアクシミリ装置、複写機、複合機、プリンタ等の電子機器で使用されるセンサ信号処理回路装置に関する。

一般に、フアクシミリ装置、複写機などの電子機器では、カバーの開閉、原稿、記録紙の状態等を検出するため、多くのセンサが用いられている。従来、この種の電子機器において、各センサの信号を制御部に取り込むのに、各センサと制御部の基板とのハーネスを少なくするために、複数個のセンサの出力データを記憶ロジックに保持し、この記憶ロジックのデータを、シリアルデータバスを通じてシリアルに制御用マイクロプロセッサに伝送するセンサシステムが開示されている（例えば特許文献１参照）。
特開平8-139892号公報

上記した従来のセンサシステムでは、複数個のセンサは、いずれも出力信号は，ＯＮ／ＯＦＦであり、１センサにつき記憶ロジックは「１」、または「０」を記憶するＦ／Ｆ（フリップフロップ）を１個設けるものであり、温度センサ、湿度センサ、圧力センサなどのアナログ信号は、シリアルデータバスとは、別のハーネスを用いて伝送せねばならず、これらアナログセンサと制御部基板とのハーネスを少なくすることができなかった。

この発明は、上記問題点に着目して、なされたものであって、出力信号が、ＯＮ／０ＦＦのセンサのみならず、出力信号がアナログのセンサも併せてハーネスを少なくし得るセンサ信号処理回路装置を提供することを目的とする。

この発明の請求項１に係るセンサ信号処理回路装置は、複数個のセンサがそれぞれ接続され、これらのセンサの信号をシリアル信号に変換して主制御部に出力するセンサ信号処理回路装置であって、前記複数個のセンサに検出信号としてアナログ信号を出力するものがある場合に、このセンサの信号をデジタル信号に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換されたデジタル信号を記憶する第１の記憶手段と、を備え、このデジタル信号をビットシリアルに変換して出力することを特徴とする。
また、請求項２に係るセンサ信号処理回路装置は、請求項１のものにおいて、さらに、前記複数個のセンサの内ＯＮ／ＯＦＦ信号を検出信号として出力するセンサの出力を第１のタイミングで取り込み個別に記憶する第２の記憶手段と、前記第１のタイミングより所定時間経過の第２のタイミングに前記第２の記憶手段の記憶内容を取り込み個別に記憶する第３の記憶手段と、前記第２の記憶手段と第３の記憶手段の記憶内容とを論理処理して得た論理信号を各センサの出力信号として、シリアル順次に出力する論理回路と、を備え、この論理回路の出力と、前記第１の記憶手段の記憶内容を順次シリアルに出力することを特徴とする。

また、請求項３に係るセンサ信号処理回路装置は、複数個のセンサがそれぞれ接続され、これらのセンサの信号をシリアル信号に変換して主制御部に出力するセンサ信号処理回路装置であって、前記各センサの出力を第１のタイミングで取り込み個別に記憶する第２の記憶手段と、前記第１のタイミングより所定時間経過の第２のタイミングに前記第２の記憶手段の記憶内容を取り込み個別に記憶する第３の記憶手段と、前記第２の記憶手段と第３の記憶手段の記憶内容とを論理処理して得た論理信号を各センサの出力信号として、シリアル順次に出力する論理回路と、を備えている。

この発明によれば、複数個のセンサに検出信号としてアナログ信号を出力するものがある場合に、このセンサの信号をデジタル信号に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換されたデジタル信号を記憶する第１の記憶手段と、を備え、このデジタル信号をビットシリアルに変換して出力するので、アナログ信号を出力するセンサのハーネスも減らすことが出来る。

また、この発明によれば、各センサの出力を第１のタイミングで取り込み個別に記憶する第２の記憶手段と、前記第１のタイミングより所定時間経過の第２のタイミングに前記第２の記憶手段の記憶内容を取り込み個別に記憶する第３の記憶手段と、前記第２の記憶手段と第３の記憶手段の記憶内容とを論理処理して得た論理信号を各センサの出力信号として、シリアル順次に出力する論理回路とを、備えているので、第１から第２のタイミングまでの時間をチャタリング発生時間より長く設定することにより、チャタリングによる信号変化の影響を排除できる。

以下、実施の形態により、この発明をさらに詳細に説明する。図1は、この発明が実施されるフアクシミリ装置、複写機などの画像形成装置の要部構成を示すブロック図である。この、画像形成装置は、コピーすべき原稿や、フアクス送信すべき原稿を読み取るスキャナ１と、コピーすべき原稿や、フアクス受信した原稿をプリントするプリンタ２と、これらスキャナ１及びプリンタ２を含む各部を制御するメインコントロール部３と、を備えている。

スキャナ１には、複数のセンサＳ１、Ｓ２、・・・、Ｓ５と、光量センサ１２と、センサスキャンＩＣ回路１１を、備えている。センサＳ１、Ｓ２、・・・・、Ｓ５としては、例えばＡＤＦ（原稿自動搬送装置）や，ＦＢＳ（フラットベットスキャナ）における原稿の有無を検知したり、搬送中の原稿の前端や、後端を検知する紙検知センサなどである。光量センサ１２は、原稿に照射する光源からの光量を検出する。

センサスキャンＩＣ回路１１には、センサＳ１、Ｓ２、・・・、Ｓ５、光量センサ１２が個別に接続され、センサＳ１、Ｓ２、・・・、Ｓ５の検出信号であるＯＮ／ＯＦＦの信号状態、すなわち検知状況をスキャンして取り込むと共に、光量センサ１２で検出されるアナログ量である光量をデジタル信号に変換し、センサＳ１、Ｓ２、・・・、Ｓ５の各信号と光量センサ１２のデジタル信号をシリアルで、シリアルデータ伝送路１３を通して、メインコントロール部３に伝送する。

プリンタ２には、検出信号がＯＮ／ＯＦＦである複数のセンサＳ６、Ｓ７、・・・、Ｓ１５と、検出信号がアナログ信号であるトナー残量センサ２２、温度センサ２３と、センサスキャンＩＣ回路２１とを備えている。センサＳ６、Ｓ７、・・・、Ｓ１５としては、例えば記録紙の有無、前端、後端を検知する紙検知センサ、カバー板などの開閉の有無、トナーカートリッジの有無等を検知するセンサなどがある。これらセンサＳ６、Ｓ７、・・・、Ｓ１５の検出信号は、ＯＮ／ＯＦＦ信号、つまり「１」あるいは「０」の信号である。

トナー残量センサ２２は、フォトインタラプタが使用され、トナー残量に応じたアナログ信号を出力する。温度センサ２３は、温度検出用サーミスタを使用しており、検出した温度に応じたアナログ信号を出力する。

モータ２４は、例えば画像形成部の搬送系などの可動部を駆動する。ソレノイド２５は、例えば可動部の往復駆動制御に使用される。

センサスキャンＩＣ回路２１には、センサＳ６、Ｓ７、・・・、Ｓ１５が個別に接続され、また、トナー残量センサ２２、温度センサ２３、モータ２４、及びソレノイド２５も個別に接続され、センサＳ６、Ｓ７、・・・、Ｓ１５のＯＮ／ＯＦＦの信号状態、すなわち検知状況をスキャンして取り込み、また、トナー残量センサ２２、温度センサ２３、からアナログ信号を、スキャンして、取り込み、センサＳ６、Ｓ７、・・・、Ｓ１５の各信号およびトナー残量センサ２２、温度センサ２３のデジタル信号をシリアルで、シリアルデータ伝送路２６を通して、メインコントロール部３に伝送する。

また、メインコントロール部３よりシリアルデータ伝送路２６を通して、モータ２４、ソレノイド２５等を制御する信号が、シリアルでセンサスキャンＩＣ回路２１に伝送され、センサスキャンＩＣ回路２１の後述するポート出力より、モータ２４、ソレノイド２５等に与えられる。

センサスキャンＩＣ回路１１（２１）は、図２に示すように、クロック信号を計数して所定時間毎に、トリガー信号を出力するタイマー４１と、タイマー４１からのトリガー信号に同期してセンサ信号を記憶する記憶回路４２と、トリガー信号に同期して記憶回路４２の出力信号を記憶する記憶回路４３と、記憶回路４２と記憶回路４３の出力を受けて比較するコンパレータ４４と、このコンパレータ４４の出力に応じて記憶回路４２の出力を記憶する記憶回路４５と、この記憶回路４５の出力を受けてパラレルデータをシリアルデータに変換して出力するシリアルＯＵＴ回路４６と、アナログのセンサ信号を入力に受けてデジタル信号に変換して出力するＡ／Ｄ変換器４８Ａと、他のアナログのセンサ信号を入力に受けてデジタル信号に変換して出力するＡ／Ｄ変換器４８Ｂと、Ａ／Ｄ変換器４８Ａの出力を記憶する記憶回路４９Ａと、Ａ／Ｄ変換器４８Ｂの出力を記憶する記憶回路４９Ｂと、シリアルＯＵＴ回路４６からの出力、あるいはメインコントロール部３からのシリアルデータをパラレルデータに変換して出力するシリアルＩＮ回路５０と、このシリアルＩＮ回路５０の出力を記憶してポート出力する記憶回路（ポート出力部）５１と、を備えている。

記憶回路４２、４３、４５は、いずれも図５に示すように、複数の記憶部Ｄ１、Ｄ２、・・・、Ｄ１６（フリップフリップで構成）が併設されて、なるものであり、上記スキャナ１のセンサスキャンＩＣ回路１１では、センサＳ１、Ｓ２、・・・、Ｓ５が記憶回路４２の対応する記憶部Ｄ１、Ｄ２、・・・、Ｄ５に接続されている。また、上記プリンタ２のセンサスキャンＩＣ回路２１では、センサＳ６、Ｓ７、・・・、Ｓ１５が記憶回路４２の記憶部Ｄ６、Ｄ７、・・・、Ｄ１５（Ｄ１、Ｄ２、・・・、Ｄ１０でも可）に接続されている。

コンパレータ４４も、記憶回路４２、４３、４５の各記憶部の数と同数の比較部を有し、記憶部４２と記憶部４３の同じセンサ信号を記憶する対応位置の記憶部の出力を受けて両信号を比較する。

Ａ／Ｄ変換器４８Ａ、４８Ｂ、・・・は、それぞれ個別のセンサより、アナログ検出信号をうけてデジタル信号に変換する。記憶回路４９Ａ、４９ｂ、・・・も、複数の記憶部（各８ビット）が併設されて、なるものであり、Ａ／Ｄ変換器４８Ａ、４８Ｂ、・・・から出力されるパラレルのデジタルデータを記憶する。上記スキャナ１のセンサスキャンＩＣ回路１１では、光量センサ１２からのアナログの検出信号を、Ａ／Ｄ変換器４８Ａ、の入力に受ける。上記プリンタ２のセンサスキャンＩＣ回路２１では、トナー残量センサ２２、温度センサ２３からのアナログの検出信号を、Ａ／Ｄ変換器４８Ａ、４８Ｂ、・・・の入力に受ける。Ａ／Ｄ変換器４８Ａ、４８Ｂ、・・・では、例えば８ビットのパラレルのデジタルデータに変換し、パラレルの８ビットの記憶回路４９Ａ、４９Ｂ、・・・に記憶する。

次に、この実施形態装置において、各センサの状態を、スキャナ１、プリンタ２からメインコントロール部３に伝送する場合の動作を説明する。以下ではプリンタ２におけるセンサ状態のスキャン処理を説明する。スキャナ１におけるセンサ状態のスキャン処理も同様に行う。各センサのスキャン処理ルーチンに入ると、センサスキャンＩＣ回路２１では、タイマー４１においてメインコントロール部３よりのクロック信号（図６のＣＬＫ参照）を受けて図６に示す時点ｔ１より計時を開始する。一定時間ｔ（ｔ＝５ｍｍ秒）を経過し、図６に示す時点ｔ２になると、トリガ信号Ｔが出力される。このトリガ信号Ｔによって各センサＳ６、Ｓ７、・・・、Ｓ１５よりの信号（図６に代表的に信号Ｓで示す）が記憶回路４２に取り込まれ、同じく記憶回路４２の各記憶部の出力が、記憶回路４３にそれぞれ記憶される。記憶回路部４２の各記憶部には、センサからの信号がＯＮ信号の場合「１」が記憶され、ＯＦＦの場合に「０」が記憶される。図６の波形例では「１」が記憶される。

さらにｔ秒経過し、図６に示す時点ｔ３になると、再度タイマー４１よりトリガー信号Ｔが発せられ、これにより記憶回路４２の各記憶部に現時点ｔ３における各センサの信号状態が記憶される。また、同時に記憶回路４２の各記憶部の出力が記憶回路４３の各記憶部に記憶される。現時点ｔ３とｔ秒前の時点ｔ２の各センサの各信号状態に変化がなければ、記憶回路４２と記憶回路４３には同じデータが記憶される。

現時点で、コンパレータ４４は、記憶回路４２と記憶回路４３の各記憶部の記憶内容を比較する。現時点ｔ３とｔ秒前の時点ｔ２との各センサの各信号状態に変化がなければ、記憶回路４２と記憶回路４３には同じデータが記憶されているので、コンパレータ４４は各記憶部ともデータ一致の信号を出力する。また、現時点ｔ３とｔ秒前の時点ｔ２とで信号状態に変化あるセンサがあれば記憶回路４２と記憶回路４３のそのセンサに対応する記憶部のデータが一致せずコンパレータ４４の対応する比較部より不一致信号を出力する。

記憶回路４５の各記憶部は、コンパレータ４４より一致信号を受けると記憶回路４３の出力を取り込み記憶し（図６の信号Ｄ参照）、不一致信号を受けた場合は、記憶回路４３の出力を取り込み記憶しない。つまり、センサの信号状態を記憶回路４２に取り込んでからｔ秒経過後もセンサの信号状態に変化がない場合は、記憶回路４２と４３の記憶内容が一致し、記憶内容回路４３の記憶内容を、そのセンサの信号状態として、記憶回路４５に記憶する。しかし、センサの信号状態を記憶回路４２に取り込んでからｔ秒経過までにセンサの信号状態が変化した場合は、ｔ秒経過後のセンサ信号状態の取り込みで、記憶回路４２と記憶回路４３の出力は不一致となり、この場合は、記憶内容回路４３の記憶内容を記憶回路４５に記憶しない。これにより信号状態変化時の前後で生じる例えば図６の信号Ｓに示すｔ秒以内のチャタリングの読み込みを防止することが出来る。

各センサの信号状態を記憶する記憶回路４５のパラレルデータは、シリアルＯＵＴ回路４６で、パラレル／シリアル変換処理によりシリアルデータに変換され、シリアルデータ伝送路２５を経て、メインコントロール部３に伝送される。

センサＳ６、Ｓ７、・・・、Ｓ１５の信号取り込み時に、これらセンサＳ６、Ｓ７、・・・、Ｓ１５の信号取り込みスキャンに続くスキャンで、トナー残量センサ２２、温度センサ２３からのアナログ信号がＡ／Ｄ変換器４８Ａ、４８Ｂ、・・・でデジタル信号に変換され、記憶回路４９Ａ、４９Ｂ、・・・に記憶される。つまり、トナー残量センサ２２、温度センサ２３のアナログ検出信号が記憶回路４９Ａ、４９Ｂ、・・・にデジタルで記憶される。これら記憶回路４９Ａ、４９Ｂ、・・・に記憶されたパラレルのデジタル信号が、記憶回路４５のパラレルデータと、同時にあるいは時分割で、シリアルＯＵＴ回路４６に入力され、このシリアルＯＵＴ回路４６でパラレルからシリアルに変換され、シリアルデータ伝送路２６を経て、メインコントロール部３に伝送される。

なお、シリアルＯＵＴ回路４６から出力されるシリアルデータは、センサスキャンＩＣ回路２１内のシリアルＩＮ回路５０でシリアル／パラレル変換し、記憶回路５１でパラレル保持し、ポート出力することが出来る。また、メインコントロール部３より、モータ２４、ソレノイド２５、その他を制御するデジタル信号がシリアルデータ伝送路２６より、センサスキャンＩＣ回路２１にシリアル伝送され、シリアルＩＮ回路５０でパラレル信号に変換され、記憶回路５１に記憶され、各出力素子に制御信号を出力する。

図３はこの発明の他の実施形態である画像形成装置の要部構成を示すブロック図である。この実施形態画像形成装置も、図１の画像形成装置と同様、スキャナ１と、プリンタ２と、メインコントロール部３を備えている。ただし、この実施形態画像形成装置は、複数のセンサの信号状態をスキャンするのに、スキャナ１と、プリンタ２とも、ＯＮ／ＯＦＦの検出信号を得るセンサＳ１、Ｓ２、・・・、Ｓ５のみ、あるいはセンサＳ６、Ｓ７、・・・、Ｓ１５のみを備える場合を示している。スキャナ１のセンサスキャンＩＣ回路11及び、プリンタ２のセンサスキャンＩＣ回路２1は、図4に示す回路のものが使用される。この実施形態画像形成装置において、センサＳ１、Ｓ２、・・・、Ｓ５及びセンサＳ６、Ｓ７、・・・、Ｓ１５からのスキャン信号のセンサスキャンＩＣ回路11及び、センサスキャンＩＣ回路２1への取り込み、シリアル変換及びコントロール部３への転送動作は、図2で示した回路の、相当回路の動作と同様である。図4に示す回路は、ここに示す回路のみを内蔵したＩＣ回路であるが、図2に示した回路の各機能回路を内蔵したＩＣ回路から相当回路部分を選択的に使用しても良い。

図3、図4に示す実施形態画像形成装置においても、図1、図2に示す実施形態画像形成装置と同様に、信号状態変化時の前後で生じる例えば図６の信号Ｓに示すｔ秒以内のチャタリングの読み込みを防止することが出来る。

この発明の一実施形態である画像形成装置の要部概略構成を示すブロック図である。 同実施形態画像形成装置のセンサスキャンＩＣ回路の回路構成を示すブロック図である。 この発明の他の実施形態である画像形成装置の要部概略構成を示すブロック図である。 同実施形態画像形成装置のセンサスキャンＩＣ回路の回路構成を示すブロック図である。 上記実施形態のセンサスキャンＩＣ回路を構成する記憶回路を説明する図である。 上記実施形態のセンサスキャンＩＣ回路のセンサの信号状態スキャン動作を説明するための信号波形タイムチャートである。

符号の説明

１ スキャナ
２ プリンタ
３ メインコントロール部
Ｓ１・・・Ｓ１５ センサ
１１、２１ センサスキャンＩＣ回路
１２ 光量センサ
１３、２６ シリアルデータ伝送路
２２ トナー残量センサ
２３ 温度センサ
２４ モータ
２５ ソレノイド
４１ タイマー
４２、４３、４５ 記憶回路
４９Ａ、４９Ｂ、５１ 記憶回路
４４ コンパレータ
４６ シリアルＯＵＴ回路
５０ シリアルＩＮ回路

Claims (3)

1. 複数個のセンサがそれぞれ接続され、これらのセンサの信号をシリアル信号に変換して主制御部に出力するセンサ信号処理回路装置であって、
   前記複数個のセンサに検出信号としてアナログ信号を出力するものがある場合に、このセンサの信号をデジタル信号に変換するＡ／Ｄ変換器と、
   このＡ／Ｄ変換されたデジタル信号を記憶する第１の記憶手段と、
   を備え、このデジタル信号をビットシリアルに変換して出力することを特徴とするセンサ信号処理回路装置。
2. 前記複数個のセンサの内ＯＮ／ＯＦＦ信号を検出信号として出力するセンサの出力を第１のタイミングで取り込み個別に記憶する第２の記憶手段と、
   前記第１のタイミングより所定時間経過の第２のタイミングに前記第２の記憶手段の記憶内容を取り込み個別に記憶する第３の記憶手段と、
   前記第２の記憶手段と第３の記憶手段の記憶内容とを論理処理して得た論理信号を各センサの出力信号として、シリアル順次に出力する論理回路と、
   を備え、この論理回路の出力と、前記第１の記憶手段の記憶内容を順次シリアルに出力することを特徴とする請求項１記載のセンサ信号処理回路装置。
3. 複数個のセンサがそれぞれ接続され、これらのセンサの信号をシリアル信号に変換して主制御部に出力するセンサ信号処理回路装置であって、
   前記各センサの出力を第１のタイミングで取り込み個別に記憶する第２の記憶手段と、
   前記第１のタイミングより所定時間経過の第２のタイミングに前記第２の記憶手段の記憶内容を取り込み個別に記憶する第３の個記憶手段と、
   前記第２の記憶手段と第３の記憶手段の記憶内容とを論理処理して得た論理信号を各センサの出力信号として、シリアル順次に出力する論理回路と、
   を備えることを特徴とするセンサ信号処理回路装置。
   

Images