KR101773654B1

KR101773654B1 - 전자 기기, 및 전자 기기의 제어 유닛에의 전력 제어 방법

Info

Publication number: KR101773654B1
Application number: KR1020140115225A
Authority: KR
Inventors: 가즈야 사이쇼
Original assignee: 캐논 가부시끼가이샤
Priority date: 2013-09-02
Filing date: 2014-09-01
Publication date: 2017-08-31
Also published as: KR20150026988A; JP2015049730A; EP2843928B1; EP2843928A3; CN104427184A; EP2843928A2; JP5932738B2; US20150062618A1; CN104427184B

Abstract

전자 기기는 전원 온 지시에 따라 제1 전압 생성 유닛에 제1 전압을 생성하라고 지시하고, 상기 제1 전압 생성 유닛에 의해 생성된 상기 제1 전압이 미리 정해진 전압 이상이 되었는지의 여부를 판단하고, 상기 제1 전압이 상기 미리 정해진 전압 이상이 되었다고 판단한 경우에 상기 제2 전압 생성 유닛에 상기 제2 전압을 생성하라고 지시하도록 구성된 전원 온 제어 유닛; 및 전원 오프 지시에 따라 상기 제2 전압 생성 유닛에 상기 제2 전압의 생성을 정지하라고 지시하고, 상기 전원 오프 지시로부터 미리 정해진 시간이 경과한 후에 상기 제1 전압 생성 유닛에 상기 제1 전압의 생성을 정지하라고 지시하도록 구성된 전원 오프 제어 유닛을 포함한다.

Description

전자 기기, 및 전자 기기의 제어 유닛에의 전력 제어 방법{ELECTRONIC DEVICE, AND METHOD FOR CONTROLLING POWER TO CONTROL UNIT OF ELECTRONIC DEVICE}

본 발명은 전자 기기, 및 전자 기기의 제어 유닛에의 전력 제어 방법에 관한 것이다.

관련 기술에서, 전원 장치로부터 복수의 전력 레벨로 전원이 공급되는 전자 기기에서, 전체 시스템의 전원이 온 또는 오프 시에 발생하는 스니크(sneak) 전류를 방지할 필요가 있다는 것이 알려져 있다. 또한, 일반적인 응용 주문형 집적 회로(ASIC)에서도, 전원이 복수의 전력 레벨로 공급되는, 즉 입/출력(IO) 전원 및 코어(CORE) 전원이 공급되는 사양이 이용된다. 이때, ASIC의 IO 단자의 출력이 불안정하게 되는 상태를 피하기 위해서, 전원 온 시에는 IO 전원을 코어 전원보다도 먼저 공급하고, 전원 오프 시에는 IO 전원을 코어 전원 이후에 절단할 필요가 있다는 것이 알려져 있다.

이러한 전자 기기나 ASIC에서의 복수의 전원 공급 타이밍을 유지하기 위해서, 지연 회로를 사용하여 전원 공급 타이밍을 제어하는 기술이 알려져 있다(일본 특허 공개 제2004-266661호).

또한, 비교기나 리셋 IC를 사용하여 전단의 전원 전압의 레벨을 감시해서 그 레벨이 소정 값을 상회하거나 또는 하회할 때 후단의 전원을 제어하여, 복수의 전원 공급 타이밍을 제어하는 기술이 알려져 있다.

전원 온용의 전원 제어 회로의 출력과 전원 오프용의 전원 제어 회로의 출력은 복수의 전력 레벨로 전원을 생성하는 전원 생성 회로의 인에이블 단자에 접속되어 있다. 그로 인해, 전자 기기나 ASIC의 전원 상태(전원 온/오프)에 따라, 각 전원 생성 회로의 인에이블 단자가 접속되는 목적지를 전원 온용의 전원 제어 회로의 출력과 전원 오프용의 전원 제어 회로의 출력 사이에서 전환하는 셀렉터 회로가 필요하다. 따라서, 전원 제어 회로 전체의 구성이 복잡해져 비용이 상승하게 된다.

본 발명은 상기 과제를 해결하기 위해서 이루어진 것이다. 본 발명은 간단한 회로 구성으로 전자 기기의 제어 유닛이 요구하는 복수의 전원의 온 제어 및 오프 제어를 효율적으로 실시할 수 있는 구조를 제공한다.

본 발명에 따른 전원 제어 장치는 전자 기기의 제어 유닛이 요구하는 다른 전위를 갖는 DC 전원을 각각 생성하도록 구성된 복수의 생성 유닛; 각 생성 유닛이 생성하는 DC 전원이 미리 정해진 전위 이상이 되었는지의 여부를 감시하도록 구성된 복수의 감시 유닛; 각 감시 유닛이 감시하는 DC 전원이 미리 정해진 전위 이상이 된 것을 확인하면서 미리 정해진 순서로 각 생성 유닛을 온하도록 구성된 제1 전원 제어 유닛; 및 전원 오프 지시에 따라 상기 제1 전원 제어 유닛에 의해 온된 각 생성 유닛을 미리 정해진 지연 시간 후에 전원 오프 상태로 변경시키도록 구성된 제2 전원 제어 유닛을 포함한다.

본 발명의 다른 특징들은 첨부 도면을 참조하여 이루어진 예시적인 실시 형태들의 다음의 설명으로부터 분명해질 것이다.

도 1은 전원 제어 장치가 적용 가능한 화상 형성 장치의 외관을 도시하는 도면.
도 2는 도 1에 도시한 화상 형성 장치의 내부 구성을 도시하는 블록도.
도 3은 도 2에 도시한 전원 제어 유닛의 상세 구성을 도시하는 블록도.
도 4a 내지 4c는 도 2에 도시한 전원 제어 유닛의 스위치의 구성을 도시하는 도면.
도 5는 전원 제어 장치에 의해 실행되는 제어 방법을 도시하는 흐름도.
도 6은 전원 제어 장치에 의해 실행되는 제어 방법을 도시하는 흐름도.
도 7은 도 3에 도시한 전원 온 제어 유닛의 구성을 도시하는 블록도.
도 8은 도 7에 도시한 전원 온 제어 유닛에 의해 행해지는 동작을 도시하는 타이밍 차트.
도 9는 도 3에 도시한 전원 오프 제어 유닛의 구성을 도시하는 블록도.
도 10a 내지 10c는 도 3에 도시한 디스차지 회로의 내부 회로 구성을 도시하는 도면.
도 11은 도 3에 도시한 전원 오프 제어 유닛에 의해 행해지는 동작을 도시하는 타이밍 차트.
도 12는 전원 제어 장치의 구성을 도시하는 블록도.
도 13은 전원 제어 장치의 구성을 도시하는 블록도.

본 발명을 실시하기 위한 예시적인 실시 형태들에 대해서 도면을 참조하여 다음에 설명한다.

시스템 구성의 설명

제1 실시 형태

도 1은 제1 실시 형태에 따른 전원 제어 장치가 적용 가능한 화상 형성 장치의 외관을 도시하는 도면이다. 또한, 본 실시 형태에 따른 전원 제어 장치가 적용 가능한 전자 기기는 상기 화상 형성 장치에 한하지 않고, 전자 기기의 예는 인쇄 장치, 화상 처리 장치, 팩시밀리 장치, 스캐너 장치, 정보 처리 장치, 및 복합기(MFP)를 포함한다. 본 실시 형태에서, 전원 제어 장치가 전자 기기의 제어 유닛에 다른 전위를 갖는 직류(DC) 전원을 공급하는 예를 설명한다. 여기서, 이러한 전자 기기로서, 상기 화상 형성 장치, 인쇄 장치, 복합 화상 처리 장치, 팩시밀리 장치, 스캐너 장치, 및 정보 처리 장치가 있다.

도 1에서, 화상 형성 장치(1)는 화상 입력 디바이스가 되는 스캐너 유닛(10), 화상 출력 디바이스가 되는 프린터 유닛(20), 사용자 인터페이스가 되는 조작 유닛(30)을 포함한다. 화상 형성 장치(1)는 전체 화상 형성 장치를 제어하는 컨트롤러 유닛(40), 화상 형성 장치(1)에 전원을 공급하기 위한 공급원이 되는 전원 플러그(3), 및 화상 형성 장치(1)에 전원을 공급하기 위한 메인 스위치(50)를 더 포함한다. 전원 플러그(3)는 도시하지 않은 교류(AC) 콘센트에 접속된다.

스캐너 유닛(10)은 원고상의 화상을 노광 주사해서 얻어진 반사광을 전하 결합 소자(CCD)에 입력함으로써 화상의 정보를 전기 신호로 변환한다. 스캐너 유닛(10)은 전기 신호를 적색(R), 녹색(G), 및 청색(B)으로 이루어진 휘도 신호로 더 변환하고, 이 휘도 신호를 화상 데이터로서 컨트롤러 유닛(40)에 출력한다. 원고는 원고 피더(101)의 트레이(102)에 놓인다. 사용자가 조작 유닛(30)을 통해 스캔 개시를 지시하면, 컨트롤러 유닛(40)으로부터 스캐너 유닛(10)에 원고 스캔 지시가 부여된다. 이 지시에 응답하여, 스캐너 유닛(10)은 원고 피더(101)의 트레이(102)로부터 원고를 1매씩 피드하고, 원고를 스캔한다. 원고 스캔에 대해서는, 조작 유닛(30)을 통해 설정되는 스캔 조건에 따라 원고의 반송을 제어함으로써 원고의 편면 또는 양면의 스캔을 실시한다.

프린터 유닛(20)은 컨트롤러 유닛(40)으로부터 수신된 화상 데이터를 용지상에 형성하는 화상 형성 디바이스이다. 본 실시 형태에서, 화상 형성 방식은 감광체 드럼이나 감광체 벨트를 사용하는 전자 사진 방식이지만; 본 발명은 이것에 한정되지 않는다. 예를 들어, 미소 노즐 어레이로부터 잉크를 토출해서 용지 위에 데이터를 인쇄하는 잉크젯 방식도 적용 가능하다. 프린터 유닛(20)은 다른 용지 사이즈 또는 다른 용지 방향의 선택을 가능하게 하는 복수의 용지 카세트(201, 202, 및 203)를 포함한다. 배지 트레이(204)에는 데이터가 인쇄된 용지가 배출된다. 컨트롤러 유닛(40)은 화상 형성 장치(1)에 의해 행해지는 동작을 제어하는 유닛이며, 데이터 송/수신, 데이터 변환, 및 전력 제어를 행한다.

도 2는 도 1에 도시한 화상 형성 장치의 내부 구성을 도시하는 블록도이다. 도 2를 참조하여 화상 형성 장치(1)에서의 전원 공급 처리를 이하에 설명한다.

도 2에서, 먼저, 화상 형성 장치(1)를 전원 온시키는 경우에, 사용자가 메인 스위치(50)를 온함으로써, 전원 제어 유닛(60)은 전원 플러그(3)로부터 공급되는 AC 전원을 미리 정해진 전위의 DC 전원으로 변환한다. 결과적으로, 전력은 스캐너 유닛(10), 프린터 유닛(20), 조작 유닛(30), 및 컨트롤러 유닛(40)에 공급된다.

화상 형성 장치(1)를 전원 오프시키는 경우에, 사용자가 메인 스위치(50)를 오프함으로써, 전원 제어 유닛(60)은 스캐너 유닛(10), 프린터 유닛(20), 조작 유닛(30), 및 컨트롤러 유닛(40)에의 전원을 정지한다.

화상 형성 장치(1)가 프린트 동작을 행하는 경우에, 근거리 통신망(LAN)(2)을 통해서 컨트롤러 유닛(40)에 작업 데이터가 전송되어 컨트롤러 유닛(40)에 포함된 메모리에 일시적으로 보존된다. 여기서 메모리는 후술하는 랜덤 액세스 메모리(RAM)(402) 및 하드 디스크 드라이브(HDD)(404)를 포함한다.

컨트롤러 유닛(40)은 보존된 작업 데이터를 화상 데이터로 변환하고 그것을 프린터 유닛(20)에 전송한다. 프린터 유닛(20)은 컨트롤러 유닛(40)의 제어하에서 수신된 화상 데이터를 기록지에 인쇄해서 그 기록지를 장치 외부로 배출한다.

화상 형성 장치(1)가 스캔 동작을 행하는 경우에, 사용자가 원고를 스캐너 유닛(10)에 놓고, 조작 유닛(30)의 화면을 참조하면서 버튼을 조작함으로써 스캔 동작을 설정하고, 동작 개시를 지시한다. 컨트롤러 유닛(40)의 제어하에서 스캐너 유닛(10)은 원고를 광학적으로 스캔하고 그것을 화상 데이터로 변환한다. 변환된 화상 데이터는 컨트롤러 유닛(40)에 포함된 메모리 내에 일시적으로 보존된 후, 미리 조작 유닛(30)을 통해 지정된 목적지에 전송된다.

화상 형성 장치(1)가 카피 동작을 행하는 경우에, 사용자가 원고를 스캐너 유닛(10)에 놓고, 조작 유닛(30)의 화면을 참조하면서 버튼을 조작함으로써, 카피 동작을 설정하고, 카피 동작의 개시를 지시한다. 스캐너 유닛(10)은 컨트롤러 유닛(40)의 제어하에서 원고를 광학적으로 스캔하고 그것을 화상 데이터로 변환한다. 변환된 화상 데이터는 컨트롤러 유닛(40)에 포함된 메모리 내에 일시적으로 보존된 후, 컨트롤러 유닛(40)은 화상 데이터의 데이터 형식을 프린터 유닛(20)이 이용할 수 있는 데이터 형식으로 변환하고, 프린터 유닛(20)은 화상 데이터를 기록지에 인쇄해서 그 기록지를 장치 외부로 배출한다.

도 3은 도 2에 도시한 전원 제어 유닛(60)의 상세 구성을 도시하는 블록도이다.

도 3에서, 전원 제어 유닛(60)은 메인 스위치(50), 전원의 공급원이 되는 전원 플러그(3), 및 전원 플러그(3)로부터 입력되는 AC 전원을 DC 전원으로 변환하는 ACDC 변환 유닛(600)을 포함한다. 전원 제어 유닛(60)은 복수의 전원 전압을 생성하는 제1 전원 생성 유닛(601), 제2 전원 생성 유닛(602), 및 제3 전원 생성 유닛(603)을 더 포함한다.

전원 제어 유닛(60)은 컨트롤러 유닛(40)이 요구하는 다른 전위를 갖는 DC 전원을 각각 생성하는 제1 전원 생성 유닛(601), 제2 전원 생성 유닛(602), 및 제3 전원 생성 유닛(603)에 대해 행해지는 전원 온 동작을 제어하는 전원 온 제어 유닛(611)을 포함한다. 전원 제어 유닛(60)은 전원 오프 동작을 제어하는 전원 오프 제어 유닛(631)과, 전원을 각각 오프하는 스위치(SW)(621), SW(622), 및 SW(623)를 더 포함한다. 전원 제어 유닛(60)은 제1 전원 생성 유닛(601), 제2 전원 생성 유닛(602), 및 제3 전원 생성 유닛(603)이 전원 오프하는데 걸리는 하강 시간을 각각 제어하는 디스차지 회로(624), 디스차지 회로(625), 및 디스차지 회로(626)를 더 포함한다.

여기서, 제1 전원 생성 유닛(601), 제2 전원 생성 유닛(602), 및 제3 전원 생성 유닛(603)은 각각 인에이블 제어 기능을 구비한 DCDC 컨버터로 구성된다. 도 4a 내지 4c에 도시한 바와 같이, 전원을 각각 오프하는 SW(621), SW(622), 및 SW(623)는 각각 스위칭 전계 효과 트랜지스터(FET)(648, 649, 및 650)와의 하드 와이어 구성을 갖는다.

SW(621), SW(622), 및 SW(623)는 각각 제1 전원 생성 유닛(601), 제2 전원 생성 유닛(602), 및 제3 전원 생성 유닛(603)의 인에이블 신호 EN1, EN2, 및 EN3을 무효로 하는 기능을 갖는다. 이렇게, 본 실시 형태에서, 전원 오프 제어 유닛(631)이 각각 제1 전원 생성 유닛(601), 제2 전원 생성 유닛(602), 및 제3 전원 생성 유닛(603)에 대응하는 상이한 지연 시간 후에 전원 오프를 지시한다. 그 상세는 도 9를 참조하여 후술한다.

디스차지 회로(624), 디스차지 회로(625), 및 디스차지 회로(626)는 각각 전원 V1, 전원 V2, 및 전원 V3의 전력 레벨을 고속으로 하강시키기 위한 디스차지 기능을 갖는다. 전원 V1, 전원 V2, 및 전원 V3이 공급되는 스캐너 유닛(10), 프린터 유닛(20), 조작 유닛(30), 및 컨트롤러 유닛(40)은 각각 캐패시터 성분을 포함하기 때문에, 전원 온 시에는 캐패시터 성분에 전하가 충전되어 있다.

전원이 오프되고 나서 전원 V1, 전원 V2, 및 전원 V3의 전력 레벨을 고속으로 하강시키기 위해서, 캐패시터 성분에 충전되어 있는 전하를 제거할 필요가 있다. 이로 인해, 전원 생성 유닛의 출력에 디스차지 회로(624), 디스차지 회로(625), 및 디스차지 회로(626)가 각각 설치된다. 여기서, 전원 V1, 전원 V2, 및 전원 V3의 전원 생성 유닛의 온 시와 오프 시에 행해지는 인에이블 제어를 스위칭 FET(648, 649, 및 650)와의 하드 와이어 구성으로 실현할 수 있는 이유는 전원 온의 제어 방법과 전원 오프의 제어 방법이 서로 상이하도록 구성되기 때문이다. 그러므로, 전원 온 제어 유닛(611)이 인에이블 신호 EN1, EN2, 및 EN3를 유효 또는 무효로 제어하고 있는지에 관계없이, 전원 오프 제어 유닛(631)은 인에이블 신호 EN1, EN2, 및 EN3를 강제적으로 무효로 할 수 있다.

따라서, 관련 기술에서 설명한 것과 같은 그러한 셀렉터 회로를 필요로 하지 않는 본 실시 형태에서 설명한 것과 같은 그러한 간단한 회로 구성이 제공될 수 있다.

제2 전원 생성 유닛(602) 및 제3 전원 생성 유닛(603)에 의해 생성된 전원 V2 및 전원 V3은 각각 컨트롤러 유닛(40)에 포함된 중앙 처리 유닛(CPU)(401)에 공급된다. 실제로, 제2 전원 생성 유닛(602) 및 제3 전원 생성 유닛(603)에 의해 생성된 전원 V2 및 전원 V3 이외의 다른 전원도 스캐너 유닛(10), 프린터 유닛(20), 조작 유닛(30), 및 컨트롤러 유닛(40) 등에 공급된다. 여기서 설명을 간단하게 하기 위해서, 컨트롤러 유닛(40)에 포함된 CPU(401)에의 전원 공급에 대해서 설명한다.

컨트롤러 유닛(40)은 스캐너 유닛(10) 및 프린터 유닛(20)과 전기적으로 접속되어 있고, LAN(2) 등을 통하여 퍼스널 컴퓨터(PC), 외부의 장치 등과 접속되어 있다. 이에 의해, 화상 데이터나 디바이스 정보의 입/출력이 가능하게 된다.

CPU(401)는 리드 온리 메모리(ROM)(403)에 기억된 제어 프로그램 등에 기초하여 컨트롤러 유닛(40)과 접속된 각종 디바이스로/로부터의 액세스를 집중 제어하고, 또한 컨트롤러 유닛(40)에서 행해지는 각종 처리를 집중 제어한다. RAM(402)은 CPU(401)가 동작하는 시스템 워크 메모리이며 또한 화상 데이터를 일시적으로 기억하는 메모리이기도 하다. 이 RAM(402)은 기억한 정보를 전원 오프 후에도 유지해 두는 정적 RAM(SRAM) 및 전원 오프 후에는 기억한 정보가 소거되는 동적 RAM(DRAM)을 포함한다. ROM(403)에는 장치용의 부트 프로그램 등이 저장되어 있다. HDD(404)는 하드 디스크 드라이브이며 시스템 소프트웨어나 화상 데이터를 저장할 수 있다.

조작 유닛 I/F(405)는 시스템 버스(407)와 조작 유닛(30)을 접속하는 인터페이스 유닛이다. 이 조작 유닛 I/F(405)는 조작 유닛(30)에 표시할 화상 데이터를 시스템 버스(407)로부터 수신하여 그것을 조작 유닛(30)에 출력하고, 또한 조작 유닛(30)을 통하여 입력된 정보를 시스템 버스(407)에 출력한다.

LAN 컨트롤러(406)는 LAN(2) 및 시스템 버스(407)에 접속하고, 정보의 입/출력 제어를 행한다.

화상 처리 유닛(409)은 화상 처리 동작을 행하는 유닛이고, RAM(402)에 기억된 화상 데이터를 판독하고 JPEG(Joint Photographic Experts Group) 화상 데이터, JBIG(Joint Bi-level Image Experts Group) 화상 데이터 등의 확대 또는 축소, 및 화상 데이터의 색 조정 등의 화상 처리 동작을 행하는 것이 가능하다.

스캐너 화상 처리 유닛(410)은 스캐너 유닛(10)으로부터 스캐너 I/F(411)를 통해 수신된 화상 데이터를 보정, 가공, 및 편집한다. 또한, 스캐너 화상 처리 유닛(410)은 수신된 화상 데이터가 컬러 원고, 흑백 원고, 문자 원고, 사진 원고 등에 기초한 데이터인지를 판정한다. 그리고, 판정 결과가 화상 데이터에 첨부된다. 이러한 첨부 정보를 속성 데이터라고 칭한다.

프린터 화상 처리 유닛(412)은 이 화상 데이터에 첨부된 속성 데이터를 참조하면서 화상 데이터에 대해 화상 처리를 실시한다. 화상 처리된 화상 데이터는 프린터 I/F(413)를 통하여 프린터 유닛(20)에 출력된다.

메인 스위치(50)가 온 또는 오프될 때 행해지는 전원 제어 처리 플로우를 이하에 설명한다.

도 5는 본 실시 형태에 따른 전원 제어 장치에 의해 실행되는 제어 방법을 도시하는 흐름도이다. 전원 제어 유닛(60)에서 행해지는 전원 온 처리의 예가 여기에 주어진다. 각 스텝은 시퀀스 제어를 실행하는 전원 제어 유닛(60)에 포함된 하드웨어에 의해 실현된다. 메인 스위치(50)가 온되고 나서 각 전원 생성 유닛의 전원이 미리 정해진 전위 이상이 된 것을 확인하면서 각 전원 생성 유닛을 온하는 전원 제어 처리에 대해서 이하 상세하게 설명한다.

ACDC 변환 유닛(600)은 전원 플러그(3)로부터의 AC 전원을 DC 전원으로 변환하고, 전원 온 제어 유닛(611), 전원 오프 제어 유닛(631), 및 제1 전원 생성 유닛(601)에 전원을 공급한다. 메인 스위치(50)가 온된다(S101). 그 후, POWER_ON 신호가 유효로 되었다는 사실에 응답하여, 전원 온 제어 유닛(611)은 제1 전원 생성 유닛(601)의 인에이블 신호 EN1을 유효로 한다(S102). 제1 전원 생성 유닛(601)은 ACDC 변환 유닛(600)으로부터 입력된 전원과 전원 온 제어 유닛(611)으로부터의 인에이블 신호 EN1을 사용하여 전원 V1의 전력 레벨을 상승시킨다. 전원 V1은 제2 전원 생성 유닛(602) 및 제3 전원 생성 유닛(603)의 입력 전원이 된다.

전원 V1은 또한 전원 온 제어 유닛(611)에도 입력된다. 전원 온 제어 유닛(611)이 제1 전원 생성 유닛(601)으로부터의 전원 V1의 전압값을 감시하고 전원 V1이 미리 설정된 소정 전압값 이상이 된 것을 검지하면(S103), 전원 온 제어 유닛(611)은 제2 전원 생성 유닛(602)의 인에이블 신호 EN2를 유효로 한다(S104). 제2 전원 생성 유닛(602)은 제1 전원 생성 유닛(601)으로부터 입력된 전원 V1과 전원 온 제어 유닛(611)으로부터의 인에이블 신호 EN2를 사용하여 전원 V2를 생성하고, 전원 V2를 출력한다.

전원 V2는 전원 온 제어 유닛(611)에 입력된다. 전원 온 제어 유닛(611)이 전원 V2의 전압값을 감시하고 전원 V2가 미리 설정된 소정 전압값 이상이 된 것을 검지하면(S105), 전원 온 제어 유닛(611)은 제3 전원 생성 유닛(603)의 인에이블 신호 EN3을 유효로 한다(S106). 제3 전원 생성 유닛(603)은 제1 전원 생성 유닛(601)으로부터의 전원 V1과 전원 온 제어 유닛(611)으로부터의 인에이블 신호 EN3을 사용하여 전원 V3을 생성하고, 전원 V3을 출력한다.

도 6은 본 실시 형태에 따른 전원 제어 장치에 의해 실행되는 제어 방법을 도시하는 흐름도이다. 전원 제어 유닛(60)에서 행해지는 전원 오프 처리의 예가 여기에 주어진다. 각 스텝은 시퀀스 제어를 실행하는 전원 제어 유닛(60)에 포함된 하드웨어에 의해 실현된다. 메인 스위치(50)가 오프될 때 행해지는 전원 제어 처리에 대해서 이하 상세하게 설명한다.

메인 스위치(50)가 오프되고 나서 지연 시간 Td3이 경과하면(S201), POWER_ON 신호가 무효로 되었다는 사실에 응답하여, 전원 오프 제어 유닛(631)은 SW(623)를 오프(전원 오프 지시)한다(S202). 이에 의해, 제3 전원 생성 유닛(603)의 인에이블 신호 EN3을 무효로 한다. 그러면, 제3 전원 생성 유닛(603)의 전원 V3의 출력을 정지한다(S203). 이로 인해, 제3 전원 생성 유닛(603)은 전원 오프 상태로 변경된다.

마찬가지로, 메인 스위치(50)가 오프되고 나서 지연 시간 Td2가 경과하면(S204), 전원 오프 제어 유닛(631)은 SW(622)를 오프한다(S205). 이에 의해, 제2 전원 생성 유닛(602)의 인에이블 신호 EN2를 무효로 하고, 제2 전원 생성 유닛(602)의 전원 V2의 출력을 정지한다(S206). 또한, 메인 스위치(50)가 오프되고 나서 지연 시간 Td1이 경과하면(S207), 전원 오프 제어 유닛(631)은 SW(621)를 오프한다(S208). 이에 의해, 제1 전원 생성 유닛(601)의 인에이블 신호 EN1을 무효로 하고, 제1 전원 생성 유닛(601)의 전원 V1의 출력을 정지한다(S209).

도 7은 도 3에 도시한 전원 온 제어 유닛(611)의 구성을 도시하는 블록도이다.

도 7에서, 전원 온 제어 유닛(611)은 버퍼(613), 비교기(614), 비교기(615), 기준 전압 Vref1을 생성하는 분압 회로(616), 및 기준 전압 Vref2을 생성하는 분압 회로(617)를 포함한다.

전술한 바와 같이, 메인 스위치(50)가 온되면, 전원 온 제어 유닛(611)은 메인 스위치(50)가 온된 것을 검지한다. 버퍼(613)를 통하여, 검지된 신호는 제1 전원 생성 유닛(601)의 인에이블 신호 EN1을 Hi로 해서 인에이블 신호 EN1을 출력한다.

비교기(614)에서, 제1 전원 생성 유닛(601)으로부터의 전원 V1이 + 입력 단자에 입력되고, 미리 설정된 소정의 기준 전압 Vref1이 - 입력 단자에 입력된다.

기준 전압 Vref1은 전원 V0을 저항 분압하는 분압 회로(616)에 의해 생성된다. 전원 V1이 기준 전압 Vref1 이상이 되면, 제2 전원 생성 유닛(602)의 인에이블 신호 EN2을 Hi로 해서 인에이블 신호 EN2를 출력한다.

여기서, 기준 전압 Vref1은 전원 V1의 전력 레벨이 상승했다는 것을 판정하기 위해 사용되는 값으로 설정된다. 마찬가지로, 비교기(615)에서, 제2 전원 생성 유닛(602)으로부터 입력된 전원 V2의 전압이 + 입력 단자에 입력되고, 미리 설정된 소정의 기준 전압 Vref2가 비교기(615)의 - 입력 단자에 입력된다. 기준 전압 Vref2는 전원 V0을 저항 분압하는 분압 회로(617)에 의해 생성된다.

전원 V2의 전압이 기준 전압 Vref2 이상이 되면, 제3 전원 생성 유닛(603)의 인에이블 신호 EN3을 Hi로 해서 출력한다. 이와 같이, 전원 온 시에 비교기와 기준 전압 Vref를 사용하여 전원 온 시퀀스를 생성한다. 이것은 복수의 전원 생성 유닛 중 어딘가의 전원 생성 유닛에서 전기적인 고장이 발생해서 전원을 출력하지 않는 경우에, 고장난 전원 생성 유닛의 후단의 전원 생성 유닛이 전원을 출력하는 것을 방지하기 위해서 이루어진다. 만약에 고장난 전원 생성 유닛의 후단의 전원 생성 유닛이 전원을 출력하면, 관련 기술에서 설명한 스니크 전류가 발생할 가능성이 생긴다.

도 8은 도 7에 도시한 전원 온 제어 유닛(611)에 의해 행해지는 동작을 도시하는 타이밍 차트이다. 도 5에 도시한 전원 온 제어 플로우에 수반하는 전원 온 제어 유닛(611)에 의해 행해지는 동작을 이하에 설명한다.

인에이블 신호 EN1, EN2, 및 EN3이 Hi가 되면, 제1 전원 생성 유닛(601), 제2 전원 생성 유닛(602), 및 제3 전원 생성 유닛(603)에 의해 출력되는 전원 V1, 전원 V2, 및 전원 V3의 전력 레벨이 각각 상승하기 시작한다. 이때, 전원 V1, 전원 V2, 및 전원 V3의 전력 레벨이 상승한 것을 판정하기 위해 사용되는 기준 전압 Vref1(분압 회로(616)), Vref2(분압 회로(617)), 및 Vref3(분압 회로(618))에 전원 V1, 전원 V2, 및 전원 V3이 각각 도달하는데 걸리는 상승 시간 Tr1, Tr2, 및 Tr3이 발생한다.

즉, 메인 스위치(50)가 온되면, 전력 레벨에 있어서, Tr1 후에 전원 V1이 계속 상승하고, Tr1+Tr2 후에 전원 V2가 계속 상승하고, Tr1+Tr2+Tr3 후에 전원 V3이 계속 상승한다.

도 9는 도 3에 도시한 전원 오프 제어 유닛(631)의 구성을 도시하는 블록도이다. 도 6에 도시한 전원 오프 제어 플로우에 수반하는 전원 오프 제어 유닛(613)에 의해 행해지는 동작을 이하에 설명한다. 여기서, 지연 회로의 예는 저항기와 캐패시터를 포함하는 아날로그 회로이다.

도 9에서, 전원 오프 제어 유닛(631)은 인버터(632), AND 게이트 회로(633, 634, 및 635), 저항기와 캐패시터를 각각 포함하는 지연 회로(636, 637, 및 638), 및 슈미트(Schmitt) 버퍼(639, 640, 및 641)를 포함한다. 여기서, 지연 회로(636)는 저항기(642)와 캐패시터(645)를 포함한다. 또한, 지연 회로(637)는 저항기(643)와 캐패시터(646)를 포함한다. 또한, 지연 회로(638)는 저항기(644)와 캐패시터(647)를 포함한다. 또한, 지연 회로(636 내지 638)의 오프 지시를 위한 지연 시간은 각각 저항기(642)와 캐패시터(645), 저항기(643)와 캐패시터(646), 및 저항기(644)와 캐패시터(647)에 따라 결정된다.

전술한 바와 같이, 메인 스위치(50)가 오프되면, POWER_ON 신호가 Low가 되고, 전원 오프 제어 유닛(631)은 메인 스위치(50)가 오프된 것을 검지한다. POWER_ON 신호는 인버터(632)에 입력되어, POWER_ON 신호의 논리 반전된 POWER_OFF 신호가 출력된다.

AND 게이트 회로(633)는 2 입력과 1 출력을 갖는 논리 회로이다. 2 입력 중 하나에는 POWER_OFF 신호가 입력된다. 2 입력 중 다른 하나에는 POWER_OFF 신호를 지연 회로(636)와 슈미트 버퍼(639)로 지연시켜 얻어진 DELAY1 신호가 입력된다.

이때, DELAY1 신호의 POWER_OFF 신호에 대한 지연 시간 Td1은 지연 회로(636)에 포함된 저항(642)의 저항값과 캐패시터(645)의 용량값에 따라 결정된다. AND 게이트 회로(633)는 POWER_OFF 신호와 DELAY1 신호의 곱인 OFF1 신호를 출력한다.

제1 전원 생성 유닛(601)의 인에이블 신호 EN1을 무효로 하기 위한 제어 신호로서, OFF1 신호가 SW(621)에 입력된다. 이에 의해, 출력 전원 V1의 전력 레벨이 원하는 시점에서 하강하기 시작할 수 있다. 또한, 제1 전원 생성 유닛(601)으로부터 출력된 전원 V1의 하강을 미리 정해진 시간 내에 완료시키기 위한 제어 신호로서, OFF1 신호가 또한 디스차지 회로(624)에 입력된다. AND 게이트 회로(634)도 2 입력과 1 출력을 갖는 논리 회로이다. 2 입력 중 하나에는 POWER_OFF 신호가 입력된다. 2 입력 중 다른 하나에는 OFF1 신호를 지연 회로(637)와 슈미트 버퍼(640)로 지연시켜 얻어진 DELAY2 신호가 입력된다.

이때, DELAY2 신호의 POWER_OFF 신호에 대한 지연 시간 Td2는 지연 회로(637)에 포함된 저항기(643)의 저항값과 캐패시터(646)의 용량값에 따라 결정된다. AND 게이트 회로(634)는 POWER_OFF 신호와 DELAY2 신호의 곱인 OFF2 신호를 출력한다. 제2 전원 생성 유닛(602)의 인에이블 신호 EN2를 무효로 하기 위한 제어 신호로서, OFF2 신호가 SW(622)에 입력된다. 이에 의해, 출력 전원 V2의 전력 레벨이 원하는 시점에서 하강하기 시작할 수 있다. 또한, 제2 전원 생성 유닛(602)의 출력 전원 V2의 하강을 미리 정해진 시간 내에 완료시키기 위한 제어 신호로서, OFF2 신호가 또한 디스차지 회로(625)에 입력된다. AND 게이트 회로(635)도 2 입력과 1 출력을 갖는 논리 회로이다. 2 입력 중 하나에는 POWER_OFF 신호가 입력된다. 2 입력 중 다른 하나에는 OFF2 신호를 지연 회로(638)와 슈미트 버퍼(641)로 지연시켜 얻어진 DELAY3 신호가 입력된다.

이때, DELAY3 신호의 POWER_OFF 신호에 대한 지연 시간 Td3은 지연 회로(638)에 포함된 저항(644)의 저항값과 캐패시터(647)의 용량값에 따라 결정된다. AND 게이트 회로(635)는 POWER_OFF 신호와 DELAY3 신호의 곱인 OFF3 신호를 출력한다. 제3 전원 생성 유닛(603)의 인에이블 신호 EN3을 무효로 하기 위한 제어 신호로서, OFF3 신호가 SW(623)에 입력된다. 이에 의해, 출력 전원 V3의 전력 레벨이 원하는 시점에서 하강하기 시작할 수 있다. 또한, 제3 전원 생성 유닛(603)의 출력 전원 V3의 하강을 미리 정해진 시간 내에 완료시키기 위한 제어 신호로서, OFF3 신호가 또한 디스차지 회로(626)에 입력된다.

이와 같이, 전원 오프 시에 지연 회로와 AND 게이트 회로를 사용하여 전원 오프 시퀀스를 생성한다. 이것은 복수의 전원 생성 유닛 중 어딘가의 전원 생성 유닛에서 전기적인 고장이 발생해서 전원을 정지하지 않는 경우가 전술한 전원 온 시 경우와 비교하여 매우 드물기 때문이다. 복수의 전원 생성 유닛 중 어딘가의 전원 생성 유닛에서 전기적인 고장이 발생하고 전원을 정지하지 않는 상태가 발생한 경우를 상정한다. 이 경우에, 제1 전원 생성 유닛(601)이 확실하게 전원 오프될 수 있다면, 제2 전원 생성 유닛(602) 및 제3 전원 생성 유닛(603)도 전원 오프되므로, 장시간의 스니크 전류의 발생을 피할 수 있다.

도 10a 내지 10c는 도 3에 도시한 디스차지 회로(624, 625, 및 626)의 내부 회로 구성을 도시하는 도면이다.

도 10a 내지 10c에서, 디스차지 회로(624 내지 626)는 각각 출력 전원 V1 내지 출력 전원 V3을 디스차지하는 트랜지스터(695 내지 697), 및 출력 전원 V1 내지 출력 전원 V3의 하강 시간 Tf1 내지 Tf3을 조절하는 저항기(692 내지 694)를 포함한다. 저항기(692, 693, 및 694)의 저항값이 작을수록, 하강 시간 Tf1, Tf2, 및 Tf3을 보다 짧게 설정할 수 있다. 또한, 트랜지스터(695 내지 697) 대신에 FET가 포함될 수 있다.

도 11은 도 3에 도시한 전원 오프 제어 유닛(631)의 동작을 도시하는 타이밍 차트이다. 도 6에 도시한 전원 오프 제어 플로우에 수반하는 전원 오프 제어 유닛(631)에 의해 행해지는 동작을 이하에 설명한다.

도 11에서, OFF1 신호, OFF2 신호, 및 OFF3 신호에 의해 SW(621), SW(622), 및 SW(623)가 각각 오프된다. 이에 의해, 인에이블 신호 EN1, EN2, 및 EN3이 Low가 되면, 제1 전원 생성 유닛(601), 제2 전원 생성 유닛(602), 및 제3 전원 생성 유닛(603)에 의해 출력되는 전원 V1, 전원 V2, 및 전원 V3의 전위 레벨이 각각 하강하기 시작한다.

이때, 전원 V1, 전원 V2, 및 전원 V3이 하강하기 시작하는 시점은 POWER_OFF 신호가 출력되고 나서 각각 지연 시간 Td1, Td2, 및 Td3가 경과한 후의 시점이다. 여기서, 전원 V1, 전원 V2, 및 전원 V3은 스캐너 유닛(10), 프린터 유닛(20), 조작 유닛(30), 및 컨트롤러 유닛(40)에 공급되지만, 스니크 전류를 방지하기 위해서, 전원 V1, 전원 V2, 및 전원 V3이 오프하는 순서가 전원 온 시와 역순이 된다.

그러므로, 전원 V3, 전원 V2, 및 전원 V1의 순서대로 전원이 오프된다. 이렇게 하기 위해서, 전원 V3의 전력 레벨이 하강을 완료하고 나서, 전원 V2가 하강하기 시작하게 된다. 그리고, 전원 V2이 하강을 완료하고 나서, 전원 V1이 하강하기 시작하게 된다. 이렇게, 지연 시간 Td3 내지 Td1과 하강 시간 Tf1 내지 Tf3가 Td3+Tf3 < Td2+Tf2 < Td1의 관계를 만족하도록 지연 회로(636, 637, 및 638)에 각각 포함된 저항기(642, 643, 및 644)의 저항값과 캐패시터(645, 646, 및 647)의 용량값을 설정한다.

따라서, 전원 온용의 전원 제어 회로와 전원 오프용의 전원 제어 회로 사이에서 전환하는 셀렉터 회로를 필요로 하지 않는 간단한 회로 구성으로 복수의 전원의 온/오프 제어가 실현 가능하게 된다.

제2 실시 형태

제2 실시 형태에서, 제1 실시 형태에서의 도 7에 도시한 전원 온 제어 유닛(611)에서, 비교기 대신에 리셋 IC가 포함되는 경우를 설명한다. 또한, 제1 실시 형태에서의 도 9에 도시한 전원 오프 제어 유닛(631)에서, 지연 회로와 슈미트 버퍼 대신에 플립플롭 회로가 포함되는 경우를 설명한다. 또한, 제1 실시 형태에서 설명한 것과 동일한 하드웨어 구성에 대한 설명은 생략한다.

도 12는 본 실시 형태에 따른 전원 제어 장치의 구성을 도시하는 블록도이다. 도 3에 도시한 전원 온 제어 유닛(611)의 다른 구성의 예가 여기에 주어진다.

도 12에서, 전원 온 제어 유닛(651)은 버퍼(653), 리셋 IC(654), 리셋 IC(655), 분압 회로(656), 및 분압 회로(657)를 포함한다. 메인 스위치(50)가 온 되면, 전원 온 제어 유닛(651)은 메인 스위치(50)가 온된 것을 검지한다.

버퍼(653)를 통하여, 검지된 신호는 제1 전원 생성 유닛(601)의 인에이블 신호 EN1을 Hi로 해서 인에이블 신호 EN1을 출력한다. 리셋 IC(654)에서, 제1 전원 생성 유닛(601)으로부터의 전원 V1을 입력 단자에 입력하고, 미리 설정된 소정의 기준 전압 Vref1을 기준 전압 단자에 입력한다. 기준 전압 Vref1은 전원 V0을 저항 분압하는 분압 회로(656)에 의해 생성된다. 전원 V1의 전압이 기준 전압 Vref1이상이 되면, 제2 전원 생성 유닛(602)의 인에이블 신호 EN2을 Hi로 해서 출력한다. 여기서, 기준 전압 Vref1은 전원 V1의 전력 레벨이 상승한 것을 판정하기 위해 사용되는 값으로 설정된다.

마찬가지로, 리셋 IC(655)에서, 제2 전원 생성 유닛(602)으로부터 입력된 전원 V2의 전압을 입력 단자에 입력하고, 미리 설정된 소정의 기준 전압 Vref2을 기준 전압 단자에 입력한다. 기준 전압 Vref2는 전원 V0을 저항 분압하는 분압 회로(657)에 의해 생성된다. 전원 V2의 전압이 기준 전압 Vref2 이상이 되면, 제3 전원 생성 유닛(603)의 인에이블 신호 EN3을 Hi로 해서 출력한다.

도 13은 본 실시 형태에 따른 전원 제어 장치의 구성을 도시하는 블록도이다. 도 3에 도시한 전원 오프 제어 유닛(631)의 다른 구성의 예가 여기에 주어진다. 본 예에서, 지연 회로 대신에 플립플롭 회로가 포함된다.

도 13에서, 전원 오프 제어 유닛(661)은 인버터(662), AND 게이트 회로(663, 664, 및 665), 플립플롭 회로(673, 674, 및 675), 및 클럭 제너레이터(676)를 포함한다. 메인 스위치(50)가 오프되면, POWER_ON 신호가 Low가 되고, 전원 오프 제어 유닛(661)은 메인 스위치(50)가 오프된 것을 검지한다. 여기서, 플립플롭 회로(673, 674, 675)에는 클럭 제너레이터(676)로부터 공통인 클럭이 입력된다. 또한, 플립플롭 회로(674 및 675)의 D 입력에는 각각 AND 게이트 회로(663 및 664)로부터의 게이트 출력이 입력된다.

POWER_ON 신호는 인버터(662)에 입력되어, POWER_ON 신호의 논리 반전된 POWER_OFF 신호가 출력된다. AND 게이트 회로(663)는 2 입력과 1 출력을 갖는 논리 회로이다. 2 입력 중 하나에는 POWER_OFF 신호가 입력된다. 2 입력 중 다른 하나에는 POWER_OFF 신호를 플립플롭 회로(673)로 지연시켜 얻어진 DELAY1 신호가 입력된다. 이때, 플립플롭 회로(673)는 입력된 POWER_OFF 신호를 클럭 제너레이터(676)에 의해 생성되는 클럭 신호와 동기시키고, POWER_OFF 신호로부터 나온 클럭 동기 신호를 출력한다.

그로 인해, DELAY1 신호의 POWER_OFF 신호에 대한 지연 시간 Td1은 클럭 제너레이터(676)에 의해 생성되는 클럭의 1펄스의 주기에 따라 결정된다. AND 게이트 회로(663)는 POWER_OFF 신호와 DELAY1 신호의 곱인 OFF1 신호를 출력한다. 제1 전원 생성 유닛(601)의 인에이블 신호 EN1을 무효로 하기 위한 제어 신호로서, OFF1 신호가 SW(621)에 입력된다. 이에 의해, 출력 전원 V1의 전력 레벨이 원하는 시점에서 하강하기 시작할 수 있다.

또한, 제1 전원 생성 유닛(601)으로부터 출력된 전원 V1의 하강을 미리 정해진 시간 내에 완료시키기 위한 제어 신호로서, OFF1 신호가 또한 디스차지 회로(624)에 입력된다. AND 게이트 회로(664) 및 AND 게이트 회로(665)도 각각 2 입력과 1 출력을 갖는 논리 회로이다. 2 입력 중 하나에는 POWER_OFF 신호가 입력된다. 2 입력 중 다른 하나에는 OFF1 신호 및 OFF2 신호를 각각 플립플롭 회로(674 및 675)로 지연시켜 얻어진 DELAY2 신호 및 DELAY3 신호가 각각 입력된다.

이때, 플립플롭 회로(674 및 675)는 입력된 POWER_OFF 신호를 클럭 제너레이터(676)에 의해 생성되는 클럭 신호와 각각 동기시키고, POWER_OFF 신호로부터 나온 클럭 동기 신호를 출력한다. 제2 전원 생성 유닛(602) 및 제3 전원 생성 유닛(603)의 인에이블 신호 EN2 및 EN3을 각각 무효로 하기 위한 제어 신호로서, AND 게이트 회로(664) 및 AND 게이트 회로(665)로부터 각각 출력된 OFF2 신호 및 OFF3 신호가 각각 SW(622) 및 SW(623)에 입력된다. 이에 의해, 출력 전원 V2 및 출력 전원 V3의 전력 레벨이 원하는 시점에서 하강하기 시작할 수 있다.

또한, 제2 전원 생성 유닛(602) 및 제3 전원 생성 유닛(603)으로부터 각각 출력된 전원 V2 및 전원 V3의 하강을 미리 정해진 시간 내에 완료시키기 위한 제어 신호로서, OFF2 신호 및 OFF3 신호가 또한 각각 디스차지 회로(625) 및 디스차지 회로(626)에 입력된다.

본 발명의 공정은 또한 네트워크 또는 각종 기억 매체를 통하여 취득한 소프트웨어(프로그램)를 예를 들어, 퍼스널 컴퓨터(컴퓨터)의 처리 장치(CPU 또는 프로세서)가 실행하게 함으로써 실현될 수 있다.

본 발명은 상술한 실시 형태들로 제한되는 것이 아니라, 본 발명의 취지에 기초하여 다양한 변형(실시 형태들의 유기적인 조합을 포함함)이 이루어질 수 있고, 본 발명의 범위로부터 제외되지 않는다.

본 발명에 따르면, 간단한 회로 구성으로 전자 기기의 제어 유닛이 요구하는 복수의 전원의 온 제어와 오프 제어를 효율적으로 실시할 수 있다.

다른 실시 형태들

본 발명의 실시 형태들은 또한 본 발명의 상술한 실시 형태(들) 중 하나 이상의 실시 형태의 기능들을 행하기 위해 기억 매체(예를 들어, 비일시적 컴퓨터 판독가능 기억 매체)에 기록된 컴퓨터 실행가능 명령을 판독하고 실행하는 시스템 또는 장치의 컴퓨터에 의해, 그리고 상술한 실시 형태(들) 중 하나 이상의 실시 형태의 기능들을 행하기 위해 예를 들어, 기억 매체로부터 컴퓨터 실행가능 명령을 판독하고 실행함으로써 시스템 또는 장치의 컴퓨터에 의해 행해지는 방법에 의해 실현될 수 있다. 컴퓨터는 중앙 처리 유닛(CPU), 마이크로 프로세싱 유닛(MPU), 또는 다른 회로 중 하나 이상을 포함할 수 있고, 별도의 컴퓨터 또는 별도의 컴퓨터 프로세서의 네트워크를 포함할 수 있다. 컴퓨터 실행가능 명령은 예를 들어, 네트워크 또는 기억 매체로부터, 컴퓨터에 제공될 수 있다. 기억 매체는 예를 들어, 하드 디스크, 랜덤 액세스 메모리(RAM), 리드 온리 메모리(ROM), 분산 컴퓨팅 시스템의 스토리지, 광학 디스크(컴팩트 디스크(CD), 디지털 다기능 디스크(DVD), 또는 블루 레이 디스크(BD)™ 등), 플래시 메모리 장치, 메모리 카드 등 중 하나 이상을 포함할 수 있다.

본 발명이 예시적인 실시 형태들을 참조하여 설명되었지만, 본 발명은 개시된 예시적인 실시 형태들로 제한되지 않는다는 것을 이해하여야 한다. 다음의 청구 범위는 그러한 변형 및 그에 상응하는 구조 및 기능을 모두 포함하도록 가장 폭넓은 해석에 따라져야 한다.

1: 화상 형성 장치
60: 전원 제어 유닛

Claims

제어 유닛에 공급되는 제1 전압을 생성하도록 구성된 제1 전압 생성 유닛;
상기 제어 유닛에 공급되는 제2 전압을 생성하도록 구성된 제2 전압 생성 유닛;
전원 온 지시에 따라, 상기 제1 전압 생성 유닛에 입력되는 신호를 유효화하고, 상기 유효화된 신호에 기초하여 상기 제1 전압 생성 유닛이 상기 제1 전압을 생성하게 하고, 상기 생성된 제1 전압이 미리 정해진 전압 이상으로 되었는지 여부를 판단하고, 상기 제1 전압이 상기 미리 정해진 전압 이상으로 되었다고 판단한 경우에, 상기 제2 전압 생성 유닛에 입력되는 신호를 유효화하고, 상기 유효화된 신호에 기초하여 상기 제2 전압 생성 유닛이 상기 제2 전압을 생성하게 하도록 구성된 전원 온 제어 유닛; 및
전원 오프 지시에 따라, 상기 제2 전압 생성 유닛에 의해 생성된 상기 제2 전압을 감시하지 않고, 상기 제2 전압 생성 유닛에 입력되어 있는 상기 유효화된 신호를 무효화하고, 지연 유닛을 사용하여 상기 전원 오프 지시를 내린 때로부터 미리 정해진 기간을 두고, 상기 제1 전압 생성 유닛에 입력되어 있는 상기 유효화된 신호를 무효화하도록 구성된 전원 오프 제어 유닛을 포함하는, 전자 기기.
제1항에 있어서,
상기 지연 유닛은 지연 회로들이고, 상기 전원 오프 제어 유닛은 상기 지연 회로들을 포함하고,
상기 미리 정해진 기간은, 상기 제1 전압 생성 유닛에 입력되어 있는 상기 유효화된 신호를 무효화하는 시간과 상기 제2 전압 생성 유닛에 입력되어 있는 상기 유효화된 신호를 무효화하는 시간 사이에 제공되는, 전자 기기.
제1항에 있어서,
상기 지연 유닛은 지연 회로들이고, 상기 지연 회로들의 각각은 캐패시터와 저항기를 포함하고,
상기 미리 정해진 기간은 상기 캐패시터의 용량과 상기 저항기의 저항값에 따라 결정되는, 전자 기기.
제1항에 있어서,
상기 전원 오프 제어 유닛은, 상기 신호가 상기 제1 전압 생성 유닛에 입력되는 것을 정지시킴으로써 상기 제1 전압 생성 유닛이 상기 제1 전압을 생성하는 것을 정지시키는, 전자 기기.
제4항에 있어서,
상기 제1 전압 생성 유닛으로의 상기 신호의 입력과 차단 간에 전환하도록 구성된 스위치를 더 포함하고,
상기 전원 오프 제어 유닛은 상기 스위치를 오프함으로써 상기 제1 전압 생성 유닛으로의 상기 신호의 입력을 정지시키는, 전자 기기.
제1항에 있어서,
상기 전원 온 제어 유닛은 상기 제1 전압과 상기 미리 정해진 전압을 비교하도록 구성된 비교기를 포함하고,
상기 제1 전압이 상기 미리 정해진 전압 이상이 되었다고 상기 비교기가 판단한 경우에, 상기 전원 온 제어 유닛은 상기 제2 전압 생성 유닛에 상기 제2 전압을 생성하라고 지시하는 전자 기기.
제1항에 있어서,
상기 전자 기기는 카피 기능, 프린트 기능, 스캔 기능, 및 팩시밀리 기능 중 하나 이상을 갖는 전자 기기.
제어 유닛과, 상기 제어 유닛에 공급되는 제1 전압을 생성하도록 구성된 제1 전압 생성 유닛과, 상기 제어 유닛에 공급되는 제2 전압을 생성하도록 구성된 제2 전압 생성 유닛을 포함하는 전자 기기의 제어 유닛에의 전력 제어 방법으로서,
전원 온 지시에 따라, 상기 제1 전압 생성 유닛에 입력되는 신호를 유효화하고, 상기 유효화된 신호에 기초하여 상기 제1 전압 생성 유닛이 상기 제1 전압을 생성하고, 상기 생성된 제1 전압이 미리 정해진 전압 이상으로 되었는지 여부를 판단하고, 상기 제1 전압이 상기 미리 정해진 전압 이상으로 되었다고 판단한 경우에, 상기 제2 전압 생성 유닛에 입력되는 신호를 유효화하고, 상기 유효화된 신호에 기초하여 상기 제2 전압 생성 유닛이 상기 제2 전압을 생성하는 단계, 및
전원 오프 지시에 따라, 상기 제2 전압 생성 유닛에 의해 생성된 상기 제2 전압을 감시하지 않고, 상기 제2 전압 생성 유닛에 입력되어 있는 상기 유효화된 신호를 무효화하고, 지연 유닛을 사용하여 상기 전원 오프 지시를 내린 때로부터 미리 정해진 기간을 두고, 상기 제1 전압 생성 유닛에 입력되어 있는 상기 유효화된 신호를 무효화하는 단계를 포함하는, 전자 기기의 제어 유닛에의 전력 제어 방법.