JP2006304366A

JP2006304366A - Ａｄ変換器の故障検出装置

Info

Publication number: JP2006304366A
Application number: JP2006204780A
Authority: JP
Inventors: Hideki Kabune; 秀樹株根
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2006-07-27
Filing date: 2006-07-27
Publication date: 2006-11-02

Abstract

【課題】簡単な回路構成で製造コストの上昇につながらないＡＤ変換器の故障検出装置を提供する。
【解決手段】アナログ信号電圧を入力するための少なくとも一つの入力端子を有し、アナログ信号の電圧値をデジタル信号値にＡＤ変換するＡＤ変換器と、アナログ信号のＡＤ変換値に、パリティビットを付加するパリティ演算部と、アナログ信号のＡＤ変換値およびパリティビットを記憶する変換結果記憶部と、変換結果記憶部からＡＤ変換値を読み出すとともにパリティビットの整合性を調べ、パリティビットの不整合があった場合にＡＤ変換器の故障と判定する故障検出手段と、を備えたことを特徴とするＡＤ変換器の故障検出装置として実現可能である。
【選択図】図１

Description

本発明は、ＡＤ変換器（アナログデジタル変換器）の故障検出方法に関するものである。

マイクロコンピュータ等の制御回路を含む制御装置においては、センサからの信号を取り込んで、その信号の状態に応じて処理を行なう場合、センサからのアナログ信号を制御回路で使用可能なデジタル信号に変換するためのＡＤ変換器が使用されている。

例えば、車両のアンチロックブレーキシステムなどでは、センサあるいはＡＤ変換器の故障が動作に大きく影響を及ぼす。そこで、センサおよびＡＤ変換器の故障を検出して制御装置の動作を保証するような策を講じている。

ＡＤ変換器においては、入力用ＡＤ変換器とは独立した監視用ＡＤ変換器を設け、両者のＡＤ変換結果を比較することにより、ＡＤ変換機能の監視をする方法が考案されている（特許文献１参照）。

図３は監視用ＡＤ変換器を用いた一例である。この例ではモータ３１に流れる電流値を、抵抗３６の両端の電圧を測定することによって求めるものである。なお、電流値は抵抗３６の両端の電圧を抵抗３６の抵抗値で除算して求める。入力用として抵抗３６の両端の電圧（アナログ信号）は、増幅器３２を介してＡＤ変換器３４のＡＩＮ１に入力される。また、監視用として増幅器３３を介してＡＤ変換器３５のＡＩＮ２にも抵抗３６の両端の電圧が入力される。この構成では、ＡＤ変換器３４のＡＩＮ１でのＡＤ変換結果とＡＤ変換器３５のＡＩＮ２でのＡＤ変換結果をマイクロコンピュータ３７で比較することによって、ＡＤ変換器の異常を検出している。

特開２０００−１５１４０５号公報

特許文献１の例では、この構成はＡＤ変換器が複数必要となるか、もしくは回路規模の大きいＡＤ変換器が必要となる。このため、回路構成および制御が複雑となってしまい、部品点数も増加して製造コストが上昇するという欠点がある。また、ＡＤ変換器のどちらが故障であるかが分からない。図３の例でも、一つのセンサ（アナログ信号入力）に対し２つのＡＤ変換器を使用するので、回路規模が大きくなってしまう。

上記問題を背景として、本発明の課題は、簡単な回路構成で製造コストの上昇につながらないＡＤ変換器の故障検出装置を提供することを目的とする。

課題を解決するための手段および発明の効果

本発明は、上記課題を解決するためのＡＤ変換器の故障検出装置を提供するものである。即ち、アナログ信号電圧を入力するための少なくとも一つの入力端子を有し、アナログ信号の電圧値をデジタル信号値にＡＤ変換するＡＤ変換器と、アナログ信号のＡＤ変換値に、パリティビットを付加するパリティ演算部と、アナログ信号のＡＤ変換値およびパリティビットを記憶する変換結果記憶部と、変換結果記憶部からＡＤ変換値を読み出すとともにパリティビットの整合性を調べ、パリティビットの不整合があった場合にＡＤ変換器の故障と判定する故障判定手段とを備えたことを特徴とするＡＤ変換器の故障検出装置として構成される。

パリティビットは、データ通信に用いられ、データの送信中にデータに何らかの欠落が生じていないかをチェックするものである。パリティには偶数パリティ、奇数パリティなどがあり、偶数または奇数パリティを利用すると、各データ中の１の個数を数え、その数が仕様通り、偶数、または奇数になるようにパリティビットを送信する。例えば、ＡＤ変換結果が“０１１１０１１１”で奇数パリティを利用するとパリティビットは１の数を奇数個とするために“１”となり、変換結果記憶部にはＡＤ変換結果“０１１１０１１１”およびパリティビット情報“１”が記憶される。このとき、変換結果記憶部の最下位ビットにビット固着故障（０固着）が発生すると、変換結果記憶部のＡＤ変換結果の記憶内容は“０１１１０１１０”となってしまう。次に該ＡＤ変換結果および該パリティビット情報を読み出すと、それぞれ“０１１１０１１０”，“１”となり、１の個数が奇数個とならずパリティエラーが発生する。したがって、変換結果記憶部のビット固着故障を検出することができる。よって、本構成によってもＡＤ変換器の故障を検出することが可能となる。

以上に述べたＡＤ変換器の故障検出装置は、回路構成および制御が簡単であるため、ＡＤ変換器監視用のマイコンあるいは複数個のＡＤ変換器を用いる必要がない。よって、それら部品にかかわるコストの上昇を抑えることができる。また、部品点数が減少することでそれら部品を実装するプリント基板の面積も小さくなり、ＡＤ変換器の製造コストも抑えられる。さらに、ＡＤ変換器監視専用のマイコンのプログラムを作成することもなくなるので、ＡＤ変換器を含む制御装置においては開発・設計に要する期間が短縮され、関連する工程における費用も低減できる。

本発明は監視用のマイコン、あるいは監視用のＡＤ変換器を設けることなく、ＡＤ変換器の故障検出装置を実現した。

以下、本発明の実施の形態であるＡＤ変換器の故障検出装置について、図面を用いて説明する。

（従来例の説明）
本発明の特徴を分かり易くするため、従来技術による構成について図８を用いて説明する。図８は、従来技術によるＡＤ変換器１８のブロック図である。ＶＩＮ０〜ＶＩＮ３はセンサの入力を電圧源に置き換えて表示したものである。これらがそれぞれ端子ＡＩＮ０〜ＡＩＮ３に接続されている。ＡＤ変換器１８は入力Ｃｈ選択スイッチ部２０，比較器２１，ＡＤ変換制御部２２，比較電圧選択部２３，変換レジスタ部２４，Ｃｈレジスタ００〜１１を備えるレジスタ格納部２８を含み、クロック信号φを基準に動作するアドレスバス，データバス，ＲＤ（読み出し要求），ＷＲ（書き換え要求）の信号線によって制御部１９に接続されている。また、ＡＤ変換器１８は、制御部１９から供給されるＣＬＫ（クロック）信号を基準に動作している。

制御部１９は、通常のコンピュータとして構成されており、図示しない周知のＣＰＵ，ＲＯＭ，ＲＡＭ，入出力回路およびこれらの構成を接続するバスライン等を含んでいる。ＣＰＵは、ＲＯＭおよびＲＡＭに記憶されたプログラムおよびデータにより制御を行なう。ＡＤ変換器１８からのデータの読出しおよびＡＤ変換器１８の異常判定は、制御部１９に含まれるプログラムによって行なわれるものである。

次に、ＡＤ変換処理の流れについてＶＩＮ２が入力された場合を例に挙げて説明する。本ＡＤ変換器１８は周期的にＣｈ０（ＳＷ００），Ｃｈ１（ＳＷ０１），Ｃｈ２（ＳＷ１０），Ｃｈ３（ＳＷ１１）の順に入力Ｃｈを選択して、該入力ＣｈについてＡＤ変換を行なっている。例えば、Ｃｈ２が選択されると、ＳＷ１０，ＳＷ１およびＳＷ３が閉じてサンプルホールド（以下、Ｓ／Ｈと略称する）コンデンサＣ１にＶＩＮ２の値に相当する電荷が蓄えられる。電荷が蓄えられるとＳＷ１およびＳＷ３が開きＳＷ２が閉じてＡＤ変換を行なう。比較電圧選択部２３によって上側基準電圧ＶＲＥＦ＋と下側基準電圧ＶＲＥＦ−を基に生成される比較電圧と比較して、その結果を順次変換レジスタ部２４に保持し、ＶＩＮ２と比較電圧とが一致した時点で変換レジスタ部２４に保持されている値をＡＤ変換値としてレジスタ格納部２８のうちのＣｈレジスタ１０に格納する。この後、ＳＷ１０およびＳＷ２を開く。なお、これらの処理は、ＡＤ変換制御部２２によって制御される。

図９は上述したＡＤ変換処理の流れをタイミングチャート形式で表したものである。入力ＣｈがＣｈ１０（＝Ｃｈ２）のときに、ＳＷ１およびＳＷ３が閉じた状態がＳ／Ｈ期間Ｔ_ＳＨで、この期間はＳ／ＨコンデンサＣ１に入力電圧に対応する電荷が蓄えられるような長さに設定されている。また、ＳＷ１およびＳＷ３が開いた状態でＳＷ２が閉じた状態の期間がＡＤ変換期間Ｔ_ＡＤである。ＡＤ変換処理が終了しＳＷ２が開いた状態になると、Ｃｈレジスタ１０には変換結果（図９の例では＄８０；＄は１６進数の意で以下同じ）が格納される。なお、Ｔ_ＳＨおよびＴ_ＡＤ等の期間や各スイッチの開閉のタイミングはＣＬＫ信号を基準に生成される。

図１０はＡＤ変換結果を制御部１９が読み出す際の関係する信号の状態をタイミングチャート形式で表したものである。クロック信号φは、読み出しのタイミングの基準となるものである。制御部１９はアドレスバスにＣｈレジスタ（図１０の例ではＣｈレジスタ１０＝Ｃｈ２）を指定して、ＲＤ信号を所定の期間Ｌレベルとする。ＡＤ変換器１８はこれらの信号による読み出し要求を受けると、該当するＣｈレジスタ（図１０の例ではＣｈレジスタ１０）に対するＣｈレジスタ読み出し信号を所定の期間Ｌレベルとし該当するＣｈレジスタの内容（図１０の例では＄８Ｃ）を読み出して、データバスを介して制御部１９に送る。

制御部１９はＡＤ変換器１８から送られてきたＡＤ変換データを基に該データが正常であるかどうかの判定処理などを行なう。

図１および図２を用いて、本発明のＡＤ変換器の故障検出装置の実施の形態であるＳ／Ｈコンデンサの初期化処理について説明する。

図１を用いて、本発明のＡＤ変換器の故障検出装置について説明を行なう。なお、このＡＤ変換器の故障検出装置は、図８に示されたＡＤ変換器の従来例に、後で述べる回路の追加および変更を施したものである。よって、それ以外の部分については、ＡＤ変換器の従来例の構成と同一であるため、図８から図１０において各構成に付した符号を用いている。

図１において図８と異なるのは、アナログ信号入力がＡＩＮ１，ＡＩＮ２の２系統になったこと、入力Ｃｈ０の入力（図８のＡＩＮ０）が開放状態となったこと、入力Ｃｈ３の入力（図８のＡＩＮ３）がＶＲＥＦ＋に接続されたこと、および、Ｓ／Ｈコンデンサ初期化ＳＷ２５，パリティ演算部２６（いずれも詳細については後述）が追加されたことである。

図２は本発明においてＡＤ変換処理の流れをタイミングチャート形式で表したものである。従来例（図９参照）と異なるのは、初期化期間Ｔ_ＩＮＩが追加されたことである（詳細については後述）。

図１において、ＡＩＮ１(ＣＨ０１)の変換が完了（全てのＳＷが開放状態）すると、Ｓ／Ｈコンデンサ初期化ＳＷ２５およびＳＷ３が閉じ、Ｓ／ＨコンデンサＣ１の初期化が行なわれる。図１の例では、Ｓ／ＨコンデンサＣ１の電圧は下側基準電圧ＶＲＥＦ−（０Ｖ）となる。Ｓ／ＨコンデンサＣ１の初期化が終わると、Ｓ／Ｈコンデンサ初期化ＳＷ２５およびＳＷ３が開いて、ＡＩＮ２(Ｃｈ１０)が選択される。

ＡＩＮ２(Ｃｈ１０)が選択されると従来のＡＤ変換器と同様に、ＳＷ１０，ＳＷ１およびＳＷ３が閉じてＳ／ＨコンデンサＣ１にＶＩＮ２の値に相当する電荷が蓄えられる。電荷が蓄えられるとＳＷ１およびＳＷ３が開きＳＷ２が閉じてＡＤ変換を行なう。比較電圧選択部２３によって上側基準電圧ＶＲＥＦ＋と下側基準電圧ＶＲＥＦ−を基に生成される比較電圧と比較して、その結果を順次変換レジスタ部２４に保持し、ＶＩＮ２と比較電圧とが一致した時点で変換レジスタ部２４に保持されている値をＡＤ変換値としてレジスタ格納部２８のうちのＣｈレジスタ１０に格納する。この後、ＳＷ１０およびＳＷ２を開く。なお、これらの処理は、ＡＤ変換制御部２２によって制御される。

この後、再びＳ／Ｈコンデンサ初期化ＳＷ２５およびＳＷ３が閉じ、Ｓ／ＨコンデンサＣ１の初期化が行なわれ、Ｓ／ＨコンデンサＣ１の初期化が終わると、Ｓ／Ｈコンデンサ初期化ＳＷ２５およびＳＷ３が開いて、次のＣｈが選択されて、次のＣｈのＡＤ変換を実施する。

図２において、Ｃｈ選択前に初期化期間Ｔ_ＩＮＩが設けられる。その後にＣｈが選択され、Ｓ／Ｈ期間Ｔ_ＳＨおよびＡＤ変換期間Ｔ_ＡＤが従来例のＡＤ変換処理と同様に設定される。その他の構成およびタイミングの生成方法については、従来例のＡＤ変換処理と同様である。

ＡＤ変換結果を制御部１９により読み出す際に関係する信号の状態については、従来例（図１０参照）と同様である。なお、制御部１９が本発明における故障検出手段に相当する。

上記の状態で次のＣｈを選択しないままＡＤ変換を実施すると、Ｓ／ＨコンデンサＣ１に蓄積されている電荷はＳ／Ｈコンデンサ初期化された時の電荷、すなわちＶＲＥＦ−（０Ｖ）をＡＤ変換した結果となる。通常、重要なセンサ入力をＡＤ変換する場合のセンサからの入力電圧（ＶＩＮ１，ＶＩＮ２）の有効値は基準電圧の１０％〜９０％の間の値となり、それ以外の値は断線もしくは短絡、等の異常値としている。基準電圧を５Ｖ（上側基準電圧ＶＲＥＦ＋を５Ｖ、下側基準電圧を０Ｖ）とすれば、センサからの入力電圧の有効値は０．５Ｖ〜４．５Ｖの間であり、それ以外（即ち、０．５Ｖより小さい値、あるいは４．５Ｖより大きい値）はセンサが異常であると判断される。Ｃｈを選択して該Ｃｈからの入力が正常な値（例えば３Ｖ）の場合は、Ｓ／ＨコンデンサＣ１に３Ｖに相当する電荷が蓄えられてＡＤ変換が行なわれ、３ＶのＡＤ変換結果を得ることができる。しかし、Ｓ／ＨコンデンサＣ１に異常がある場合あるいはセンサからの入力系統に断線異常がある場合は、Ｓ／ＨコンデンサＣ１に電荷が蓄積されない。よって、このときのＳ／ＨコンデンサＣ１に蓄積されている電荷は、Ｓ／ＨコンデンサＣ１を初期化した状態のゼロのままである。よって、このときにＡＤ変換を行なえば、０Ｖという変換結果が得られ、制御部１９でＡＤ変換器に異常があると判断できる。

また、Ｓ／ＨコンデンサＣ１の初期化電圧をＡＤ変換器の上側基準電圧ＶＲＥＦ＋（即ち、Ｓ／Ｈコンデンサ初期化ＳＷ２５の一端をＶＲＥＦ＋（５Ｖ）に接続する）としても、ＶＲＥＦ＋（５Ｖ）は故障電圧範囲にあるため、Ｓ／ＨコンデンサＣ１に異常がある場合あるいはセンサからの入力系統に断線異常がある場合は、上記と同様に制御部１９でＡＤ変換器に異常があると判断できる。

図１のＳＷ００のようにアナログ信号の入力が開放状態になっていると、ＳＷ１のＳ／Ｈコンデンサ側の電位はＳ／Ｈコンデンサ初期化時の電圧となる。即ち、ＶＲＥＦ−（０Ｖ）に接続されているのと同じ状態である。よって、この場合Ｓ／ＨコンデンサＣ１を初期化してＡＤ変換を行なうと、変換結果は０Ｖに相当する値となり故障電圧範囲にあるため、Ｓ／ＨコンデンサＣ１に異常がある場合あるいはセンサからの入力系統に断線異常がある場合は、上記と同様に制御部１９でＡＤ変換器に異常があると判断できる。

さらに、ＡＤ変換器の入力の１つ、例えばＶＩＮ１をＡＤ変換器に供給されるＡＤ電源電圧（５Ｖ）あるいは基準電圧（ＶＲＥＦ＋、ＶＲＥＦ−）に接続される安定化電源とは異なる安定化電源から生成された予め定められた任意の電圧（例えば２．５Ｖ）として、その変換結果を制御部１９が読み出し、予め制御部１９の図示しないＲＯＭなどの記憶部に記憶されている該任意の電圧の変換結果の予測値と比較して、所定値以上の差がある場合はデータ異常と判断する処理を行なえば、上記と同様に制御部１９でＡＤ電源電圧、基準電圧を含む比較電圧選択部、ＶＩＮ１に異常があると判断できる。

さらに、図１の故障検出機能付のＡＤ変換器１８を複数電源で動作するマイクロコンピュータに内蔵し、ＡＤ変換器の入力の１つ、例えばＶＩＮ１をＡＤ変換器に供給されるＡＤ電源電圧あるいは基準電圧（ＶＲＥＦ＋、ＶＲＥＦ−）に接続される安定化電源とは異なる安定化電源に接続される電源（例えば、コア電源の２．５Ｖ）にマイクロコンピュータ内部で接続して、その変換結果を制御部１９が読み出し、予め制御部１９の図示しないＲＯＭなどの記憶部に記憶されている該任意の電圧の変換結果の予測値と比較して、所定値以上の差がある場合はデータ異常と判断する処理を行なえば、特別な回路を必要とせず、上記と同様に制御部１９でＡＤ電源電圧、基準電圧を含む比較電圧選択部、ＶＩＮ１に異常があると判断できる。

（ＡＤ変換時のデータチェック処理の説明）
図４を用いて、ＡＤ変換時のデータチェック処理の全体の流れについて説明する。この処理は、制御部１９を構成するＣＰＵに含まれるプログラムにより周期的に実行される。ＡＤ変換器１８では、制御部１９からの指示に従い、指定されたＣｈについて先に述べたようにＡＤ変換自体が正しく行なわれたかのチェックを行ない（Ｓ１〜Ｓ４）、ＡＤ変換結果の内容に異常がないかを調べる（Ｓ５〜Ｓ８）。最後に、ＡＤ変換結果が正常の場合には、ＡＤ変換結果の直線性の判定処理（詳細は後述）を行なう（Ｓ９）。

なお、ＡＤ変換は、図４のようにＣｈ０（図１のＳＷ００、以下同じ），Ｃｈ１（同ＳＷ０１、以下同じ），Ｃｈ２（同ＳＷ１０、以下同じ），Ｃｈ３（同ＳＷ１１、以下同じ）の順に一括して順次入力データを取り込んでＡＤ変換を行なう方法でもよいし、データチェック処理の周期毎に一つのＣｈについてＡＤ変換を行なう方法でもよい。

図５を用いて、ＡＤ変換時のデータチェック処理の流れの詳細について説明する。この処理は、図４のＳ１からＳ４のステップの処理内容に相当し、制御部１９を構成するＣＰＵに含まれるプログラムにより実行される。まず、ＡＤ変換器１８に対してＣｈを指定してＡＤ変換を指示する（Ｓ１１）。ＡＤ変換器１８からのＡＤ変換終了情報を得るまで待ち状態（Ｓ１２）となり、所定の時間内にＡＤ変換終了情報を得られなかった場合（Ｓ１７：Ｙｅｓ）には、ＡＤ変換データ異常フラグをセットして処理を終了する（Ｓ１８）。一方、所定の時間内にＡＤ変換器１８からＡＤ変換終了情報を得た場合（Ｓ１２：Ｙｅｓ）には、先に述べた方法で該当する格納レジスタ２８にＡＤ変換データが格納されるので、制御部１９からＡＤ変換器１８に対してＡＤ変換データ送信要求を行なう。なお、パリティビットチェックに関する処理（Ｓ１４）については後述する。

制御部１９からＡＤ変換データ送信要求を受けた場合、ＡＤ変換器１８は格納レジスタ２８から該当するチャンネルのＡＤ変換データを読み出して制御部１９に送る（Ｓ１３）。

制御部１９では、ＡＤ変換器１８から受信したＡＤ変換データが正常であるかどうか、即ち、Ｃｈ０（ＳＷ００）の開放端子については、ＡＤ変換データが０Ｖかどうか、Ｃｈ１（ＳＷ０１）とＣｈ２（ＳＷ１０）の重要なセンサ入力のチャンネルについては、ＡＤ変換データが０．５Ｖから４．５Ｖの範囲内にある電圧値に相当するかどうか、およびＣｈ３（ＳＷ１１）については、ＡＤ変換データが５Ｖかどうか、を調べる。ＡＤ変換データが異常の場合（Ｓ１５：Ｎｏ）には、ＡＤ変換データ異常フラグをセットして処理を終了する（Ｓ１８）。ＡＤ変換データが正常の場合（Ｓ１５：Ｙｅｓ）には、ＡＤ変換データ異常フラグをクリアして処理を終了する（Ｓ１６）。

図６を用いて、異常判定処理のうち、Ｃｈ０（ＳＷ００）およびＣｈ３（ＳＷ１１）の異常判定処理の流れについて説明する。この処理は、図４のＳ５およびＳ８のステップに相当し、制御部１９を構成するＣＰＵに含まれるプログラムによりＣｈ毎に個別に実行される。

ＡＤ変換データ異常フラグがセットされていない場合（Ｓ２１：Ｎｏ）は、該ＣｈのＡＤ変換データを所定の記憶領域に格納する（Ｓ２５）とともに、エラー判定カウンタをゼロクリアして（Ｓ２６）処理を終了する。一方、ＡＤ変換データ異常フラグがセットされた場合（Ｓ２１：Ｙｅｓ）は、エラー判定カウンタを更新する（Ｓ２２）。次に、エラー判定カウンタが所定の値を越えているかどうか調べ、エラー判定カウンタが所定の値を越えていない場合（Ｓ２３：Ｎｏ）には何もせずに処理を終了する。エラー判定カウンタが所定の値を越えている場合（Ｓ２３：Ｙｅｓ）には、ＡＤ変換異常判定フラグをセットするとともにエラー判定カウンタをゼロクリアして処理を終了する（Ｓ２４）。

図７を用いて、異常判定処理のうち、Ｃｈ１（ＳＷ０１）およびＣｈ２（ＳＷ１０）の異常判定処理の流れについて説明する。この処理は、図４のＳ６およびＳ７のステップに相当し、制御部１９を構成するＣＰＵに含まれるプログラムによりＣｈ毎に個別に実行される。図１のように、Ｃｈ１およびＣｈ２はセンサに接続されている。

ＡＤ変換データ異常フラグがセットされていない場合（Ｓ３１：Ｎｏ）はＡＤ変換データを所定の記憶領域に格納する（Ｓ３５）とともに、エラー判定カウンタをゼロクリア（Ｓ３６）して処理を終了する。一方、ＡＤ変換データ異常フラグがセットされた場合（Ｓ３１：Ｙｅｓ）は、エラー判定カウンタを更新する（Ｓ３２）。次に、エラー判定カウンタが所定の値を越えているかどうか調べ、エラー判定カウンタが所定の値を越えていない場合（Ｓ３３：Ｎｏ）には何もせずに処理を終了する。エラー判定カウンタが所定の値を超えている場合（Ｓ３３：Ｙｅｓ）には、ＡＤ変換異常判定フラグをセットするとともにエラー判定カウンタをゼロクリアして処理を終了する（Ｓ３４）。

（ＡＤ変換器の直線性異常検出等に関する説明）
次に、予め定められた少なくとも２点の電圧値を設定し、それら２点の電圧値のＡＤ変換結果を基に、ＡＤ変換器の直線性異常の検出する方法について説明する。この処理（図４：Ｓ９に相当）は制御部１９を構成するＣＰＵに含まれるプログラムにより実行される。図１１は該処理の詳細を示すフロー図である。ＡＤ変換が終了すると、制御部１９からＡＤ変換器１８に対してＡＤ変換データ送信要求を行ない、格納レジスタ２８のチェック用Ｃｈレジスタ００（ＳＷ００のＡＤ変換結果）およびチェック用Ｃｈレジスタ１１（ＳＷ１１のＡＤ変換結果）の内容を取り込む（Ｓ４１）。

制御部１９では、ＡＤ変換器１８から受信した２つのＡＤ変換データを比較して直線性異常の有無などを調べる（Ｓ４２）。なお、調査する異常の内容の詳細については後述する。所定の異常を検出した場合（Ｓ４３：Ｎｏ）には、ＡＤ変換データ異常フラグをセットして処理を終了する（Ｓ４５）。ＡＤ変換データが正常の場合（Ｓ４３：Ｙｅｓ）には、ＡＤ変換データ異常フラグをクリアして処理を終了する（Ｓ４４）。

図１のＳＷ００の入力電圧を２Ｖ，ＳＷ１１の入力電圧を３Ｖとする。変換レジスタに生成される変換後のデータが８ビット構成であるとすると、これらをＡＤ変換すると、それぞれ＄６６，＄９９（１６進数で表現）というＡＤ変換結果を得る。これらの値を予め制御部１９の図示しないＲＯＭなどの記憶部に記憶しておき、一定周期でＳＷ００およびＳＷ１１をＡＤ変換してその結果と記憶されている値とを比較する。ＳＷ００，ＳＷ１１の変換結果の少なくとも一方が記憶されている値に対して一定値以上異なる場合は、ＡＤ変換器の直線性に異常があると判定する。

図１のＳＷ００の入力電圧を任意のアナログ電圧とし、ＳＷ１１の入力電圧をＳＷ００の入力電圧の所定の倍率（例えば２倍）の電圧を入力する。あるＡＤ変換時のＳＷ００の入力電圧を２Ｖとすると，ＳＷ１１の入力電圧はＳＷ００の入力電圧の２倍である４Ｖとなる。これらのＡＤ変換を行なうとそれぞれ＄６６，＄ＣＣ（１６進数で表現）というＡＤ変換結果を得る。＄ＣＣ＝＄６６×２であるので、ＡＤ変換結果においてもＳＷ１１のＡＤ変換結果はＳＷ００のＡＤ変換結果の２倍という関係が成り立つ。この関係を用いてＳＷ１１のＡＤ変換結果がＳＷ００のＡＤ変換結果の２倍の値でなく、かつどちらの入力電圧もＡＤ変換器の入力電圧範囲を超えていない場合には、ＡＤ変換器の直線性に異常があると判定する。

図１のＳＷ００の入力電圧を任意アナログ電圧とし、ＳＷ１１の入力電圧をＳＷ００の入力電圧に所定のオフセット（例えば０．５Ｖ）を加えた電圧を入力する。あるＡＤ変換時のＳＷ００の入力電圧を２Ｖとすると，ＳＷ１１の入力電圧はＳＷ００の入力電圧に対してオフセット分０．５Ｖを加えた２．５Ｖとなる。これらのＡＤ変換を行なうとそれぞれ＄６６，＄８０（１６進数で表現）という値となる。＄８０＝＄６６＋＄１Ａで、＄１Ａはオフセット分０．５Ｖに相当する。よって、ＡＤ変換結果においてもＳＷ１１のＡＤ変換結果はＳＷ００のＡＤ変換結果にオフセット分を加えたものであるという関係が成り立つ。この関係を用いてＳＷ１１のＡＤ変換結果がＳＷ００のＡＤ変換結果にオフセット分０．５Ｖを加えた値でなく、かつどちらの入力電圧もＡＤ変換器の入力電圧範囲を超えていない場合には、ＡＤ変換器の直線性に異常があると判定する。

図１のＳＷ００の入力電圧を任意のアナログ電圧とし、ＳＷ１１の入力電圧をＳＷ００の入力電圧に所定の倍率（例えば２倍）に所定のオフセット（例えば０．５Ｖ）を加えた電圧を入力する。あるＡＤ変換時のＳＷ００の入力電圧を２Ｖとすると，ＳＷ１１の入力電圧はＳＷ００の入力電圧の２倍の値にオフセット分０．５Ｖを加えた４．５Ｖとなる。これらのＡＤ変換を行なうとそれぞれ＄６６，＄Ｅ６（１６進数で表現）というＡＤ変換結果を得る。＄Ｅ６＝＄６６×２＋＄１Ａであるので、ＡＤ変換結果においてもＳＷ１１のＡＤ変換結果はＳＷ００のＡＤ変換結果を２倍してオフセット分を加えたものという関係が成り立つ。この関係を用いてＳＷ１１のＡＤ変換結果がＳＷ００のＡＤ変換結果を２倍してオフセット分０．５Ｖを加えた値でなく、かつどちらの入力電圧もＡＤ変換器の入力電圧範囲を超えていない場合には、ＡＤ変換器の直線性に異常があると判定する。

図１のＳＷ００の入力を開放状態とし、ＳＷ１１の入力電圧を４Ｖとして、ＳＷ００およびＳＷ１１のＡＤ変換を行なうと、ＳＷ００は開放状態であるため、Ｓ／Ｈコンデンサの初期化電圧０Ｖを入力したと等価となり、それぞれ＄００，＄ＣＣ（１６進数で表現）というＡＤ変換結果を得る。入力０Ｖは故障電圧範囲にあるため、ＳＷ００のＡＤ変換を行なえばＳ／ＨコンデンサＣ１の初期化機能の異常、あるいは入力Ｃｈ選択ＳＷ部のＳＷのＯＮ固着故障（閉固着故障）検出を行なうことができる。加えて、上述の通り、２点の入力電圧からＡＤ変換器の直線性の異常を検出もあわせて行なうことが可能である。

図１のＳＷ００の入力電圧を２Ｖ、ＳＷ１１の入力電圧をＡＤ変換器の電源および基準電圧に接続されている電源系統以外の電源系統から作られた予め定められた電圧の３Ｖを入力として、これらをＡＤ変換すると、それぞれ＄６６，＄９９（１６進数で表現）というＡＤ変換結果を得るはずであるが、ＳＷ１１のＡＤ変換結果のみが異常となった場合は、ＡＤ変換器の基準電圧もしくは電源電圧が異常、ＳＷ１１の入力電圧の異常、もしくは直線性の異常のどれかの１つ以上の異常が発生していると判定できる。このように、ＡＤ変換器の直線性の異常検出の他に、基準電圧，ＡＤ電源電圧の異常検出も行なうことができる。

図１のＳＷ００の入力電圧をＶＲＥＦ−（０Ｖ），ＳＷ１１の入力電圧をＶＲＥＦ＋（５Ｖ）として、これらをＡＤ変換すると、それぞれ＄００，＄ＦＦ（１６進数で表現）というＡＤ変換結果を得るはずであるが、変換レジスタ部２４でビット固着が発生すると異なる変換結果となる。例えば、変換レジスタ部２４の最下位ビットが０固着状態となっている場合には、ＳＷ００，ＳＷ１１のＡＤ変換結果はそれぞれ＄００（正常），＄ＦＥ（異常）となり、最下位ビットが１固着状態となっている場合には、ＳＷ００，ＳＷ１１のＡＤ変換結果はそれぞれ＄０１（異常），＄ＦＦ（正常）となる。このように、ＡＤ変換器の直線性の異常検出の他に、変換レジスタ部２４でのビット固着故障の検出も行なうことができる。

図１のＳ／Ｈコンデンサの初期化電圧をＶＲＥＦ−（０Ｖ）とし、ＳＷ００の入力を開放，ＳＷ１１の入力電圧をＶＲＥＦ＋（５Ｖ）として、これらをＡＤ変換すると、ＳＷ００の変換結果はＳ／Ｈコンデンサの初期化時の電圧、すなわちＶＲＥＦ−（０Ｖ）を変換したと等価となり、これらをＡＤ変換すると、それぞれ＄００，＄ＦＦ（１６進数で表現）というＡＤ変換結果となり、前述した構成と同様に、ＡＤ変換器の直線性の異常検出の他に、変換レジスタ部２４でのビット固着故障の検出も行なうことができる。

図１のＳ／Ｈコンデンサの初期化電圧をＶＲＥＦ＋（５Ｖ）とし、ＳＷ００の入力電圧をＶＲＥＦ−（０Ｖ），ＳＷ１１の入力を開放として、これらをＡＤ変換すると、ＳＷ１１の変換結果はＳ／Ｈコンデンサの初期化時の電圧、すなわちＶＲＥＦ＋（５Ｖ）を変換したと等価となり、これらをＡＤ変換すると、それぞれ＄００，＄ＦＦ（１６進数で表現）というＡＤ変換結果となり、前述した構成と同様に、ＡＤ変換器の直線性の異常検出の他に、変換レジスタ部２４でのビット固着故障の検出も行なうことができる。

図１のＡＤ変換器の入力チャンネル４つのうち、チャンネル番号０（ＳＷ００）入力とチャンネル番号３（ＳＷ１１）入力に２つの入力電圧の関係が明確な入力、例えば０Ｖと５Ｖを入力し、これらをＡＤ変換すると、それぞれ＄００，＄ＦＦ（１６進数で表現）というＡＤ変換結果となる。ここで、入力Ｃｈ選択部に入力される入力Ｃｈ選択信号のビット線に信号レベルが固着する故障が発生した場合には、上記どちらかのＡＤ変換結果が異なった値をとなる。例えば、入力Ｃｈ選択信号の最下位ビット線が０に固着したとすると、ＳＷ１１のＡＤ変換時、ＳＷ１０のＡＤ変換が行われ、そのデータがＡＤ変換結果となる。同様に入力Ｃｈ選択信号の最上位ビット線が１に固着したとすると、ＳＷ００のＡＤ変換時、ＳＷ１０のＡＤ変換が行われ、そのデータがＡＤ変換結果となる。このように、ＡＤ変換器の直線性の異常検出の他に、入力Ｃｈ選択部に入力される入力Ｃｈ選択信号のビット線に信号レベルが固着する故障の検出も行なうことができる。

図１および図５を用いて、パリティビットを用いたＡＤ変換器の故障検出について説明する。ＡＤ変換が終了した際に、そのＡＤ変換データからパリティビットを生成して、その両方のデータを格納レジスタ２８の該当領域に格納する。なお、本実施例では、奇数パリティを採用する。奇数パリティとは、伝送するデータのビット列にある”１”の数が奇数になるようにパリティビットを設定するもので、パリティビットの設定は、ＡＤ変換器１８のパリティ演算部２６によって行なわれる。

制御部１９からＡＤ変換データ送信要求を受けた場合、ＡＤ変換器１８は格納レジスタ２８から該当するＡＤ変換データおよびパリティビットを読み出して制御部１９に送る。

制御部１９は取得したＡＤ変換データおよびパリティビットからパリティチェックを行ない、パリティビットが異常の場合（Ｓ１４：Ｎｏ）には、ＡＤ変換データ異常フラグをセットして処理を終了する（Ｓ１８）。一方、パリティビットが正常の場合（Ｓ１４：Ｙｅｓ）には、上記で説明したＡＤ変換データのチェックを行なう（Ｓ１５以降）。

以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。

本発明の一実施例としてのＡＤ変換器の故障検出装置の全体構成を示すブロック図。ＡＤ変換時のスイッチ等の動作について説明するためのタイミングチャート図。ＡＤ変換器の使用例を示した図。ＡＤ変換処理の全体の流れについて説明するためのフロー図。ＡＤ変換時のデータ異常判定処理の流れについて説明するためのフロー図。ＡＤ変換異常判定処理の流れについて説明するためのフロー図。入力系異常判定処理の流れについて説明するためのフロー図。従来技術によるＡＤ変換器の故障検出装置の全体構成を示すブロック図。従来技術によるＡＤ変換時のスイッチ等の動作について説明するためのタイミングチャート図。従来技術によるＡＤ変換時のデータ伝送について説明するためのタイミングチャート図。線形性異常判定処理の流れについて説明するためのフロー図。

符号の説明

１８ＡＤ変換器
１９制御部（故障検出手段）
２０入力Ｃｈ選択スイッチ部
２１比較器
２２ＡＤ変換制御部
２３比較電圧選択部
２４変換レジスタ部
２５Ｓ／Ｈコンデンサ初期化ＳＷ
２６パリティ演算部
２８レジスタ格納部（変換結果記憶部）

Claims

アナログ信号電圧を入力するための少なくとも一つの入力端子を有し、前記アナログ信号の電圧値をデジタル信号値にＡＤ変換するＡＤ変換器と、
前記アナログ信号のＡＤ変換値に、パリティビットを付加するパリティ演算部と、
前記アナログ信号のＡＤ変換値および前記パリティビットを記憶する変換結果記憶部と、
前記変換結果記憶部から前記ＡＤ変換値を読み出すとともに前記パリティビットの整合性を調べ、前記パリティビットの不整合があった場合に前記ＡＤ変換器の故障と判定する故障検出手段と、
を備えたことを特徴とするＡＤ変換器の故障検出装置。