JP2006303464A - 配線基板および回路装置 - Google Patents

配線基板および回路装置 Download PDF

Info

Publication number
JP2006303464A
JP2006303464A JP2006075339A JP2006075339A JP2006303464A JP 2006303464 A JP2006303464 A JP 2006303464A JP 2006075339 A JP2006075339 A JP 2006075339A JP 2006075339 A JP2006075339 A JP 2006075339A JP 2006303464 A JP2006303464 A JP 2006303464A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
region
dielectric layer
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006075339A
Other languages
English (en)
Other versions
JP4243284B2 (ja
Inventor
Atsushi Saida
敦 齋田
Shunichi Imaoka
俊一 今岡
Tetsuo Sawai
徹郎 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006075339A priority Critical patent/JP4243284B2/ja
Priority to US11/388,705 priority patent/US7450397B2/en
Publication of JP2006303464A publication Critical patent/JP2006303464A/ja
Application granted granted Critical
Publication of JP4243284B2 publication Critical patent/JP4243284B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

【課題】細線化および/または伝送損失の低減が実現された配線基板を開発する。
【解決手段】配線基板10は、電位が等しい第1の導体20および第2の導体30と、第1の導体20と第2の導体30との間に設けられた誘電体層40と、誘電体層40に埋設された第3の導体50とを備える。配線基板10では、第3の導体50と第1の導体20との間に位置する誘電体層40の第1領域42の膜厚haの方が、第3の導体50と第2の導体30との間に位置する誘電体層40の第2領域44の膜厚hbより大きい。さらに、第3の導体50の断面形状は台形状であり、第2の導体30の側の第3の導体50の両端部の角度θ1およびθ2は鈍角となっている。
【選択図】図1

Description

本発明は、複数の半導体ICやチップ部品などの電子部品が集積された高周波回路や高周波モジュールにおいて、高周波信号を伝送する容量素子および信号線路を含む配線基板およびそれを用いた回路装置に関する。
従来、複数の半導体ICやチップ部品などの電子部品が集積された高周波回路や高周波モジュールにおいて、高周波信号を伝送する手段として、トリプレート線路を有する配線基板が知られている。
図10は、従来のトリプレート線路を有する配線基板の断面構造図である。従来の配線基板500は、第1の接地導体510と、第2の接地導体520と、第1の接地導体510と第2の接地導体520との間に設けられた誘電体層530と、誘電体層530に埋設された信号線路540とを備える。信号線路540の断面形状は、通常、長方形である。従来の配線基板500では、信号線路540と第1の接地導体510との間に位置する誘電体層530の第1領域の膜厚ha’と、信号線路540と第2の接地導体520との間に位置する誘電体層530の第2領域の膜厚hb’とは等しくなっている。このような構成例として、たとえば、特許文献1の図6が挙げられる。また、このとき、第1領域の比誘電率εa’と、第2領域の比誘電率εb’とは等しく、それぞれの領域の対接地容量は等しくなっている。
なお、トリプレート線路は、ストリップ線路と称される場合がある。本願明細書におけるトリプレート線路は、ストリップ線路と読み替えることができる。
また、第1の接地導体510と第2の接地導体520をともに接地しない電位を等しくする一方の信号線路とした場合、他方の信号線路540とで構成する櫛形平行平板の容量素子としても機能させることができる。
特開2003−39239号公報
高周波モジュールについては、さらなる小型化および低伝送損失化が要求されている。高周波モジュールの小型化および低伝送損失化を図る上で、トリプレート線路を有する配線基板における課題としては以下の事項が認められる。なお、容量素子を有する配線基板における課題についても同様である。
トリプレート線路の特性インピーダンス(Z0)は、式(1)で表される。
Figure 2006303464
式(1)において、CT(F/m)はトリプレート線路のキャパシタンスであり、信号線路の対接地容量を表す。図10に示した従来の配線基板500を例にとると、対接地容量CTは、信号線路540と第1の接地導体510との間の静電容量Caと信号線路540と第2の接地導体520との間の静電容量Cbとの和で定まる。また、L(H/m)はトリプレート線路のインダクタンスである。
式(1)から明らかなように、特性インピーダンス(Z0)は、対接地容量CTの平方根に反比例する。対接地容量CTは、信号線路の幅に比例する。したがって、従来の配線基板では、小型化を図ろうとすると、対接地容量CTが減少するため、特性インピーダンス(Z0)が増加してしまう。すなわち、特性インピーダンス(Z0)を同一に保持する必要性から、従来の配線基板では、細線化が困難であり、高周波モジュールの高密度化の実現を難しくしていた。
次に、配線基板の低伝送損失化における課題について説明する。
配線基板の伝送損失は、誘電体損失と導体損失の和で定まる。
誘電体損失は、信号線路に伝送される高周波信号の周波数f、誘電体層の比誘電率εr、および誘電体層の誘電正接tanδに比例する。したがって、誘電体損失は、高周波信号の周波数fが一定の条件下では、誘電体層に用いられる絶縁材料に固有の特性で定まる。
一方、導体損失は、比誘電率εrの平方根、高周波信号の周波数fの平方根および信号線路の比抵抗ρの平方根に比例する。
ここで、信号線路の電流密度に関連する表皮効果について説明する。信号線路に高周波信号を伝送すると逆起電力により、信号線路の中心部では電流の流れが阻害され、電流密度が信号線路の導体表面に集中する。この現象を表皮効果と呼び、その際に電流の流れる深さを表皮深さδと呼ぶ。表皮深さδは、式(2)によって表される。
Figure 2006303464
ここで、ωは角周波数(rad/s)、fは周波数(Hz)、μは信号線路の透磁率、σは導電率(S/m)を示す。
式(2)から明らかなように、周波数fが高くなるにつれて、信号線路の表面に電流が集中し、比抵抗ρが見かけ上高くなる。比抵抗ρの上昇は、導体損失の増加を招く。また、信号線路の表面粗さは渦電流による導体損失の要因となるが、表皮深さδが浅くなるにつれて、電流が表面粗さの影響を受けやすくなり、導体損失が増加する。
表皮効果は信号線路のエッジ部で顕著になるという傾向があり、従来の配線基板のように信号線路の断面形状が長方形の場合には、各角部に電流密度が集中する。
導体損失は、上述したように周波数fの平方根自体にも比例するため、周波数fが高くなるにつれて、導体損失が急激に増加する。このように、従来の配線基板では、特に高周波において、信号線路の電流密度が表面に集中することによる導体損失が問題となっていた。
本発明はこうした課題に鑑みてなされたものであり、その目的は、細線化が実現可能な配線基板およびそれを用いた回路装置の提供にある。また、本発明の他の目的は、伝送損失が低減され、高周波特性が向上した配線基板およびそれを用いた回路装置の提供にある。
本発明のある態様は、配線基板である。当該配線基板は、第1の導体と、当該第1の導体と異なる配線層に設けられ、前記第1の導体と電位が等しい第2の導体との間に設けられた誘電体層と、誘電体層に埋設された第3の導体とを、備え、第3の導体と第1の導体との間に位置する誘電体層の第1領域の膜厚と、第3の導体と第2の導体との間に位置する誘電体層の第2領域の膜厚に差があり、第3の導体の信号の伝送方向と直交する断面において、誘電体層の第1領域および第2領域のうち、より薄い側に面する第3の導体の両端部の角度が鈍角であることを特徴とする。
これによれば、単位面積当たりの静電容量を増加させることにより、同じ容量値を得る場合において第3の導体の幅を狭くすることができ、容量素子の細線化、ひいては配線基板の細線化が可能となる。さらに、誘電体層の第1領域および第2領域のうち、より薄い側に面する第3の導体の両端部に生じる表皮効果が低減されるため、導体損失を低減することができる。
上記態様において、第1領域および第2領域のうち、膜厚が薄い方の領域の比誘電率が、他方の領域の比誘電率より高いことが好ましい。
これによれば、配線基板の静電容量を増大させることができるので、配線基板の細線化を容易にすることができる。
また、上記態様において、第3の導体の伝送方向と直交する断面における第3の導体の形状が台形状であり、誘電体層の第1領域および第2領域のうち、より薄い側と第3の導体の台形状の短辺側とが面してもよい。
上記態様において、第1の導体と、第2の導体の電位が接地されていてもよい。これによれば、対接地容量を増加させることにより、第3の導体の幅を狭くすることによる信号線路の特性インピーダンスの増加を相殺することができるので、信号線路の特性インピーダンスを変えることなく、配線基板の細線化が可能になる。さらに、誘電体層の第1領域および第2領域のうち、より薄い側に面する第3の導体の両端部に生じる表皮効果が低減されるため、導体損失を低減することができる。
本発明の他の態様は、上述した配線基板と、接地配線を有する回路素子と、を含む回路装置であって、第1の導体および第2の導体のうち、一方の導体が、接地配線からなることを特徴とする。
これによれば、回路素子に設けられた接地配線が、第1の導体を兼ねることにより、配線基板の配線層を2層にしたままで回路装置を形成することができる。この結果、上述したような効果を発揮する配線層を含む回路装置の構造を簡便化、小型化することができる。
上記態様において、一方の導体が、前記接地配線と前記誘電体層とを接着する導電性の接着層をさらに含んでもよい。これによれば、回路素子に設けられた接地配線と、実装後に一体となる導電性の接着層が、第1の導体を兼ねることにより、配線基板の配線層を2層にしたままで回路装置を形成することができる。この結果、上述したような効果を発揮する配線層を含む回路装置の構造を簡便化、小型化することができる。
本発明によれば、配線基板を容易に細線化することができる。また、本発明によれば、配線基板の伝送損失を低減し、高周波特性を向上させることができる。
(実施形態1)
図1は、実施形態1の配線基板10の断面形状を示す。図1の断面は、配線基板10の伝送方向と直交する面である。配線基板10は、第1の導体20と、第2の導体30と、第1の導体20と第2の導体30との間に設けられた誘電体層40と、誘電体層40に埋設された第3の導体50と、誘電体層40に埋設された第1の導体20と第2の導体30とを電気的に接続するビア(図示していない)を備える。このように、配線基板10は、容量素子を有する。また、第1の導体20および第2の導体30の電位を接地にすることにより、配線基板10は、トリプレート線路を有する。
本実施形態の配線基板10では、第3の導体50と第1の導体20との間に位置する誘電体層40の第1領域42の膜厚haの方が、第3の導体50と第2の導体30との間に位置する誘電体層40の第2領域44の膜厚hbより大きい。第3の導体50の断面形状は台形状であり、第2の導体30の側の第3の導体50の両端部の角度θ1およびθ2は鈍角となっている。また、台形状の短辺側が誘電体層40の第2領域44と面している。
ここで、実施形態1の配線基板10のように、膜厚haを膜厚hbより大きくすることによる効果について説明する。
配線基板10の容量CTは、第3の導体50と第1の導体20との間の静電容量Caと第3の導体50と第2の導体30との間の静電容量Cbとの和で定まり、膜厚haおよび膜厚hbを用いると、式(3)のように表すことができる。
Figure 2006303464
ここで、ε0は真空の誘電率(8.855×10-12F/m)を表し、S(m2)は第1の導体20および第2の導体30とそれぞれ対向する第3の導体50の一方の面および他方の面の面積である。なお、式(3)は、誘電体層40の比誘電率が均一であること、かつ第3の導体50の一方の面の面積と他方の面の面積とが等しいことを前提条件とする。
さらに、kを膜厚haおよび膜厚hbの和(k=ha+hb)とし、膜厚haをkに対する比率に変換した膜厚比han(han=ha/k)を用いると、容量CTは、式(4)のように表すことができる。
Figure 2006303464
式(4)で表される容量CTを膜厚比hanが0.5のときの容量CT(han0.5)で規格化することにより式(5)が得られる。
Figure 2006303464
また、容量CTは、式(3)で示されるとおり、誘電体層の膜厚haとhbに逆比例し、膜厚が薄いほど容量CTが増加すること、さらに容量CTへの寄与は、薄い方の誘電体層の膜厚hbの方が厚い方の誘電体層の膜厚haに比べて大きいことがわかる。特に、薄い方の誘電体層の膜厚hbは、誘電体層に埋設された導体の厚さhcの1倍以上2倍以下であることが好ましい。上記の範囲の膜厚hbにおいては、導体のエッジ部への表皮効果による電流密度の集中を、上下の角部に効果的に分散させることができ、導体損失を低減することができる。なお、厚さhcは、10〜30μmとすることができ、典型的には、25μmである。また、膜厚hbは、20〜60μmとすることができ、典型的には、40μmである。
図2は、式(5)に基づいて算出された膜厚比hanが0.5のときの容量CT(han=0.5)を基準とした膜厚比hanと容量CTとの関係を示すグラフである。図2より、膜厚比hanが0.5のときに容量CTが極小となり、膜厚比hanが0.5より小さくなるにつれて、または膜厚比hanが0.5より大きくなるにつれて、容量CTが増加することがわかる。容量CTの増加は、膜厚比han≦0.2または膜厚比han≧0.8の領域において顕著である。なお、図1に例示した配線基板10は、膜厚比hanが0.5より大きい場合に相当する。
図2から、従来の配線基板のように、膜厚比hanを0.5とするよりも、膜厚比hanと膜厚比hbn(ここでhbn=hb/k=1-hbn)に差がある方が容量CTが大きくなる。また、第1の導体20と第2の導体30の電位を接地にすることで得られるトリプレート線路においては、式(1)に示した特性インピーダンスZ0を低減することができることが理解される。
このように、本実施形態の配線基板10では、第3の導体50を第1の導体20と第2の導体30との中心位置からずらすことにより、容量CTが増大するので、第3の導体50の幅を従来より細線化しても、容量値の大きい容量素子が得られる。また、第1の導体20と第2の導体30の電位を接地にすることで得られるトリプレート線路においては、第3の導体50の幅を従来より細線化しても、特性インピーダンスZ0を細線化前と同一に保持することが可能となる。
次に、実施形態1の配線基板10のように、角度θ1およびθ2が鈍角であることによる効果について説明する。
実施形態1の配線基板10のように、膜厚hbが膜厚haより小さい場合には、第2の導体30に近い側の第3の導体50の表面に電磁界分布が集中し、上述したように、表皮効果がエッジ部で顕著になる結果、第2の導体30に近い側の第3の導体50の両端部に電磁界分布が集中する。
ところが、実施形態1の配線基板10では、第2の導体30に近い側の第3の導体50の両端部の角度θ1およびθ2が鈍角に形成されているため、電磁界分布の集中が生じにくくなり、導体損失が低減される。
(配線基板の形成方法)
図1に示した配線基板10の形成方法について以下に説明する。
まず、図3(a)に示すように、膜厚がhaのエポキシ樹脂等の絶縁材料で形成された基板100の一方の面に第3の導体形成用の銅箔110が貼られ、他方の面に第1の導体用の銅箔120が貼られた2層基板130を用意する。ここで、第3の導体形成用の銅箔110の膜厚をhcとする。第3の導体形成用の銅箔110の上に第3の導体を形成するためのレジスト112を塗布する。なお、図3(a)では、図1に示した配線基板10と上下関係が逆になっている。
次に、図3(b)に示すように、ウエットエッチングにより、レジスト112をマスクとして等方性エッチングを行う。レジスト112は、リソグラフィーによりパターニングを行うことにより、所望の形状を得ることができる。次に、塩化第2鉄を主成分とする溶液により、銅箔110をエッチング加工する。これにより、銅箔110の断面が台形状に整形され、断面形状が台形状の第3の導体114が形成される。なお、エッチング加工において、エッチング液を加圧噴射することにより、台形がより鋭角になる作用が生じる。
次に、図3(c)に示すように、レジストを除去し、第3の導体114の上部を露出させる。
一方、図4(a)に示すように、膜厚がhb+hcのエポキシ樹脂等の絶縁材料で形成された基板150の一方の表面に第2の導体用の銅箔160が貼られた単層基板170を用意する。
次に、図4(b)に示すように、第3の導体114を挟み込むように、2層基板130と単層基板170とを熱圧着により張り合わせる。張り合わされた2層基板130および単層基板170の上下を逆にすると、図1に示した配線基板10が得られる。なお、銅箔120および銅箔160には、リソグラフィー法およびエッチング法により配線パターンが形成される。さらに、銅箔120と銅箔160とを結ぶビアホールをドリル、レーザなどによるビア加工によって形成し、ビアホールに銅などの導体を埋め込むことにより、銅箔120と銅箔160とを電気的に接続する。これにより、銅箔120(図1の第1の導体20)と銅箔160(図1の第2の導体30)とが等電位となる。なお、銅箔120および銅箔160のいずれかを接地することにより、銅箔120および銅箔160を接地することができる。
(実施形態2)
図5は、実施形態2に係る配線基板200の構造を示す断面図である。本実施形態に係る配線基板200は容量素子である。配線基板200は、第1の導体220と、第2の導体230と、第1の導体220と第2の導体230との間に設けられた誘電体層240と、誘電体層240に埋設された第3の導体250と、第1の導体220と第2の導体230とを電気的に接続するビア260とを備える。
配線基板200は、第1の導体220、第2の導体230および第3の導体250が重なり合った領域(図5の領域S)において、櫛型容量を有する。第1の導体220と第3の導体250との間の静電容量をCaとし、第2の導体230と第3の導体250との間の静電容量をCbとすると、配線基板200の総静電容量は、CT=Ca+Cbとなる。
本実施形態の配線基板200では、第1の導体220と第3の導体250との間隔Haに比べて、第2の導体230と第3の導体250との間隔Hbが短くなっている。これにより、式(4)あるいは式(5)を用いて説明したように、配線基板200の総静電容量CTが増大する。この結果、第3の導体250の幅を従来より細線化しても、容量値の大きい容量素子を得ることができる。
(実施形態3)
図6は、実施形態3に係る回路装置300の構造を示す断面図である。回路装置300は、配線基板10と回路素子310とを有する。本実施形態の配線基板10は、接地配線330と誘電体層40との間に接着層320が設けられていることを除けば、実施形態1の配線基板10と同様な構成を有する。
回路素子310は、たとえば、集積回路(IC)、大規模集積回路(LSI)などの半導体チップ、あるいは表面実装型の受動部品や、これらを集積した電子部品である。回路素子310は、その実装面に接地配線330を有する。
配線基板10と回路素子310とは、接着層320により接着されている。接着層320としては、導電性を有する銀ペーストなどを用いることができる。
これによれば、回路素子310の接地配線330と、実装後に一体となる導電性の接着層320が、実施形態1における第1の導体20を兼ねることにより、配線基板10の配線層を2層にしたままで回路装置300を形成することができる。この結果、実施形態1の配線基板による効果が得られるとともに、回路装置の構造を簡便化、小型化することができる。
本発明は、上述の実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
例えば、上述の実施の形態では、第3の導体50の形状は台形状であり、第2の導体30に近い側の第3の導体50の両端部では、直線的な短辺と直線的な斜辺とにより角度θ1および角度θ2の角が形成されている。しかし、図7に示すように、第2の導体30に近い側の第3の導体60の両端部は丸みを付けられていてもよい。この場合、図8に示すように、第3の導体60の短辺61を外挿した線と、斜辺62、斜辺63を外挿した線とがそれぞれなす角の角度θ1およびθ2が鈍角であればよい。
これにより、第2の導体30に近い側の第3の導体60の両端部における電磁界分布の集中をより疎にすることができ、導体損失をさらに低減することができる。
なお、上述したような配線基板10の形成プロセスにおいては、第2の導体30に近い側の第3の導体50の両端部には、微視的に見ればある程度の曲率が生じざるを得ず、請求項1に記載したように「前記誘電体層の前記第1領域および前記第2領域のうち、より薄い側に面する前記第3の導体の両端部の角度が鈍角である」という場合には、たとえば走査型電子顕微鏡で観察したときに、両端部が丸みを帯びていることも請求の範囲に含まれることは明らかである。
また、第2の導体30の側の第3の導体50の両端部の角度θ1およびθ2が鈍角であるような第3の導体の断面形状としては、図1のような台形状に限られず、図9に示すように長方形をベースとして、第2の導体30に近い側の両端部が切り取られたような多角形の第3の導体70であってもよい。このような断面形状の第3の導体によっても、配線基板を容易に細線化することができるとともに、配線基板の伝送損失を低減することができる。
以上説明した実施形態においては、比誘電率が同一の材料で誘電体層が形成されていることが前提となっている。しかし、本発明の適用範囲は誘電体層の比誘電率が均一である場合に限定されず、第1領域42の誘電体層と第2領域44の誘電体層の比誘電率を変えた構成も可能である。
第1領域42の誘電体層と第2領域44の誘電体層のうち、膜厚が薄い方の誘電体層に比誘電率が高い誘電材料を用いることにより、配線基板10の静電容量を増大させることができるので、配線基板10の細線化をより促進することができる。
なお、第1領域42の誘電体層および第2領域44の誘電体層の比誘電率を変えることは、図4(a)に示したように、絶縁材料で形成された基板100および基板150を貼り合わせて誘電体層を形成する手法により、容易に実現される。図4(a)において、膜厚が薄い方の基板100の材料として、たとえば、比誘電率が7.0のアルミナフィラー入りエポキシ樹脂を用い、膜厚が厚い方の基板150の材料として、比誘電率が約4.4のエポキシ樹脂(FR4)を用いることができる。
実施形態1の配線基板の断面形状を示す図である。 膜厚比hanと静電容量CTとの関係を示すグラフである。 実施形態1の配線基板を形成する方法を示す断面図である。 実施形態1の配線基板を形成する方法を示す断面図である。 実施形態2の配線基板を示す断面図である。 実施形態3に係る回路装置300の構造を示す断面図である。 配線基板の変形例を示す断面図である。 配線基板の変形例における第3の導体を拡大した図である。 配線基板の他の変形例を示す断面図である。 従来の配線基板の断面形状を示す図である。
符号の説明
10 配線基板、20 第1の導体、30 第2の導体、40 誘電体層、50 第3の導体。

Claims (6)

  1. 第1の導体と、
    前記第1の導体と異なる配線層に設けられ、前記第1の導体と電位が等しい第2の導体と、
    前記第1の導体と前記第2の導体との間に設けられた誘電体層と、
    前記誘電体層に埋設された第3の導体とを、
    備え、
    前記第3の導体と前記第1の導体との間に位置する前記誘電体層の第1領域の膜厚と、前記第3の導体と前記第2の導体との間に位置する前記誘電体層の第2領域の膜厚に差があり、
    前記第3の導体の信号の伝送方向と直交する断面において、前記誘電体層の前記第1領域および前記第2領域のうち、より薄い側に面する前記第3の導体の両端部の角度が鈍角であることを特徴とする配線基板。
  2. 前記第1領域および前記第2領域のうち、膜厚が薄い方の領域の比誘電率が、他方の領域の比誘電率より高いことを特徴とする請求項1に記載の配線基板。
  3. 前記第3の導体の伝送方向と直交する断面における前記第3の導体の形状が台形状であり、
    前記誘電体層の前記第1領域および前記第2領域のうち、より薄い側と前記第3の導体の前記台形状の短辺側とが面することを特徴とする請求項1または2に記載の配線基板。
  4. 前記第1の導体と、前記第2の導体の電位が接地されていることを特徴とする請求項1乃至3のいずれか1項に記載の配線基板。
  5. 請求項4に記載の配線基板と、接地配線を有する回路素子と、を含む回路装置であって、
    前記第1の導体および前記第2の導体のうち、一方の導体が、前記接地配線からなることを特徴とする回路装置。
  6. 前記一方の導体が、前記接地配線と前記誘電体層とを接着する導電性の接着層をさらに含むことを特徴とする請求項5に記載の回路装置。
JP2006075339A 2005-03-24 2006-03-17 配線基板および回路装置 Expired - Fee Related JP4243284B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006075339A JP4243284B2 (ja) 2005-03-24 2006-03-17 配線基板および回路装置
US11/388,705 US7450397B2 (en) 2005-03-24 2006-03-24 Wiring board and circuit apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005087095 2005-03-24
JP2006075339A JP4243284B2 (ja) 2005-03-24 2006-03-17 配線基板および回路装置

Publications (2)

Publication Number Publication Date
JP2006303464A true JP2006303464A (ja) 2006-11-02
JP4243284B2 JP4243284B2 (ja) 2009-03-25

Family

ID=37035552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006075339A Expired - Fee Related JP4243284B2 (ja) 2005-03-24 2006-03-17 配線基板および回路装置

Country Status (2)

Country Link
US (1) US7450397B2 (ja)
JP (1) JP4243284B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503038A (ja) * 2004-06-18 2008-01-31 ペミアス ゲーエムベーハー ガス拡散電極、膜電極アセンブリー及びその製造方法
JP2009016521A (ja) * 2007-07-04 2009-01-22 Nippon Mektron Ltd マイクロストリップライン構造およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5187858B2 (ja) * 2009-01-22 2013-04-24 日本碍子株式会社 積層型インダクタ
JP2015041729A (ja) * 2013-08-23 2015-03-02 イビデン株式会社 プリント配線板
US20190174632A1 (en) * 2017-12-05 2019-06-06 Canon Components, Inc. Flexible printed circuit and electronic device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559480A (en) * 1983-08-22 1996-09-24 The United States Of America As Represented By The Secretary Of The Navy Stripline-to-waveguide transition
JPS63160363A (ja) 1986-12-24 1988-07-04 Mitsubishi Electric Corp 多層配線構造を有する半導体装置
JPH10242599A (ja) 1997-02-27 1998-09-11 Toshiba Corp 配線基板
JPH10290105A (ja) 1997-04-14 1998-10-27 Toshiba Corp 高周波用配線ボード
US6483406B1 (en) * 1998-07-31 2002-11-19 Kyocera Corporation High-frequency module using slot coupling
JP2000183232A (ja) 1998-12-11 2000-06-30 Mitsubishi Electric Corp マイクロ波パッケージ
JP2002076644A (ja) 2000-08-28 2002-03-15 Matsushita Electric Works Ltd 多層プリント配線板
JP4834937B2 (ja) 2001-08-22 2011-12-14 凸版印刷株式会社 高周波回路用多層配線板
JP2005229041A (ja) * 2004-02-16 2005-08-25 Alps Electric Co Ltd 高周波配線構造および高周波配線構造の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503038A (ja) * 2004-06-18 2008-01-31 ペミアス ゲーエムベーハー ガス拡散電極、膜電極アセンブリー及びその製造方法
JP2009016521A (ja) * 2007-07-04 2009-01-22 Nippon Mektron Ltd マイクロストリップライン構造およびその製造方法

Also Published As

Publication number Publication date
JP4243284B2 (ja) 2009-03-25
US7450397B2 (en) 2008-11-11
US20060216484A1 (en) 2006-09-28

Similar Documents

Publication Publication Date Title
JP4912992B2 (ja) キャパシタ内蔵基板及びその製造方法
US9474167B2 (en) Multilayered substrate
KR100768411B1 (ko) 고주파 코일 장치 및 그 제조 방법
JP4675818B2 (ja) パッケージ基板
US11742273B2 (en) Through electrode substrate and semiconductor device
US20080003846A1 (en) Circuit board unit
JP2009054876A (ja) プリント配線板
JP4243284B2 (ja) 配線基板および回路装置
JP5699937B2 (ja) ノイズ抑制テープ
CN110506454B (zh) 基板间连接构造
JP4660738B2 (ja) プリント配線板及び電子機器
JP2004032232A (ja) 伝送線路フィルター
JP2008166357A (ja) プリント配線基板
JP2004153607A (ja) チップ状アンテナ素子及びアンテナ実装プリント配線基板
WO2016149269A1 (en) Comprehensive layout strategy for flip chipping integrated circuits
JP2007081267A (ja) 半導体装置およびその製造方法
JP2006197440A (ja) アンテナ回路導体、及び非接触icタグ
JP2003218535A (ja) 電気配線板
JP2000077796A (ja) フレキシブル両面プリント回路板および接続方法およびコンデンサ形成方法およびコンデンサを備えたフレキシブル両面プリント回路板
US12136591B2 (en) Through electrode substrate and semiconductor device
US7122909B2 (en) Wiring board, stacked wiring board and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP4333659B2 (ja) フレキシブル配線基板
JP2005310895A (ja) 多層配線板
JP4922417B2 (ja) 電子機器および回路基板
JP2006040995A (ja) 配線板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees