JP2006300842A - 半導体回路、半導体デバイス、および、該半導体回路の検査方法 - Google Patents

Abstract

【課題】外部接続端子数の少ない、２種類の抵抗をテストする半導体回路を実現する。
【解決手段】第１のダイオードＤ１・第１の抵抗素子Ｒ１は固定電位点１１とテスト端子ＴＥＳＴとの間で直列接続されている。第２のダイオードＤ２・第２の抵抗素子Ｒ２は第２の固定電位点１２とテスト端子ＴＥＳＴとの間で直列接続されている。テスト端子ＴＥＳＴに接続する電源の設定で第１の抵抗素子Ｒ１・第２の抵抗素子Ｒ２に流れる電流を切り替え、第１の抵抗素子Ｒ１・第２の抵抗素子Ｒ２の片方のみがＯＮする範囲の複数の電流を流して測定することで、第１・第２の抵抗素子Ｒ１・Ｒ２を１つの端子でテストできる。
【選択図】図１

Description

本発明は、検査に用いる半導体回路および半導体デバイスに関するものであり、特に、複数の抵抗素子が含まれた半導体回路ならびに半導体デバイスの検査用の回路および検査方法に関するものである。

従来、半導体デバイス上に形成された抵抗の検査に、複数のテスト用の端子を設けられた半導体デバイスが広く使われている。半導体デバイス、特に集積回路には、高機能・高性能がますます要望され、それらを達成すべく、複数の種類の素子を適所に使用する事が多くなっている。

低消費電流や高感度を要望される回路には高い抵抗が必要とされ、大電流を流す回路や損失を減らしたい回路には低い抵抗が必要とされる。上記のような抵抗を１種類の抵抗で設計すると、集積回路内で抵抗の占める面積が膨大になってしまう。

また、基準電源や増幅器に用いる抵抗には、精度や特性が異なる複数の種類の抵抗を用いることが多い。そのため、複数種類の抵抗が１つの半導体デバイスで利用されている。

上記のような抵抗は、半導体デバイス上で重要な特性を担っていることが多い。半導体デバイスを用いた製品が抵抗製造上のばらつきによって所望の性能を維持できなくなることを防ぐために、半導体デバイス上にテスト用の抵抗及びその抵抗をテストするための端子を設けテストを行う方法がある。半導体デバイスのテスト時にテスト用の抵抗の値を測定することで半導体デバイスの性能維持を図っている。

図１１は、半導体デバイス上の抵抗を検査するための従来の回路構成例である。

複数の抵抗の抵抗値をテストするために、図１１に示すように、テストする抵抗の数だけ端子を設け、各抵抗値を測定する方法が一般的である。しかし、上記の方法では、抵抗の数が増えるほど端子の数が増えてしまう。また、集積回路では素子の縮小が進んでいるが、集積回路外と接続するための端子のサイズは、機械的な精度や強度の関係で素子ほど縮小できていない。

外部接続端指数の増加は、回路の増加以上にデバイスのサイズや価格などに影響を与えるため、極力端子を減らす必要がある。

外部接続端指数を減らすために、複数のテスト用の入力端子と出力端子とを備えスイッチの切り替えによってテストを行う検査用の半導体回路が開示されている（例えば、特許文献１参照）。

また、入出力端子、切り替えスイッチ、および、切り替えスイッチ制御信号入力端子を備え、スイッチおよび入出力端子をアナログテストバスで接続した検査用の半導体回路が開示されている（例えば、特許文献２参照）。
特開平１０−２５３７１８号公報（１９９８年９月２５日公開） 特開平１０−２８８６４７号公報（１９９８年１０月２７日公開）

しかしながら、上記従来の構成では、デバイス内部に設けたスイッチを切り替えるためのスイッチ制御入力端子を新たに設ける必要がある。２種類の抵抗の値をテストする目的の場合、入力端子が２端子必要になる。そのため、抵抗の数が増える程入力端子の数も増え、回路が複雑になり、デバイスの縮小効果が期待できないという問題を生じる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、２種類の抵抗をテストする際に外部接続端子数が少なくて済む半導体回路および半導体デバイス、ならびに、該半導体回路の検査方法を実現することにある。

本発明の半導体回路は、上記課題を解決するために、第１の固定電位点および第２の固定電位点と、第１のスイッチ手段および第２のスイッチ手段と、抵抗値が検査される第１の抵抗素子および第２の抵抗素子と、前記抵抗値を検査するための前記第１の抵抗素子と前記第２の抵抗素子とに共通のテスト端子とを備え、前記第１のスイッチ手段は、前記第１の固定電位点と前記テスト端子との間にかけられた電位差に基づくスイッチ動作によってＯＮ状態とＯＦＦ状態とが切り替わり、前記第２のスイッチ手段は、前記第２の固定電位点と前記テスト端子との間にかけられた電位差に基づくスイッチ動作によってＯＮ状態とＯＦＦ状態とが切り替わり、前記第１のスイッチ手段および前記第１の抵抗素子は、前記第１の固定電位点と前記テスト端子との間で直列に接続され、前記第２のスイッチ手段および前記第２の抵抗素子は、前記第２の固定電位点と前記テスト端子との間で直列に接続されていることを特徴としている。

上記の構成によれば、テスト端子に接続する電源の設定によって、スイッチ手段を用いて第１の抵抗素子のみに電流が流れる回路構成および第２の抵抗素子のみに電流が流れる回路構成を切り替えることができる。これにより、第１の抵抗素子および第２の抵抗素子のそれぞれに、他方の抵抗素子をＯＦＦ状態として複数の電流を流せば、それぞれの抵抗値を測定することができる。従って、抵抗素子の抵抗値を１つのテスト端子を用いて別々に測定することができる回路を構成することができる。

以上により、２種類の抵抗をテストする際に外部接続端子数が少なくて済む半導体回路を実現できるという効果を奏する。

本発明の半導体回路では、前記第１のスイッチ手段および前記第２のスイッチ手段には、それぞれダイオードを用い、前記第１のスイッチ手段および前記第２のスイッチ手段は、前記第１の固定電位点または前記第２の固定電位点のうちどちらか一方に向かって互いに順方向が同じ向きにそろって接続されていることを特徴としている。

上記の構成によれば、ダイオードを用いてスイッチ手段を構成できるので、本発明の半導体回路を簡素な回路で実現できるという効果を奏する。

本発明の半導体回路では、前記第１のスイッチ手段および前記第２のスイッチ手段には、複数の直列接続したダイオードをそれぞれ用い、前記複数の直列接続したダイオードの順方向電圧の和は、前記第１の固定電位点と前記第２の固定電位点との間にかけられた電位差よりも大きいことを特徴としている。

上記の構成によれば、テスト端子に何も接続していないときは、ダイオードが順方向にＯＮしないため、テスト用の回路に電流がわずかにしか流れないので、無駄な電力の消費を削減できるという効果を奏する。

本発明の半導体回路では、上記課題を解決するために、第１の固定電位点および第２の固定電位点と、制御端子を備えた第１のスイッチ手段および第２のスイッチ手段と、抵抗値が検査される第１の抵抗素子および第２の抵抗素子と、前記抵抗値を検査するための前記第１の抵抗素子と前記第２の抵抗素子とに共通のテスト端子とを備え、前記第１のスイッチ手段および前記第２のスイッチ手段は、前記制御端子と前記テスト端子との間にかけられた電位差に基づくスイッチ動作によってＯＮ状態とＯＦＦ状態とが切り替わり、前記第１のスイッチ手段および前記第１の抵抗素子は、前記第１の固定電位点と前記テスト端子との間で直列に接続され、前記第２のスイッチ手段および前記第２の抵抗素子は、前記第２の固定電位点と前記テスト端子との間で直列に接続されていることを特徴としている。

上記の構成によれば、テスト端子に接続する電源の設定によって、制御端子への入力によってスイッチ動作をする特性を持った素子をスイッチ手段として用いて、第１の抵抗素子のみに電流が流れる回路構成および第２の抵抗素子のみに電流が流れる回路構成を切り替えることができる。これにより、第１の抵抗素子および第２の抵抗素子のそれぞれに、他方の抵抗素子をＯＦＦ状態として複数の電流を流せば、それぞれの抵抗値を測定することができる。従って、抵抗素子の抵抗値を１つのテスト端子を用いて別々に測定することができる回路を構成することができる。

以上により、２種類の抵抗をテストする際に外部接続端子数が少なくて済む半導体回路を実現できるという効果を奏する。

本発明の半導体回路では、前記第１の固定電位点および前記第２の固定電位点の電位をもとに電位が決定される第３の固定電位点をさらに備え、前記第１の抵抗素子は、前記第１のスイッチ手段と前記テスト端子との間に接続され、前記第２の抵抗素子は、前記第２のスイッチ手段と前記テスト端子との間に接続され、前記第３の固定電位点は、前記第１のスイッチ手段および前記第２のスイッチ手段の前記制御端子にそれぞれ接続されていることを特徴としている。

上記の構成によれば、第１および第２のスイッチ手段としてトランジスタを使用し、前記制御端子としてトランジスタのベース端子を用い、ベース−エミッタ間のＯＮ／ＯＦＦを利用してスイッチ動作を行うことができるので、特に同様のトランジスタを多数使用した半導体回路において、半導体素子を構成しやすいという効果を奏する。

本発明の半導体回路では、前記第１の固定電位点は、前記第２の固定電位点よりも高電位側であり、前記第１のスイッチ手段には、ＮＰＮ型トランジスタを用い、コレクタは前記第１の固定電位点に接続され、エミッタは前記テスト端子に接続され、前記第２のスイッチ手段には、ＰＮＰ型トランジスタを用い、コレクタは前記第２の固定電位点に接続され、エミッタは前記テスト端子に接続され、前記ＮＰＮ型トランジスタおよび前記ＰＮＰ型トランジスタのベース端子に、前記第３の固定電位点が接続されていることを特徴としている。

上記の構成によれば、ＮＰＮ型トランジスタおよびＰＮＰ型トランジスタを用いてスイッチ手段を構成できるので、トランジスタを用いて簡素な回路で半導体テスト回路を実現できるという効果を奏する。

本発明の半導体回路では、前記第１の固定電位点および前記第２の固定電位点を分圧して前記第３の固定電位点の電位を決定するために、高電位側から低電位側に向かって順方向を同じ向きにそろえて直列接続した複数のダイオードをさらに備え、前記複数のダイオードの順方向電圧の和は、前記第１の固定電位点と第２の固定電位点との間にかけられた電位差よりも大きいことを特徴としている。

上記の構成によれば、分圧用のダイオードの回路に流れる電流は、微量の電流だけとなるので、回路全体に流れる無駄な電力の消費を減らすという効果を奏する。

本発明の半導体回路を含む半導体デバイスを構成することで、外部接続端子数の少ない半導体デバイスを実現することができる。

本発明の半導体回路の検査方法は、前記テスト端子に前記第１のスイッチ手段がＯＮしかつ前記第２のスイッチ手段がＯＦＦする範囲の第１の電圧をかけ、前記テスト端子に流れる第１の電流を測定し、前記テスト端子に前記第１のスイッチ手段がＯＮしかつ前記第２のスイッチ手段がＯＦＦする範囲で前記第１の電圧とは別の第２の電圧をかけ、前記テスト端子に流れる第２の電流を測定し、前記第１の電流および前記第２の電流から前記第１の抵抗素子の抵抗値を検査する工程と、前記テスト端子に前記第２のスイッチ手段がＯＮしかつ前記第１のスイッチ手段がＯＦＦする範囲の第３の電圧をかけ、前記テスト端子に流れる第３の電流を測定し、前記テスト端子に前記第２のスイッチ手段がＯＮしかつ前記第１のスイッチ手段がＯＦＦする範囲で前記第１の電圧とは別の第４の電圧をかけ、前記テスト端子に流れる第４の電流を測定し、前記第３の電流および前記第４の電流から前記第２の抵抗素子の抵抗値を検査する工程とを含むことを特徴としている。

上記の構成によれば、テスト端子に２つの異なる電圧をかけて、テスト端子に流れる電流から抵抗値を検査することで、１つのテスト端子を用いて２つの抵抗素子をテストする方法が実現できる。

本発明の半導体回路の検査方法は、前記テスト端子に前記第１のスイッチ手段がＯＮしかつ前記第２のスイッチ手段がＯＦＦする範囲の第１の電流を流し、前記テスト端子にかかる第１の電圧を測定し、前記テスト端子に前記第１のスイッチ手段がＯＮしかつ前記第２のスイッチ手段がＯＦＦする範囲で前記第１の電流とは別の第２の電流を流し、前記テスト端子にかかる第２の電圧を測定し、前記第１の電流および前記第２の電圧から前記第１の抵抗素子の抵抗値を検査する工程と、前記テスト端子に前記第２のスイッチ手段がＯＮしかつ前記第１のスイッチ手段がＯＦＦする範囲の第３の電流を流し、前記テスト端子に流れる第３の電圧を測定し、前記テスト端子に前記第２のスイッチ手段がＯＮしかつ前記第１のスイッチ手段がＯＦＦする範囲で前記第１の電流とは別の第４の電流を流し、前記テスト端子に流れる第４の電圧を測定し、前記第３の電圧および前記第４の電圧から前記第２の抵抗素子の抵抗値を検査する工程とを含むことを特徴としている。

上記の構成によれば、テスト端子に２つ異なるの電流を流して、テスト端子にかかる電圧から抵抗値を測定することで、１つのテスト端子を用いて２つの抵抗素子をテストする方法を実現できる。

本発明の半導体回路の検査方法は、前記第１の抵抗素子および前記第２の抵抗素子の抵抗値を測定した結果を所定の値と比較することによって、前記第１の抵抗素子および前記第２の抵抗素子の抵抗値を検査し、前記抵抗値の検査をもって、当該半導体回路を含む半導体デバイスの抵抗素子の検査とすることを特徴としている。

上記の構成によれば、抵抗素子の抵抗値の測定結果を用いて、該抵抗素子を用いた半導体回路を含む半導体デバイス全体の良否を検査することができる。

本発明は、以上のように、第１の固定電位点および第２の固定電位点と、第１のスイッチ手段および第２のスイッチ手段と、抵抗値が検査される第１の抵抗素子および第２の抵抗素子と、前記抵抗値を検査するための第１の抵抗素子と前記第２の抵抗素子とに共通のテスト端子とを備え、記第１のスイッチ手段は、前記第１の固定電位点と前記テスト端子との間にかけられた電位差に基づくスイッチ動作によってＯＮ状態とＯＦＦ状態とが切り替わり、第２のスイッチ手段は、第２の固定電位点と前記テスト端子との間にかけられた電位差に基づくスイッチ動作によってＯＮ状態とＯＦＦ状態とが切り替わり、第１のスイッチ手段および前記第１の抵抗素子は、前記第１の固定電位点と前記テスト端子との間で直列に接続され、第２のスイッチ手段および第２の抵抗素子は、第２の固定電位点と前記テスト端子との間で直列に接続されているので、２種類の抵抗をテストする際に外部接続端子数が少なくて済む半導体回路を実現することができる。

また、本発明の半導体回路では、第１の固定電位点および第２の固定電位点と、制御端子を備えた第１のスイッチ手段および第２のスイッチ手段と、抵抗値が検査される第１の抵抗素子および第２の抵抗素子と、前記抵抗値を検査するための前記第１の抵抗素子と前記第２の抵抗素子とに共通のテスト端子とを備え、第１のスイッチ手段および第２のスイッチ手段は、制御端子とテスト端子との間にかけられた電位差に基づくスイッチ動作によってＯＮ状態とＯＦＦ状態とが切り替わり、第１のスイッチ手段および第１の抵抗素子は、第１の固定電位点とテスト端子との間で直列に接続され、第２のスイッチ手段および第２の抵抗素子は、第２の固定電位点とテスト端子との間で直列に接続されているので、２種類の抵抗をテストする際に外部接続端子数が少なくて済む半導体回路を実現することができる。

［実施形態１］
本発明の一実施形態について図１〜図３に基づいて説明すると以下の通りである。

図１は本発明の一実施形態を示すものであり、半導体テスト回路（半導体回路）１０の回路構成を示している。

半導体テスト回路１０は、テスト端子ＴＥＳＴ、第１の抵抗素子Ｒ１、第２の抵抗素子Ｒ２、第１のダイオード（第１のスイッチ手段）Ｄ１、第２のダイオード（第２のスイッチ手段）Ｄ２、第１の固定電位点１１、第２の固定電位点１２、および、接続点１３を含んでいる。この半導体テスト回路１０は半導体デバイスに備えられ、当該半導体デバイスに用いられている第１の抵抗素子Ｒ１と同じ設計抵抗値の抵抗、および、第２の抵抗素子Ｒ２と同じ設計抵抗値の抵抗のそれぞれの抵抗値がどのような値に製造されたのかを検査する回路である。第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２は、本発明によって抵抗値を検査する対象の抵抗素子である。

半導体テスト回路１０は、電源Ｖｃｃ、第１の抵抗素子Ｒ１、第１のダイオードＤ１のアノード、第１のダイオードのカソード、第２のダイオードＤ２のアノード、第２のダイオードＤ２のカソード、第２の抵抗素子Ｒ２、ＧＮＤの順番で接続されている。第１のダイオードＤ１および第２のダイオードＤ２の接続点である接続点１３には、テスト端子ＴＥＳＴが接続されている。

第１の固定電位点１１は、電源電圧Ｖｃｃを持つ電源Ｖｃｃと、第１抵抗素子Ｒ１とに接続されている。

第２の固定電位点１２は、ＧＮＤと、第２の抵抗素子Ｒ２とに接続されている。

テスト端子ＴＥＳＴは、外部のテスト用回路を接続するためのものである。

第１のダイオードＤ１および第２のダイオードＤ２は、第１のスイッチ手段および第２のスイッチ手段として動作するものである。上記ダイオードは、ダイオードの一般的な性質として、略０．７Ｖの電圧を両端子にかけることによって順方向に導通する性質をもっている。従って、以下では、第１のダイオードＤ１および第２のダイオードＤ２のそれぞれについて、順方向に略０．７Ｖの電圧が印加されている場合にはＯＮ状態にあり、順方向にそれよりも小さい電圧しか印加されていない場合にはＯＦＦ状態にあるものとする。なお、ＯＦＦ状態でも、以下の説明から分かるように電流は小さいながら流れ得る。このように、第１のダイオードＤ１および第２のダイオードＤ２は、順方向に印加される略０．７Ｖの電圧を境にしてＯＮ状態とＯＦＦ状態とが切り替わる。

次に、本実施形態の半導体回路を用いて抵抗素子の抵抗値を検査する方法について、図２および図３に基づいて説明する。

図２は、半導体テスト回路１０のテスト端子ＴＥＳＴに定電圧を発生する直流電源１５を接続した構成を示した概略図である
直流電源１５は、テスト端子ＴＥＳＴと、ＧＮＤ１４とに接続される。

今、第１の固定電位点１１に電源電圧Ｖｃｃが、第２の固定電位点１２にＧＮＤが与えられた状態で、直流電源１５に、１）０Ｖと、２）０．２Ｖとの電圧を与えた場合について説明する。また、電源電圧Ｖｃｃは０．７Ｖよりも大きい電圧であるとする。

１）の場合、直流電源１５の電圧が０Ｖでなので、テスト端子ＴＥＳＴにかかる電圧は０Ｖである。第２のダイオードＤ２にかかる電圧も０Ｖとなるため、第２のダイオードＤ２はＯＦＦ状態となり、かつ、第２のダイオードＤ２には電流が流れない。

一方、第１のダイオードＤ１はＯＮ状態となり、第１の抵抗素子Ｒ１および第１のダイオードＤ１には、以下の式１における電流Ｉ１１が流れる。

Ｖｃｃ＝Ｉ１１・Ｒ１＋Ｖ_Ｔ・ｌｎ（Ｉ１１／Ｉｓ）……（１）
ここで、Ｖ_Ｔは熱電圧ｋＴ／ｑ（ｑ：電子の電荷量、ｋ：ボルツマン定数、Ｔ：絶対温度）を、Ｉｓはダイオードの逆方向飽和電流を示す。

第２のダイオードＤ２には電流が流れないため、電流Ｉ１１はテスト端子ＴＥＳＴから直流電源１５側に流れ出る。

次に、２）の場合、直流電源１５の電圧が０．２Ｖなので、第１のダイオードＤ１には、式２で示す電流Ｉ１２が流れる。

０．２Ｖ＝Ｉ１２・Ｒ１＋Ｖ_Ｔ・ｌｎ（Ｉ１２／Ｉｓ）……（２）
このとき、第２のダイオードＤ２はＯＦＦ状態となり、第２のダイオードＤ２に流れる電流Ｉ２２はごく微量であるため０に近似され、テスト端子ＴＥＳＴから直流電源１５側に流れ出る電流Ｉ１２−Ｉ２２は、Ｉ１２に近似される。

式１および式２より、式３が求められる。

０．２Ｖ＝（Ｉ１１／Ｉ１２）・Ｒ１＋Ｖ_Ｔ／ｌｎ（Ｉ１１／Ｉ１２）……（３）
テスト端子ＴＥＳＴに流れる電流Ｉ１１および電流Ｉ２２を測定し、その値を式３に当てはめることで、第１の抵抗素子Ｒ１の抵抗値を測定することができる。

なお、テスト端子ＴＥＳＴの電圧が０．２Ｖの場合は、第２のダイオードＤ２には、次の式４の電流Ｉ２２が流れる。

０．２Ｖ＝Ｉ２２・Ｒ２＋Ｖ_Ｔ・ｌｎ（Ｉ２２／Ｉｓ）……（４）
そのため、正確には、テスト端子ＴＥＳＴから流れ出る電流は、Ｉ１２−Ｉ２２となる。しかし、飽和電流ＩｓはシリコンＰＮ接合型ダイオードの場合、通常１×１０^−１５Ａ程であり、Ｉ２２は約２ｐＡと極めて微小の値となる。一方、Ｉ１１、Ｉ１２の値は、例えば、Ｖｃｃ＝３Ｖ、Ｒ１＝１ｋΩの場合は、Ｉ１１＝２．２６ｍＡ、Ｉ１２＝２．０６ｍＡであり、Ｉ２２に比べてはるかに大きく、テスト端子ＴＥＳＴから流れ出る電流はＩ１２とほぼ近似できる。

このように、本実施の形態では、第１のダイオードＤ１をＯＮ状態とし、第２のダイオードＤ２をＯＦＦ状態とするに際して、特に、第２のダイオードＤ２に流れる電流が第１のダイオードに流れる電流に対して無視できる位の値となるような電圧をテスト端子ＴＥＳＴに印加するようにしている。これにより、特に第１の抵抗素子Ｒ１の抵抗値を正確に求めることができる。

図３は、半導体テスト回路１０の抵抗素子Ｒ２を検査する構成を示した概略図である。図２とは、直流電源１５が直流電源２５に変わったところが異なっている。

今、第１の固定電位点１１に電源電圧Ｖｃｃが、第２の固定電位点１２にＧＮＤが与えられた状態で、直流電源２５に、１）Ｖｃｃと、２）Ｖｃｃ−０．２Ｖとの電圧を与えた場合について説明する。

１）の場合、テスト端子ＴＥＳＴに直流電源２５側から流れ込む電流Ｉ２１は式５のようになる。

Ｖｃｃ＝Ｉ２１・Ｒ２＋Ｖ_Ｔ・ｌｎ（Ｉ２１／Ｉｓ）……（５）
２）の場合、テスト端子ＴＥＳＴに直流電源２５側から流れ込む電流Ｉ２２は式６のようになる。

Ｖｃｃ−０．２Ｖ＝Ｉ２２・Ｒ２＋Ｖ_Ｔ・ｌｎ（Ｉ２２／Ｉｓ）……（６）
式５および式６から、式３と同様に下の式７が導かれる。

０．２Ｖ＝（Ｉ２１−Ｉ２２）・Ｒ２＋Ｖ_Ｔ・ｌｎ（Ｉ２１／Ｉ２２）……（７）
上記式７にＩ２１およびＩ２２の値を代入することによって、第２の抵抗素子Ｒ２の抵抗値を測定することができる。

また、ここでは、第１のダイオードＤ１をＯＦＦ状態とし、第２のダイオードＤ２をＯＮ状態とするに際して、特に、第１のダイオードＤ１に流れる電流が第２のダイオードＤ２に流れる電流に対して無視できる位の値となるような電圧をテスト端子ＴＥＳＴに印加するようにしている。これにより、特に第２の抵抗素子Ｒ２の抵抗値を正確に求めることができる。

なお、上述の説明では、直流電源１５および直流電源２５を用いてテスト端子ＴＥＳＴの電圧を設定し、テスト端子ＴＥＳＴに流れる電流を測定することで第１および第２の抵抗素子Ｒ１・Ｒ２の抵抗値を測定する場合について説明したが、これに限るものではない。定電流源を用いてテスト端子ＴＥＳＴに流れる電流を設定し、テスト端子ＴＥＳＴにかかる電圧を測定することによって、第１および第２の抵抗素子Ｒ１・Ｒ２の抵抗値を測定する方法あってもよい。第１および第２のスイッチ手段に用いた第１および第２のダイオードＤ１・Ｄ２を順方向にＯＮ状態とし、またＯＦＦ状態とする設定を用いれば、直流電源１５および直流電源２５を用いる場合と略同様の効果が得られる。

例えば、既知の電流Ｉ１１、Ｉ１２をテスト端子ＴＥＳＴから引き抜いた時の電圧測定結果を、それぞれＶ１、Ｖ２とすると、下の式８が成り立ち、第１の抵抗素子Ｒ１の検査を行うことが出来る。

Ｖ２−Ｖ１＝（Ｉ１１−Ｉ１２）・Ｒ１＋ＶＴ・ｌｎ（Ｉ１１／Ｉ１２）……（８）
同様に、既知の電流Ｉ２１、Ｉ２２から、第２の抵抗素子Ｒ２の検査を行うことが出来る。

ただし、直流電源１５および直流電源２５を用いる場合のように、第１および第２のスイッチ手段の動作決定がテスト端子ＴＥＳＴに印加した電圧によるものである場合は、ダイオードの導通のＯＮ／ＯＦＦの設定が容易なので、特に効果が大きい。

以上のように、半導体テスト回路１０は、１つのテスト端子ＴＥＳＴを用いて第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２に流れる電流を切り替えて、別々に測定できる回路として構成されているので、外部接続端子数の少ない抵抗値検査用の半導体回路を実現できる。なお、半導体テスト回路１０の電源ＶｃｃおよびＧＮＤは、半導体テスト回路１０が備えられる半導体デバイスの他の回路部分と共通でよいので、抵抗値検査用に電源端子が増加することはない。

上記の構成によれば、第１のダイオードＤ１および第２のダイオードＤ２を用いて第１および第２のスイッチ手段を構成できるので、本発明の半導体回路を簡素な回路で実現できるという効果を奏する。
［実施形態２］
本発明の別の実施形態について図４に基づいて説明すると以下の通りである。

本実施形態は実施形態１の応用例であり、図１〜図３に示される半導体テスト回路に比べて、第１のスイッチ手段および第２のスイッチ手段の構成が異なり、その他の構成は同様である。なお、上記実施形態で説明した構成と同様の機能を有する構成には同一の符号を付して、その説明を省略する。

図４は、実施形態１の応用例であり、図１で示した半導体テスト回路１０における消費電力を減らす為の構成を持った半導体テスト回路４０を示す回路図である。

図４に示すように、実施形態２における半導体テスト回路４０は、第１のスイッチ手段として、図１で示した第１のダイオードＤ１の代わりに、順方向に直列に接続された複数のダイオードＤｘ１を第１のスイッチ手段として、図１で示した第１のダイオードＤ２の代わりに、順方向に直列に接続された複数のダイオードＤｘ２を第２のスイッチ手段として用いている。

図１で示した上記の実施形態１では、第１の固定電位点１１と第２の固定電位点１２との間にＶｃｃの電位差がかかっており、第１のダイオードＤ１、第２のダイオードＤ２、第１の抵抗素子Ｒ１、および、第２の抵抗素子Ｒ２が直列に接続されているために、半導体テスト回路１０を用いて第１および第２の抵抗素子Ｒ１・Ｒ２の抵抗値を検査しないときにも絶えず電流が流れており、第１および第２のダイオードＤ１・Ｄ２や第１および第２の抵抗素子Ｒ１・Ｒ２における電力消費や発熱などを引き起こす。

実施形態１では、例えば、第１の抵抗素子Ｒ１の抵抗値＝第２の抵抗素子Ｒ２の抵抗値＝２ｋΩ、第１の固定電位点１１と第２の固定電位点１２との間の電位差Ｖｃｃ＝３Ｖとした場合、略７８８μＡの電流が流れる。

本実施形態では、複数のダイオードＤｘ１および複数のダイオードＤｘ２として、３つの第１のダイオードＤ１および第２のダイオードＤ２と同じダイオードを直列接続して用い、それぞれ第１のスイッチ手段および第２のスイッチ手段として用いている。上記の構成で、第１の抵抗素子Ｒ１の抵抗値＝第２の抵抗素子Ｒ２の抵抗値＝２ｋΩ、第１の固定電位点１１と第２の固定電位点１２との間の電位差Ｖｃｃ＝３Ｖとした場合、半導体テスト回路４０に流れる電流は略０．２２４μＡとなる。

上記構成では、実施形態１と比較して、第１のスイッチ手段および第２のスイッチ手段は、用いられる複数のダイオードによって、順方向電圧が３倍になっている。

実施形態１と同様に、定電圧を発生する直流電源または定電流源をテスト端子に接続した場合、半導体テスト回路４０には下の式９が成り立つ。

０．２Ｖ＝（Ｉ１１−Ｉ１２）・Ｒ１＋３・Ｖ_Ｔ・ｌｎ（Ｉ１１／Ｉ１２）……（９）
上記式９により、実施形態１と同様に、電流Ｉ１１および電流Ｉ１２の値を用いて、抵抗素子Ｒ１および抵抗素子Ｒ１を測定することができ、なおかつ、テスト端子ＴＥＳＴになにも接続しない場合にかかる消費電力を大幅に減らすことができる。

以上のように、上記の構成によれば、テスト端子に何も接続していないときは、テスト用の回路に電流がわずかにしか流れないので、無駄な電力の消費を削減できるという効果を奏する。
［実施形態３］
本発明の別の実施形態について図５〜図７に基づいて説明すると以下の通りである。

図５は本発明の一実施形態を示すものであり、半導体テスト回路５０の回路構成を示している。

半導体テスト回路５０は、テスト端子ＴＥＳＴ、第１の抵抗素子Ｒ１、第２の抵抗素子Ｒ２、分圧するための抵抗素子Ｒａおよび抵抗素子Ｒｂ、第１のトランジスタ（第１のスイッチ手段）Ｑ１、第２のトランジスタ（第２のスイッチ手段）Ｑ２、第１の固定電位点５１、第２の固定電位点５２、接続点５３、および、接続点５６を含んでいる。

この半導体テスト回路５０は半導体デバイスに備えられ、当該半導体デバイスに用いられている第１の抵抗素子Ｒ１と同じ設計抵抗値の抵抗、および、第２の抵抗素子Ｒ２と同じ設計抵抗値の抵抗素子のそれぞれの抵抗値がどのような値に製造されたのかを検査する回路である。第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２は、本発明によって抵抗値を検査する対象の抵抗素子である。

第１のトランジスタＱ１は、ＮＰＮ型である。

第２のトランジスタＱ２は、ＰＮＰ型である。

なお、第１および第２のトランジスタＱ１・Ｑ２は、第１および第２のスイッチ手段と呼んでいるが、ＯＮ状態では増幅領域で用いるものとする。

半導体テスト回路５０は、電源Ｖｃｃ、第１のトランジスタＱ１のコレクタ、第１のトランジスタＱ１のエミッタ、第１の抵抗素子Ｒ１、第２の抵抗素子Ｒ２、第２のトランジスタＱ２のエミッタ、第２のトランジスタＱ２のコレクタ、ＧＮＤの順番で接続されている。第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２との接続点である接続点５３には、テスト端子ＴＥＳＴが接続されている。

また、半導体テスト回路５０は、上記回路構成と並列に、電源ＶｃｃとＧＮＤとの間に、抵抗素子Ｒａおよび抵抗素子Ｒｂが順番に接続されている。抵抗素子Ｒａおよび抵抗素子Ｒｂの接続点である接続点５６には、第１のトランジスタＱ１および第２のトランジスタＱ２のベース端子が接続されている。接続点５６の電位は、抵抗素子Ｒａおよび抵抗素子Ｒｂの抵抗値によって、Ｖｃｃ〜ＧＮＤ間の電圧で任意に設定される。

第１の固定電位点５１は、電源電圧Ｖｃｃを持つ電源Ｖｃｃと、第１の抵抗素子Ｒ１とに接続されている。

第２の固定電位点５２は、ＧＮＤと、第２の抵抗素子Ｒ２とに接続されている。

テスト端子ＴＥＳＴは、外部のテスト用回路を接続するためのもので、第１の抵抗素子Ｒ１と、第２の抵抗素子Ｒ２との接続点５３に接続されている。

上記の回路構成において、接続点５６にかかる電位Ｖｒｅｆは、下の式１０によって示される。

Ｖｒｅｆ＝Ｖｃｃ・Ｒｂ／（Ｒａ＋Ｒｂ）……（１０）
また、このとき各トランジスタの特性は、シリコン接合型トランジスタであれば、ダイオードと同様に、ベース−エミッタ間に略０．７Ｖの電圧を両端子にかけることによってベース−エミッタ間が順方向に導通し、コレクタ−エミッタ間が導通する特性を示す。従って、以下では、第１のトランジスタＱ１および第２のトランジスタＱ２のそれぞれについて、ベース−エミッタ間の順方向に略０．７Ｖの電圧が印加されている場合にはトランジスタがＯＮ状態にあり、ベース−エミッタ間の順方向にそれよりも小さい電圧しか印加されていない場合にはトランジスタがＯＦＦ状態にあるものとする。

次に、本実施形態の半導体回路を用いて抵抗素子の抵抗値を検査する方法について、図６および図７に基づいて説明する。

図６は、半導体テスト回路５０にテスト端子ＴＥＳＴに定電圧を発生する直流電源５５を接続し、第１の抵抗素子Ｒ１を検査する構成を示した概略図である。

直流電源５５は、テスト端子ＴＥＳＴと、ＧＮＤ５４とに接続される。

上記の回路構成において、接続点５６にかかる電位Ｖｒｅｆは、上記の式１０によって示される。

今、第１の固定電位点５１に電源電圧Ｖｃｃが、第２の固定電位点５２にＧＮＤ電位が与えられた状態で、直流電源５５からテスト端子ＴＥＳＴに、１）Ｖｒｅｆ−Ｖ１と、２）Ｖｒｅｆ−Ｖ２との電圧を与えた場合について説明する。

１）の場合、テスト端子ＴＥＳＴの電位がＶｒｅｆ−Ｖ１、第１および第２のトランジスタＱ１・Ｑ２のベース端子の電位がＶｒｅｆなので、第１のトランジスタＱ１および第２のトランジスタＱ２のベース端子には、テスト端子ＴＥＳＴに対してＶ１の電圧がかかる。

ここで、Ｖ１を第１のトランジスタＱ１のベース−エミッタ間における順方向電圧Ｖｂｅよりも大きくすると、第１のトランジスタＱ１はＯＮ状態となり、第２トランジスタＱ２はＯＦＦ状態となる。この時、第１の抵抗素子Ｒ１に流れる電流をＩ１１とし、第１のトランジスタＱ１のベース電流を無視すると、下の式１１が成立する。

Ｖ１＝Ｉ１１・Ｒ１＋Ｖ_Ｔ・ｌｎ（Ｉ１１／Ｉｓｎ）……（１１）
ここで、Ｖ_Ｔは熱電圧、Ｉｓｎは第１のトランジスタＱ１の逆方向飽和電流を示す。一方、第２のトランジスタＱ２のベース−エミッタ間には逆方向に電圧Ｖ１がかかっているため、ＯＦＦ状態となって第２の抵抗素子Ｒ２には電流が流れない。このため、テスト端子ＴＥＳＴから直流電源５５側に流れ出る電流は、Ｉ１１の値となる。

同様に、２）の場合、直流電源５５の電位がＶｒｅｆ−Ｖ２、ベース端子の電位がＶｒｅｆなので、第１のトランジスタＱ１および第２のトランジスタＱ２のベース端子には、テスト端子ＴＥＳＴに対してＶ２の電圧がかかる。

ここで、Ｖ２を第１のトランジスタＱ１のベース−エミッタ間における順方向電圧Ｖｂｅよりも大きくすると、第１のトランジスタＱ１はＯＮ状態となりし、第２トランジスタＱ２はＯＦＦ状態となる。この時、第１の抵抗素子Ｒ１に流れる電流をＩ１２とし、第１のトランジスタＱ１のベース電流を無視すると、下の式１２が成立する。

Ｖ２＝Ｉ１２・Ｒ１＋Ｖ_Ｔ・ｌｎ（Ｉ１２／Ｉｓｎ）……（１２）
このとき、テスト端子ＴＥＳＴから直流電源５５側に流れ出る電流は、Ｉ１２の値となる。

上記式１１および式１２より、下の式１３が求められる。

Ｖ１−Ｖ２＝（Ｉ１１−Ｉ１２）・Ｒ１＋Ｖ_Ｔ・ｌｎ（Ｉ１１／Ｉ１２）……（１３）
式１３に電流Ｉ１１および電流Ｉ１２の値を代入することで、抵抗素子Ｒ１の抵抗値を測定することができる。

図７は、図６とは直流電源５５の代わりに定電圧を発生する直流電源５５を用いる以外は同様の構成で、第２の抵抗素子Ｒ２を検査する状態を示した概略図である。なお、上述の同じ構成部材についての説明は省略する。

今、第１の固定電位点５１に電源電圧Ｖｃｃが、第２の固定電位点５２にＧＮＤ電位が与えられた状態で、直流電源５５からテスト端子ＴＥＳＴに、１）Ｖｒｅｆ＋Ｖ１と、２）Ｖｒｅｆ＋Ｖ２との電圧を与えた場合について説明する。

これらの場合は、第１のトランジスタＱ１がＯＦＦ状態となり、第２のトランジスタＱ２がＯＮ状態となる。

１）の場合、テスト端子ＴＥＳＴに直流電源５５側から流れ込む電流をＩ２１とすると、式１４が成立する。

Ｖ１＝Ｉ２１・Ｒ２＋Ｖ_Ｔ・ｌｎ（Ｉ２１／Ｉｓｐ）……（１４）
２）の場合、テスト端子ＴＥＳＴに直流電源５５側から流れ込む電流をＩ２２とすると、式１５が成立する。

Ｖ２＝Ｉ２２・Ｒ２＋Ｖ_Ｔ・ｌｎ（Ｉ２２／Ｉｓｐ）……（１５）
式１４および式１５から、下の式１６が導かれる。

Ｖ１−Ｖ２＝（Ｉ２１−Ｉ２２）・Ｒ２＋Ｖ_Ｔ・ｌｎ（Ｉ２１／Ｉ２２）……（１６）
上記式１６にＩ２１およびＩ２２の値を代入することによって、第２の抵抗素子Ｒ２の抵抗値を測定することができる。

なお、上述の説明では、直流電源５５および直流電源５５を用いてテスト端子ＴＥＳＴの電圧を設定し、テスト端子ＴＥＳＴに流れる電流を測定することで第１および第２の抵抗素子Ｒ１・Ｒ２の抵抗値を測定する場合について説明したが、これに限るものではない。定電流源を用いてテスト端子ＴＥＳＴに流れる電流を設定し、テスト端子ＴＥＳＴにかかる電圧を測定することによって、第１および第２の抵抗素子Ｒ１・Ｒ２の抵抗値を測定する方法もある。第１および第２のスイッチ手段に用いた第１および第２のトランジスタＱ１・Ｑ２の一方をＯＮ状態とし、他方をＯＦＦ状態とする設定を用いれば、直流電源５５および直流電源５５を用いた場合と略同様の効果が得られる。

例えば、既知の電流Ｉ１１、Ｉ１２をテスト端子ＴＥＳＴから引き抜いた時の電圧測定結果を、それぞれＶ１、Ｖ２とすると、上の式８が成り立ち、第１の抵抗素子Ｒ１の検査を行うことが出来る。

ただし、本実施形態のように、第１および第２のスイッチ手段の動作の決定がテスト端子ＴＥＳＩに印加する電圧によるの場合は、第１および第２のスイッチ手段にトランジスタを用いると、ＯＮ／ＯＦＦ状態の設定が容易なので、特に効果が大きい。

以上のように、半導体テスト回路５０によれば、１つのテスト端子ＴＥＳＴを用いて第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２に流れる電流を切り替えて、別々に測定できる回路を構成するので、外部接続端子数の少ない抵抗値検査用の半導体回路を実現できる。なお、半導体テスト回路５０の電源ＶｃｃおよびＧＮＤは、半導体テスト回路５０が備えられる半導体デバイスの他の回路部分と共通でよいので、抵抗値検査用に電源端子が増加することはない。

上記の構成によれば、第１および第２のスイッチ手段として第１のトランジスタＱ１および第２のトランジスタＱ２を使用するので、特に同様のトランジスタを多数使用した半導体デバイスに抵抗値検査用の半導体回路を構成する場合に、半導体素子を構成しやすい。
［実施形態４］
本発明の別の実施形態について図８に基づいて説明すると以下の通りである。

本実施形態は実施形態３の応用例であり、図５〜図７に示される半導体テスト回路５０に比べて、第１の固定電位点５１と第２の固定電位点５２との間にかかる電位を分圧するための抵抗素子Ｒａおよび抵抗素子Ｒｂが複数のダイオードＤｘ１および複数のダイオードＤｘ２に置き換わっている点で構成が異なり、その他の構成は同様である。なお、上記実施形態で説明した構成と同様の機能を有する構成には同一の符号を付して、その説明を省略する。

図８は、実施形態３の応用例であり、図５で示した半導体テスト回路５０における消費電力を減らす為の構成を持った半導体テスト回路８０を示す回路図である。

図８に示すように、実施形態４における半導体テスト回路８０は、図５で示した分圧するための抵抗素子Ｒａの代わりに順方向に直列に接続された複数のダイオードＤｘ１を用い、分圧するための抵抗素子Ｒｂの代わりに順方向に直列に接続された複数のダイオードＤｘ２を用いている。

実施形態３の図５では、半導体テスト回路５０の抵抗値を検査しないときに、テスト端子ＴＥＳＴに何も接続しなければ、第１のトランジスタＱ１および第２のトランジスタＱ２はＯＦＦ状態であるため、第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２を通って電流が流れることはない。しかし、第１のトランジスタＱ１および第２のトランジスタＱ２にベース電位を与えるための抵抗素子Ｒａおよび抵抗素子Ｒｂ介して第１の固定電位点５１と、第２の固定電位点５２との間に絶えず電流が流れている。

抵抗素子Ｒａの抵抗値＝抵抗素子Ｒｂの抵抗値＝１０ｋΩとし、第１の固定電位点１１と第２の固定電位点１２との間の電位差Ｖｃｃ＝３Ｖとした場合、略１５０μＡの電流が流れる。

本実施形態では、複数のダイオードＤｘ１および複数のダイオードＤｘ２として、３つ同じダイオードを直列接続して用い、それぞれ分圧するための抵抗素子Ｒａおよび抵抗素子Ｒｂとして用いている。上記の構成で、抵抗素子Ｒ１の抵抗値＝抵抗素子Ｒ２の抵抗値＝１０ｋΩ、第１の固定電位点８１と第２の固定電位点８２との間の電位差Ｖｃｃ＝３Ｖとした場合、半導体テスト回路８０に流れる電流は略０．２２５μＡとなる。

上記の構成により、本実施形態は、実施形態３と同様に、電流Ｉ１１および電流Ｉ１２の値を用いて、抵抗素子Ｒ１および抵抗素子Ｒ１を測定することができ、なおかつ、テスト端子ＴＥＳＴになにも接続しない場合にかかる消費電力を大幅に減らすことができる。

以上のように、テスト端子に何も接続していないときは、テスト用の回路に電流がわずかにしか流れないので、無駄な電力の消費を削減できるという効果を奏する。
［実施形態５］
図９は本発明の実施形態を示すものであり、本発明の半導体回路を含む半導体デバイスの要部構成を示す回路図である。

光通信装置９０は、半導体デバイスである双方向光通信デバイス９１と、双方向光通信デバイス９１に設けられた外部接続端子に接続された入出力デバイスとを含んでいる。

双方向光通信デバイス９１には、外部接続端子として、フォトダイオードＰＤ１が接続される受信光入力端子９２、送信信号を入力するための送信信号入力端子９３、テスト用電源が接続されるテスト端子９４（前記テスト端子ＴＥＳＴに相当）、受信した信号を出力するための受信出力端子９５、発光ダイオードＰＤ２を介して電圧Ｖｃｃに接続される送信光出力端子９６が設けられている。

双方向光通信デバイス９１内部には、受信光入力端子９２と受信出力端子９５との間にアンプＡ１と抵抗素子Ｒｒｘとが並列に接続されている。

双方向光通信デバイス９１内部には、また、送信信号入力端子９３と送信信号出力端子９６との間にアンプＡ２、トランジスタＱｔ１のベース、トランジスタＱｔ１のコレクタが順に接続され、トランジスタＱｔ１のエミッタは、抵抗素子Ｒｔｘを介して接地されている。

双方向光通信デバイス９１内部には、また、テスト端子９４の先に、本発明の半導体回路が接続されている。半導体回路は、実施形態１の半導体テスト回路１０と同様の回路構成で、順に、第１の固定電位点９７、第１の抵抗素子Ｒｒｘ’、第１のダイオードＤ１、接続点９９、第２のダイオードＤ２、第２の抵抗素子Ｒｔｘ’、および、第２の固定電位点９８が接続されてなる。

第１の抵抗素子Ｒｒｘ’は、抵抗素子Ｒｒｘと同じ特性をもって双方向光通信デバイス９１上に構成されたものであり、半導体テスト回路によって抵抗値が検査されるものである。

第２の抵抗素子Ｒｔｘ’は、抵抗素子Ｒｔｘと同じ特性をもって双方向光通信デバイス９１上に構成されたものであり、半導体テスト回路によって抵抗値が検査されるものである。

上記の構成により、テスト端子９４に電源を接続し、上述の実施形態の方法を用いて、第１の抵抗素子Ｒｒｘ’および第２の抵抗素子Ｒｔｘ’の検査を行うことで、抵抗素子Ｒｒｘおよび抵抗素子Ｒｒｔの検査とし、双方向光通信デバイス９１全体の良否を検査する。

以上のように、テスト端子９４に２つの異なる電圧を印加して、テスト端子９４に流れる電流から抵抗値を測定する、あるいは、テスト端子９４に２つの異なるの電流を流して、テスト端子９４にかかる電圧から抵抗値を測定することで、１つのテスト端子を用いて２つの抵抗素子をテストする方法を実現できる。

また、上記双方向光通信デバイス９１上に半導体テスト回路として実施形態２〜４の半導体テスト回路を設けて、抵抗値を検査してもよいことはもちろんである。
［実施形態６］
図１０は本発明の実施形態を示すものであり、本発明の半導体回路を用いたテスト方法を示す概略図である。

テスト装置１００は、デバイス試験装置１０１と、被測定デバイス１０２とを含む。

被測定デバイス１０２は、実施形態５の双方向光通信デバイス９１のように、実施形態１と同様の半導体テスト回路を含む構成であり、同様の機能を有する構成はその説明を省略する。

被測定デバイス１０２内のテスト端子ＴＥＳＴに、デバイス試験装置１０１の接続端子１０４が接続されている。

接続端子１０４は、電流計１０５を介して可変電圧源１０６に接続されている。

ソフトウェア処理部１０３は、可変電圧源１０６の設定電圧を制御し、電流計１０５の値を検出する。設定電圧および電流計１０５の検出結果から、第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２の抵抗値を検査し、予め用意したそれぞれの抵抗の検査基準値との比較を行う。算出したそれぞれの抵抗値が基準値内であれば良品とし、基準値外であれば不良品と判定する。

本実施形態では、第１の抵抗素子Ｒ１の抵抗値を測定した結果が９ｋΩ〜１１ｋΩの場合、第１の抵抗素子Ｒ１を良品と判定する。また、第２の抵抗素子Ｒ２の抵抗値を測定した結果が、９０Ω〜１１０Ωの場合、第２の抵抗素子Ｒ２を良品と判断する。これらの検査結果から、被測定デバイス１０２の良否を検査する。

上記の構成によれば、前記第１の抵抗素子Ｒ１の抵抗値の測定結果、および、前記第２の抵抗素子Ｒ２の抵抗値の測定結果を所定の値と比較することによって、被測定デバイス１０２の良否を検査する検査方法を実現することができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、１つのテスト端子を用いて第１の抵抗素子および第２の抵抗素子に流れる電流を切り替えて、別々に検査できる回路を構成するので、外部接続端子数の少ない半導体テスト回路を実現できるので、各種半導体デバイスの半導体テスト回路に好適に利用できる。

本発明の実施形態１を示すものであり、ダイオードをスイッチ手段に用いた半導体テスト回路の要部構成を示す回路図である。 ダイオードをスイッチ手段に用いた図１に示した半導体テスト回路の一方の抵抗素子を検査する方法を示す概略図である。 ダイオードをスイッチ手段に用いた図１に示した半導体テスト回路の他方の抵抗素子を検査する方法を示す概略図である。 本発明の実施形態２を示すものであり、複数のダイオードをスイッチ手段に用いた半導体テスト回路の要部構成を示す回路図である。 本発明の実施形態３を示すものであり、トランジスタをスイッチ手段に用いた半導体テスト回路の要部構成を示す回路図である。 トランジスタをスイッチ手段に用いた図５に示した半導体テスト回路の一方の抵抗素子を検査する方法を示す概略図である。 トランジスタをスイッチ手段に用いた図５の半導体テスト回路の他方の抵抗素子を検査する方法を示す概略図である。 本発明の実施形態４を示すものであり、複数のダイオードを分圧素子に用いた半導体テスト回路の要部構成を示す回路図である。 本発明の実施形態５を示すものであり、半導体テスト回路を含む半導体デバイスの要部構成を示す回路図である。 本発明の実施形態６を示すものであり、半導体テスト回路を用いたテスト方法を示す概略図である。 従来技術を示すものであり、半導体テスト回路の要部構成を示す回路図である。

符号の説明

１０ 半導体テスト回路（半導体回路）
１１ 第１の固定電位点（第１の固定電位点）
１２ 第２の固定電位点（第２の固定電位点）
１３ 接続点
１５ 直流電源
ＴＥＳＴ テスト端子（テスト端子）
Ｒ１ 第１の抵抗素子（第１の抵抗素子）
Ｒ２ 第２の抵抗素子（第２の抵抗素子）
Ｄ１ 第１のダイオード（第１のスイッチ手段）
Ｄ２ 第２のダイオード（第２のスイッチ手段）

Claims (11)

1. 第１の固定電位点および第２の固定電位点と、第１のスイッチ手段および第２のスイッチ手段と、抵抗値が検査される第１の抵抗素子および第２の抵抗素子と、前記抵抗値を検査するための前記第１の抵抗素子と前記第２の抵抗素子とに共通のテスト端子とを備え、
   前記第１のスイッチ手段は、前記第１の固定電位点と前記テスト端子との間にかけられた電位差に基づくスイッチ動作によってＯＮ状態とＯＦＦ状態とが切り替わり、
   前記第２のスイッチ手段は、前記第２の固定電位点と前記テスト端子との間にかけられた電位差に基づくスイッチ動作によってＯＮ状態とＯＦＦ状態とが切り替わり、
   前記第１のスイッチ手段および前記第１の抵抗素子は、前記第１の固定電位点と前記テスト端子との間で直列に接続され、
   前記第２のスイッチ手段および前記第２の抵抗素子は、前記第２の固定電位点と前記テスト端子との間で直列に接続されていることを特徴とする半導体回路。
2. 前記第１のスイッチ手段および前記第２のスイッチ手段には、それぞれダイオードを用い、前記第１のスイッチ手段および前記第２のスイッチ手段は、前記第１の固定電位点または前記第２の固定電位点のうちどちらか一方に向かって互いに順方向が同じ向きにそろって接続されていることを特徴とする請求項１記載の半導体回路。
3. 前記第１のスイッチ手段および前記第２のスイッチ手段には、複数の直列接続したダイオードをそれぞれ用い、前記複数の直列接続したダイオードの順方向電圧の和は、前記第１の固定電位点と前記第２の固定電位点との間にかけられた電位差よりも大きいことを特徴とする請求項２記載の半導体回路。
4. 第１の固定電位点および第２の固定電位点と、制御端子を備えた第１のスイッチ手段および第２のスイッチ手段と、抵抗値が検査される第１の抵抗素子および第２の抵抗素子と、前記抵抗値を検査するための前記第１の抵抗素子と前記第２の抵抗素子とに共通のテスト端子とを備え、
   前記第１のスイッチ手段および前記第２のスイッチ手段は、前記制御端子と前記テスト端子との間にかけられた電位差に基づくスイッチ動作によってＯＮ状態とＯＦＦ状態とが切り替わり、
   前記第１のスイッチ手段および前記第１の抵抗素子は、前記第１の固定電位点と前記テスト端子との間で直列に接続され、
   前記第２のスイッチ手段および前記第２の抵抗素子は、前記第２の固定電位点と前記テスト端子との間で直列に接続されていることを特徴とする半導体回路。
5. 前記第１の固定電位点および前記第２の固定電位点の電位をもとに電位が決定される第３の固定電位点をさらに備え、
   前記第１の抵抗素子は、前記第１のスイッチ手段と前記テスト端子との間に接続され、
   前記第２の抵抗素子は、前記第２のスイッチ手段と前記テスト端子との間に接続され、
   前記第３の固定電位点は、前記第１のスイッチ手段および前記第２のスイッチ手段の前記制御端子にそれぞれ接続されていることを特徴とする請求項４記載の半導体回路。
6. 前記第１の固定電位点は、前記第２の固定電位点よりも高電位側であり、
   前記第１のスイッチ手段には、ＮＰＮ型トランジスタを用い、コレクタは前記第１の固定電位点に接続され、エミッタは前記第１の抵抗素子に接続され、
   前記第２のスイッチ手段には、ＰＮＰ型トランジスタを用い、コレクタは前記第２の固定電位点に接続され、エミッタは前記第２の抵抗素子に接続され、
   前記ＮＰＮ型トランジスタおよび前記ＰＮＰ型トランジスタのベース端子に、前記第３の固定電位点が接続されていることを特徴とする請求項５記載の半導体回路。
7. 前記第１の固定電位点および前記第２の固定電位点を分圧して前記第３の固定電位点の電位を決定するために、高電位側から低電位側に向かって順方向を同じ向きにそろえて直列接続した複数のダイオードをさらに備え、
   前記複数のダイオードの順方向電圧の和は、前記第１の固定電位点と前記第２の固定電位点との間にかけられた電位差よりも大きいことを特徴とする請求項５または６記載の半導体回路。
8. 請求項１〜７のいずれか１項に記載の半導体回路を含むことを特徴とする半導体デバイス。
9. 請求項１〜７のいずれか１項に記載の半導体回路を検査する半導体回路の検査方法であって、
   前記テスト端子に前記第１のスイッチ手段がＯＮしかつ前記第２のスイッチ手段がＯＦＦする範囲の第１の電圧をかけ、前記テスト端子に流れる第１の電流を測定し、前記テスト端子に前記第１のスイッチ手段がＯＮしかつ前記第２のスイッチ手段がＯＦＦする範囲で前記第１の電圧とは別の第２の電圧をかけ、前記テスト端子に流れる第２の電流を測定し、前記第１の電流および前記第２の電流から前記第１の抵抗素子の抵抗値を検査する工程と、
   前記テスト端子に前記第２のスイッチ手段がＯＮしかつ前記第１のスイッチ手段がＯＦＦする範囲の第３の電圧をかけ、前記テスト端子に流れる第３の電流を測定し、前記テスト端子に前記第２のスイッチ手段がＯＮしかつ前記第１のスイッチ手段がＯＦＦする範囲で前記第３の電圧とは別の第４の電圧をかけ、前記テスト端子に流れる第４の電流を測定し、前記第３の電流および前記第４の電流から前記第２の抵抗素子の抵抗値を検査する工程とを含むことを特徴とする半導体回路の検査方法。
10. 請求項１〜７のいずれか１項に記載の半導体回路を検査する半導体回路の検査方法であって、
    前記テスト端子に前記第１のスイッチ手段がＯＮしかつ前記第２のスイッチ手段がＯＦＦする範囲の第１の電流を流し、前記テスト端子にかかる第１の電圧を測定し、前記テスト端子に前記第１のスイッチ手段がＯＮしかつ前記第２のスイッチ手段がＯＦＦする範囲で前記第１の電流とは別の第２の電流を流し、前記テスト端子にかかる第２の電圧を測定し、前記第１の電圧および前記第２の電圧から前記第１の抵抗素子の抵抗値を検査する工程と、
    前記テスト端子に前記第２のスイッチ手段がＯＮしかつ前記第１のスイッチ手段がＯＦＦする範囲の第３の電流を流し、前記テスト端子に流れる第３の電圧を測定し、前記テスト端子に前記第２のスイッチ手段がＯＮしかつ前記第１のスイッチ手段がＯＦＦする範囲で前記第３の電流とは別の第４の電流を流し、前記テスト端子に流れる第４の電圧を測定し、前記第３の電圧および前記第４の電圧から前記第２の抵抗素子の抵抗値を検査する工程とを含むことを特徴とする半導体回路の検査方法。
11. 前記第１の抵抗素子および前記第２の抵抗素子の抵抗値を測定した結果を所定の値と比較することによって、前記第１の抵抗素子および前記第２の抵抗素子の抵抗値を検査し、前記抵抗値の検査をもって、当該半導体回路を含む半導体デバイスの抵抗素子の検査とすることを特徴とする請求項９または１０記載の半導体回路の検査方法。

Images