JP2006295059A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006295059A
JP2006295059A JP2005117137A JP2005117137A JP2006295059A JP 2006295059 A JP2006295059 A JP 2006295059A JP 2005117137 A JP2005117137 A JP 2005117137A JP 2005117137 A JP2005117137 A JP 2005117137A JP 2006295059 A JP2006295059 A JP 2006295059A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
chip
semiconductor device
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005117137A
Other languages
English (en)
Other versions
JP4600130B2 (ja
Inventor
Tsuyoshi Fujino
剛志 藤野
Shinichi Noda
真一 野田
Shinji Imada
真嗣 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005117137A priority Critical patent/JP4600130B2/ja
Publication of JP2006295059A publication Critical patent/JP2006295059A/ja
Application granted granted Critical
Publication of JP4600130B2 publication Critical patent/JP4600130B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 チップ単位に半導体素子が形成された半導体ウェハを分断してなる半導体装置において、構成に応じて放熱性を適切に確保できるようにする。
【解決手段】 アイランド30の上に、第2の半導体素子20、第1の半導体素子10が順次積層されて搭載されており、これら両半導体素子10、20は接着剤70にて接着され、また、これら両半導体素子10、20とリード部40とがボンディングワイヤ70により電気的に接続され、これらのものがモールド樹脂60にて封止されている。ここにおいて、上段の第1の半導体素子10は、半導体ウェハ200から分断された2以上の複数のチップ単位Tの集合体として構成されている。
【選択図】 図2

Description

本発明は、チップ単位に半導体素子が形成された半導体ウェハを分断してなる半導体装置およびその製造方法に関する。
複数個の半導体チップを有するMCP(マルチチップパッケージ)は、シングルチップパッケージなどで用いている既存の半導体チップを組み合わせることにより、低コストで高い性能を、単一のパッケージにて実現することができる。そのため、メモリ製品等で新規に半導体チップを設計せずに高機能化を目指す用途に広く用いられてきた。
しかし、半導体装置を、複数個の半導体チップを積層してなるスタック構造のMCPとして構成した場合において、半導体チップを集合するときに放熱特性が悪化するという問題点があった。
この問題に対して、従来では、図5に示されるように、積層された半導体チップ1、2の間に、ペルチェ素子等の熱特性を改善する冷却素子900を介在させた半導体装置が提案されている(たとえば、特許文献1参照)。
この図5に示されるものでは、リードフレームのアイランド30の上に、下段の半導体チップ2をマウントし、その上に、上記冷却素子900を介して上段の半導体チップ1を積層し搭載し、これらをモールド樹脂60にて封止している。
ここで、上段の半導体チップ1は、元来、チップ搭載部であり放熱性に優れたアイランド30に直接マウントするように設計された比較的発熱量の大きいチップであり、このような上段の半導体チップ1と下段の半導体チップ2とをスタック構造のMCPとして集約し高機能化するためには、両半導体チップ1、2間に冷却素子900を介在させることが必要である。
特開2003−17638号公報
しかしながら、上記図5に示されるような半導体装置においては、特別な冷却素子が必要であり、また、半導体素子の積層方向すなわち装置の厚さ方向(図5中の上下方向)においてパッケージが大型化する、すなわち装置の体格が大型化するため、商品性などの面で問題がある。
また、図6は、一般的なスタック構造のMCPとしての半導体装置の要部を示す概略断面図である。このような半導体装置においては、積層された各半導体チップ1、2の間は接着剤70によって固定されているが、このように接着層が多段化されるため、上段の半導体チップ1の固定における剛性が低下する。
すると、図6に示されるように、上段の半導体チップ1に対して、ワイヤボンダー300によりワイヤボンディングを行うときに、上段の半導体チップ1の支持が不安定となるり、ワイヤボンドの品質が低下するという問題が生じる。
そのため、上段の半導体チップ1に対してワイヤボンディングを行うにあたっては、たとえば低衝撃のボンディングが可能なワイヤボンディング装置が必要となり、シングルチップパッケージに用いる一般的なものよりも高機能な特殊なワイヤボンディング装置を用いて、ワイヤボンドの品質を確保する必要があった。
このように、従来では、半導体チップの発熱量や配置形態など、半導体装置の構成に応じて適切に放熱性を確保することは困難であるというのが、実状であった。
本発明は、上記問題に鑑みてなされたものであり、チップ単位に半導体素子が形成された半導体ウェハを分断してなる半導体装置において、構成に応じて、放熱性を適切に確保できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、半導体ウェハ(200)に対してチップ単位に半導体素子(10)を形成した後、半導体ウェハ(200)を分断するようにした半導体装置の製造方法において、半導体ウェハ(200)を分断するとき、分断する単位を1チップ単位以上にて可変とすることを特徴としている。
本発明は、半導体チップの面積を変えれば、その放熱特性も変わるという点に着目し、半導体ウェハ(200)を分断するとき、分断する単位を、従来では1チップ単位に限定されていたものを、1チップ単位以上にて可変としたものである。
それによれば、半導体ウェハ(200)を分断することにより形成された半導体素子(10)のサイズを、1チップ単位、2チップ単位、3チップ単位、4チップ単位、……というように変えることができ、1つの半導体ウェハから複数の異なる放熱特性を持った半導体素子(10)を製造することができる。
具体的には、1個の半導体素子(10)として2チップ単位以上のもの、すなわち複数チップ単位のサイズのものを形成したときには、この半導体素子(10)中の1チップ単位のみを使用したり、個々のチップ単位の一部分を使用し、使用されている複数のチップ単位のトータルで1個の半導体素子(10)として機能させるようにする。
そのようにすれば、1個の半導体素子(10)の全域が発熱する領域にならずに、1個の半導体素子(10)中で、使用されずに発熱しないダミー領域が存在することになるため、1個の半導体素子(10)の中で、放熱部を形成したり、熱を分散させたりすることができ、結果として放熱特性を向上させることができる。
よって、本発明によれば、チップ単位に半導体素子(10)が形成された半導体ウェハ(200)を分断してなる半導体装置において、構成に応じて、放熱性を適切に確保することができる。そして、製品の応用範囲が拡大する。
ここで、請求項2に記載の発明のように、請求項1に記載の半導体装置の製造方法においては、半導体ウェハ(200)を分断することにより形成された半導体素子(10)を、チップ搭載部(30)に搭載するとともに、半導体素子(10)と半導体素子(10)の周囲に設けられたリード部材(40)とを電気的に接続した後、半導体素子(10)、チップ搭載部(30)およびリード部材(40)をモールド樹脂(60)により封止することを特徴とするものにできる。
また、請求項3に記載の発明のように、請求項2に記載の半導体装置の製造方法においては、半導体素子(10)とリード部材(40)との電気的接続を、ワイヤボンディングにより行うものにできる。
また、請求項4に記載の発明では、請求項2に記載の半導体装置の製造方法において、半導体ウェハ(200)を分断することにより形成された半導体素子(10)を第1の半導体素子(10)として用意し、第1の半導体素子(10)とは別体の第2の半導体素子(20)を用意し、チップ搭載部(30)の上に第2の半導体素子(20)を搭載し、この第2の半導体素子(20)の上に第1の半導体素子(10)を積層して接着した後、第1の半導体素子(10)とリード部材(40)とをワイヤボンディングにより電気的に接続することを特徴としている。
それによれば、第1の半導体素子(10)、すなわち下段の第2の半導体素子(20)上に積層された上段の半導体素子(10)については、そのサイズを複数チップ単位にすることで大型化でき接着面積を大きくできる。
そのため、本発明によれば、上記請求項1の発明の作用効果に加えて、第1の半導体素子(10)に対して、ワイヤボンディングするときに、第1の半導体素子(10)が安定して支持された状態を実現でき、特殊なワイヤボンディング装置を用いなくても、ワイヤボンドの品質を確保することができる。
請求項5に記載の発明では、チップ単位に半導体素子(10)が形成された半導体ウェハ(200)を分断してなる半導体装置において、半導体素子(10)は、2以上のチップ単位にて分断されたものであることを特徴としている。
本発明の半導体装置は、上記請求項1に記載の製造方法によって適切に製造されるものである。そして、本発明では、半導体素子(10)のサイズを、2チップ単位以上にて可変とすることができ、構成に応じて異なる放熱特性を有するものにできるため、上記請求項1の発明と同様の作用効果を奏することができる。
また、請求項6に記載の発明では、請求項5に記載の半導体装置において、半導体素子(10)はチップ搭載部(30)に搭載されており、半導体素子(10)の周囲には、半導体素子(10)と電気的に接続されたリード部材(40)が設けられており、半導体素子(10)、チップ搭載部(30)およびリード部材(40)は、モールド樹脂(60)により封止されていることを特徴としている。
本発明の半導体装置は、上記請求項2に記載の製造方法によって適切に製造されるものである。
また、請求項7に記載の発明では、請求項6に記載の半導体装置において、半導体素子(10)とリード部材(40)との電気的接続は、ワイヤボンディングにより行われていることを特徴としている。
本発明の半導体装置は、上記請求項3に記載の製造方法によって適切に製造されるものである。
また、請求項8に記載の発明では、請求項6に記載の半導体装置において、半導体素子(10)を第1の半導体素子(10)として、この第1の半導体素子(10)とは別体の第2の半導体素子(20)が、チップ搭載部(30)の上に搭載されており、第1の半導体素子(10)は、第2の半導体素子(20)の上に積層されて接着されており、第1の半導体素子(10)とリード部材(40)とはワイヤボンディングにより電気的に接続されていることを特徴としている。
本発明の半導体装置は、上記請求項4に記載の製造方法によって適切に製造されるものであり、その作用効果は請求項4の発明と同様である。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1は、本発明の実施形態に係る半導体装置100の概略断面構成を示す図である。図2において、(a)は本実施形態に係る半導体ウェハ200の概略平面図、(b)は同半導体ウェハ200における半導体素子10の分断方法を示す図であって(a)中のM部を拡大した平面図、(c)は図1に示される半導体装置100のモールド樹脂60を透過した概略平面構成を示す図である。
ここで、図2(a)および(c)、さらに後述する図3中に示される破線は、1つのチップ単位Tを区画する線である。
[構成等]
本実施形態の半導体装置100は、大きくは、第1の半導体素子10と、第2の半導体素子20と、これら両半導体素子10、20を搭載するチップ搭載部30と、チップ搭載部30の周囲に設けられ各半導体素子10、20にボンディングワイヤ50を介して電気的に接続されたリード部材40と、両半導体素子10、20、チップ搭載部30およびリード部材40を封止するモールド樹脂60とを備えて構成されている。
ここで、チップ搭載部30の上には、チップ搭載部30側から、第2の半導体素子20、第1の半導体素子10の順に積層されている。そして、チップ搭載部30と第2の半導体素子20との間、および、下段の第2の半導体素子20と上段の第1の半導体素子10との間は、たとえば、樹脂材料などからなる接着剤70を介して接着され互いに固定されている。
第1の半導体素子10および第2の半導体素子20は、本例では、図1、図2に示されるように、矩形板状をなすものであり、たとえば、シリコン半導体などの半導体基板にトランジスタなどの素子を半導体プロセス技術を用いて形成したICチップとして構成されている。
特に限定するものではないが、たとえば、第1の半導体素子10と第2の半導体素子20とでは、上段の第1の半導体素子10の方は比較的面積が小さく且つ発熱量が大きいものであり、下段の第2の半導体素子20の方は比較的面積が大きく且つ発熱量が小さいものにできる。
このことについて、より具体的にいうならば、第1の半導体素子10は、発熱量が大きいパワーMOS素子や電源IC、アナログドライバーICなどが形成されたものであり、第2の半導体素子20は、発熱量が小さいマイコン、メモリー素子などの素子が形成されたものにできる。
このように、両半導体素子10、20が接着剤70介して重ね合わせられて積層固定されたスタック構造のMCP構成とすることにより、小型化・高密度化に適した半導体装置100が実現されている。
ここで、第1および第2の半導体素子10、20は、チップ単位に半導体素子が形成された半導体ウェハを分断してなるものであるが、特に、本実施形態では、図2に示されるように、上段の第1の半導体素子10を、半導体ウェハ200から2以上の複数のチップ単位にて分断されたものとしている。
本例では、図2(b)、(c)に示されるように、第1の半導体素子10は、4個のチップ単位Tからなるものである。つまり、従来では、半導体ウェハ200は、1個のチップ単位T毎に分断されるが、本実施形態では、第1の半導体素子10は、複数個のチップ単位Tの集合体を1つの単位として分断される。
なお、下段の第2の半導体素子20については、上段の第1の半導体素子10よりもサイズが大きければよく、1チップ単位のものであっても、第1の半導体素子10と同様に、複数のチップ単位のものであってもよい。
そして、これら第1の半導体素子10および第2の半導体素子20は、その周囲に設けられたリード部材40と、ボンディングワイヤ50を介して電気的に接続されている。ここで、面積の大きい第2の半導体素子20の上に面積の小さい第1の半導体素子10を積層することで、第1の半導体素子10の支持を安定化させ、各半導体素子10、20に対するワイヤボンディングを可能としている。
ここでは、チップ搭載部30は、リードフレームのアイランド30であり、リード部材40は、リードフレームのリード部40からなるものである。このようなリードフレームとしては、Cuや42アロイ合金などの金属からなる素材板をエッチングやプレス加工などにより、アイランド30およびリード部40を有するパターンに形成し、モールド樹脂60による封止後に、カットやフォーミングされる一般的なものを採用できる。
なお、図2(c)に示されるように、アイランド30の外周部には、アイランド30の外方へ延びる吊りリード41が連結されている。この吊りリード41は、リードフレームのカット工程の前までに、アイランド30をリードフレームのフレーム部に連結して一体化させておくためのものである。
また、第1の半導体素子10および第2の半導体素子20とリード部40とを結線するボンディングワイヤ50は、AuやAlなどからなり、半導体分野において通常採用されるワイヤボンディング方法により形成されるものである。
ここで、本例では、図2(c)に示されるように、4個のチップ単位Tからなる第1の半導体素子10においては、4チップ単位Tのうちの1個のチップ単位Tのみにボンディングワイヤ50を接続している。そして、このボンディングワイヤ50が接続されたチップ単位Tが使用され、残りの3個のチップ単位Tは使用されないことになる。
そして、図1、図2に示されるように、本半導体装置100においては、第1の半導体素子10、第2の半導体素子20、アイランド30およびリード部40、さらにはボンディングワイヤ50が、モールド樹脂60により封止されている。
このモールド樹脂60は、エポキシ系樹脂などの半導体装置分野において通常用いられるあるいは用いられる可能性のあるモールド材料であって、たとえば金型を用いたトランスファーモールド法などにより成形されるものである。
なお、リード部材40としてのリードフレームのリード部40のうちモールド樹脂60内の部位であるインナーリードにおいてボンディングワイヤ50との接続がなされ、それとは反対側の端部がアウターリードとしてモールド樹脂60から突出している。
そして、本半導体装置100は、このアウターリードにて外部基材へはんだ付けなどにより実装可能となっている。このように、本半導体装置100は、マルチチップ構造を有するQFP(クワッドフラットパッケージ)として構成されている。
[製法等]
上記図1および図2に示される半導体装置100は、たとえば、次のようにして製造することができる。
まず、図2(a)、(b)に示される半導体ウェハ200を用意する。この半導体ウェハ200はシリコン半導体などからなり、個々のチップ単位T毎に、トランジスタなどの素子を半導体プロセス技術を用いて形成したものである。
次に、図2(b)に示されるように、この半導体ウェハ200を、複数のチップ単位T毎にダイシング装置等を用いて分断する。
本例では4チップ単位Tの集合体としての矩形領域毎に、半導体ウェハ200を分断するが、場合に応じて2チップ単位T毎、3チップ単位T毎、5チップ単位毎、……、というように分断する単位を、1チップ単位以上にて可変とする。そして、分断されたものが、本実施形態の第1の半導体素子10として構成される。
一方で、アイランド30、リード部40および吊りリード41がパターニングされたリードフレームを用意し、アイランド30上に接着剤70を介して第2の半導体素子20を搭載して接着した後、ワイヤボンディングを行い、第2の半導体素子20とリード部40とをボンディングワイヤ50により結線する。
続いて、第2の半導体素子20の上に接着剤70を介して第1の半導体素子10を重ね合わせて積層し、両半導体素子10、20を接着固定した後、ワイヤボンディングを行い、第1の半導体素子10とリード部40とをボンディングワイヤ50により結線する。
その後、これらリードフレーム、各半導体素子10、20およびボンディングワイヤ50が一体化されたものを、金型に設置し、トランスファーモールド法により、モールド樹脂60による封止を行う。こうして、上記図1、図2に示される本実施形態の半導体装置100ができあがる。
[効果等]
ところで、本実施形態によれば、半導体ウェハ200に対してチップ単位Tに半導体素子10を形成した後、半導体ウェハ200を分断するようにした半導体装置の製造方法において、半導体ウェハ200を分断するとき、分断する単位を1チップ単位T以上にて可変とすることを特徴とする製造方法が提供される。
また、本実施形態によれば、チップ単位Tに半導体素子10が形成された半導体ウェハ200を分断してなる半導体装置において、半導体素子10は、2以上のチップ単位Tにて分断されたものであることを特徴とする半導体装置100が提供される。上述したように、このような半導体装置は、上記した本実施形態の製造方法によって適切に製造されるものである。
このような本実施形態の半導体装置およびその製造方法は、半導体チップの面積を変えれば、その放熱特性も変わるという点に着目して考案されたものであり、半導体ウェハ200を分断するとき、分断する単位を、従来では1チップ単位に限定されていたものを、本実施形態では1チップ単位T以上にて可変としたものである。
それによれば、半導体ウェハ200を分断することにより形成された第1の半導体素子10のサイズを、1チップ単位T、2チップ単位T、3チップ単位T、4チップ単位T、……というように変えることができ、1つの半導体ウェハ200から複数の異なる放熱特性を持った半導体素子10を製造することができる。
具体的に、本実施形態では、1個の第1の半導体素子10として2チップ単位T以上の集合体、すなわち複数チップ単位Tのサイズのものを形成しており、この場合には、第1の半導体素子10中の1チップ単位Tのみを使用したり、個々のチップ単位Tの一部分を使用し、使用されている複数のチップ単位Tのトータルで1個の半導体素子10として機能させるようにする。
上記図2に示される例では、第1の半導体素子10は、4チップ単位Tからなるものであり、この第1半導体素子10においては、4チップ単位Tのうちの1チップ単位Tのみにボンディングワイヤ50を接続していた。
この場合、第1の半導体素子10のうち、ボンディングワイヤ50が接続された1チップ単位Tのみが使用される発熱することになるが、残りの3チップ単位Tは、使用されず発熱しないダミー領域となる。そして、使用される1チップ単位Tからの熱は、このダミー領域にて放熱される。つまり、本実施形態では、1個の半導体素子10の中である程度の放熱が可能になる。
また、図3は、本実施形態において第1の半導体素子10に対するボンディングワイヤ50の他の結線例を示す図である。このように、本実施形態においては、4チップ単位Tからなる第1の半導体素子10において、1チップ単位Tのみではなく、複数のチップ単位Tに対してボンディングワイヤ50を接続してもよい。
図3に示される例では、第1の半導体素子10を構成する4個のチップ単位Tの全てにボンディングワイヤ50が接続されている。この場合、個々のチップ単位Tの一部分を使用し、ボンディングワイヤ50が接続された4個のチップ単位Tのトータルで1個の半導体素子10として機能する。
具体的には、図3に示されるように、個々のチップ単位TがA、B、C、Dの4個のブロックからなり、これら4個のブロックを用いて1個の半導体素子として機能する場合、4個のチップ単位Tの1番目ではAブロック、2番目ではBブロック、3番目ではCブロック、4番目ではDブロック、というようにボンディングワイヤ50の結線を行う。
このようにした場合、各チップ単位T間を配線層等により電気的に接続することにより、4個のチップ単位Tのトータルで1個の半導体素子10として機能させることができる。そして、各チップ単位Tにおいて使用されない部分のブロックは発熱しないダミー領域となる。
つまり、この図3に示される例によれば、1個の第1の半導体素子10の中で、1つのチップ単位Tに熱を集中させることなく、熱を分散させることが可能になる。
このように、本実施形態によれば、1個の第1の半導体素子10の全域が発熱する領域にならずに、1個の第1の半導体素子10中において、使用されずに発熱しないダミー領域を存在させることができる。そのため、1個の第1の半導体素子10の中で、放熱部を形成したり、熱を分散させたりすることができ、結果として放熱特性を向上させることができる。
よって、本実施形態によれば、チップ単位Tに半導体素子10が形成された半導体ウェハ200を分断してなる半導体装置100において、構成に応じて、放熱性を適切に確保することができる。そして、製品の応用範囲が拡大する。
特に、本実施形態のように半導体装置100をスタック構造のMCPとして構成した場合、上段の第1の半導体素子10からの熱は、放熱性に優れたアイランド30に対して直接ではなく、下段の第2の半導体素子20を介して放熱されるため、一般的には上段の第1の半導体素子10の放熱性の確保が困難であるが、本実施形態では、第1の半導体素子10のサイズを複数チップ単位として大きくすることで、第1の半導体素子10の放熱特性を向上させている。
また、本実施形態では、第1の半導体素子10を2以上の複数のチップ単位にて分断されたものとしているため、1枚の半導体ウェハ200から採れる半導体素子10の数は減る。
しかしながら、このように半導体素子10を複数チップ単位としておけば、半導体素子10中のある1チップ単位が不良であっても、他の正常なチップ単位にワイヤボンディングするなどにより、正常な動作を確保することができ、不良の発生をほぼ0にできるという効果もある。
また、本実施形態の半導体装置の製造方法においては、半導体ウェハ200を分断することにより形成された半導体素子10を、チップ搭載部としてのアイランド30に搭載するとともに、半導体素子10と半導体素子10の周囲に設けられたリード部材としてのリード部40とを電気的に接続した後、半導体素子10、チップ搭載部30およびリード部40をモールド樹脂60により封止することも特徴のひとつである。
そして、この製造方法によって、本実施形態の半導体装置100として、半導体素子10はアイランド30に搭載されており、半導体素子10の周囲には、半導体素子10と電気的に接続されたリード部40が設けられており、半導体素子10、アイランド30およびリード部40は、モールド樹脂60により封止されていることを特徴とする半導体装置100が提供される。
そして、本実施形態においては、半導体素子10とリード部40との電気的接続を、ワイヤボンディングにより行っているが、ワイヤボンディング以外の各種の配線部材、接続部材、あるいは電気的接続方法などを用いてもよい。
また、本実施形態の半導体装置の製造方法においては、半導体ウェハ200を分断することにより形成された半導体素子10を第1の半導体素子10として用意し、第1の半導体素子10とは別体の第2の半導体素子20を用意し、アイランド30の上に第2の半導体素子20を搭載し、この第2の半導体素子20の上に第1の半導体素子10を積層して接着した後、第1の半導体素子10とリード部40とをワイヤボンディングにより電気的に接続することも、特徴のひとつである。
それにより、本実施形態の半導体装置100として、第2の半導体素子20がアイランド30の上に搭載されており、第1の半導体素子10は、第2の半導体素子20の上に積層されて接着されており、第1の半導体素子10とリード部40とがワイヤボンディングにより電気的に接続された半導体装置100が適切に製造される。
それによれば、下段の第2の半導体素子20上に積層された上段の第1の半導体素子10については、そのサイズを複数チップ単位にすることで大型化することができ、結果として、第1の半導体素子10の第2の半導体素子20への接着面積を大きくすることができる。
そのため、第1の半導体素子10に対してワイヤボンディングを行うときに、第1の半導体素子10が第2の半導体素子20上にて安定して支持された状態を実現することができ、特殊なワイヤボンディング装置を用いなくても、第1の半導体素子10においてワイヤボンドの品質を確保することができる。
たとえば、上段の第1の半導体素子10に対するワイヤボンディングは、上記図5に示されるように、ワイヤボンディング装置に備えられたワイヤボンダー300を用いて行われる。そして、このワイヤボンダー300によって第1の半導体素子10にボンディングワイヤ50が押しつけられ、超音波などを印加することでボンディングワイヤ50の接合が行われる。
このとき、従来では、上段の半導体素子が1チップ単位と小さいものであり、接着面積が狭いものとなることに加えて、上段と下段の両半導体素子の間の接着剤の弾性などにより、これら両半導体素子間の固定剛性が小さいものになる。
そのため、上記ワイヤボンダーによる荷重や超音波の印加により、第1の半導体素子には振動や変位が生じ、ボンディングワイヤ50の接続強度の確保が困難になる可能性がある。その点、本実施形態では、第1の半導体素子10の複数チップ単位化による大型化が図れ、そのような問題を回避できる。
(他の実施形態)
なお、上記実施形態では、複数個の半導体素子10、20が積層されたスタック構造のMCPという熱抵抗の高いパッケージについて、熱特性が改善された例を示したが、本発明は、それ以外にも、シングルチップパッケージ、並列マルチチップパッケージ(並列MCP)、放熱板付きパッケージなど熱抵抗の低いパッケージに対しても適用できる。
図4は、シングルチップパッケージとしてとしての半導体装置の概略断面構成を示す図である。この場合、半導体素子10は、放熱性に優れたアイランド30に直接放熱できるので、半導体素子10としては、1チップ単位で分断されたものでもよいし、2チップ単位以上で分断されたものであってもよい。
特に、1チップ単位で分断された半導体素子10は、上記シングルチップパッケージ、並列MCP、放熱板付きパッケージなど熱抵抗の低いパッケージに使用することで、半導体ウェハのチップ有効数を最大化させることできる。
また、チップ搭載部としては、リードフレームのアイランドでなくてもよい。たとえば、かしめや溶接などでヒートシンクが一体化されたヒートシンク付きのリードフレームを用いてもよく、この場合、チップ搭載部はヒートシンクとなる。
また、上記実施形態では、上段の第1の半導体素子10と下段の第2の半導体素子20とでは、第1の半導体素子10は比較的面積が小さく且つ発熱量が大きいものであり、第2の半導体素子20は比較的面積が大きく発熱量が小さいものであったが、これら第1および第2の半導体素子10、20における面積および発熱量の大小関係は上記実施形態の関係に限定されるものではない。
たとえば、上段の第1の半導体素子の方が下段の第2の半導体素子よりも面積が大きく発熱量が小さいものであってもよいし、第1の半導体素子と第2の半導体素子とで面積および発熱量が同等であってもよい。また、両半導体素子の形状も上記図示例のような矩形板状に限定されない。
要するに、本発明は、チップ単位に半導体素子が形成された半導体ウェハを分断してなる半導体装置において、半導体ウェハを分断して半導体素子を形成するとき、分断する単位を1チップ単位以上にて可変とすることにより、半導体素子を2以上のチップ単位にて分断されたものとしたことを要部とするものであり、その他の部分については、適宜設計変更が可能である。
本発明の実施形態に係る半導体装置の概略断面図である。 (a)は実施形態に係る半導体ウェハの概略平面図、(b)は(a)中のM部拡大平面図、(c)は図1に示される半導体装置の概略平面図である。 本実施形態において第1の半導体素子に対するボンディングワイヤの他の結線例を示す図である。 シングルチップパッケージとしてとしての半導体装置の概略断面図である。 従来の半導体装置の概略断面図である。 一般的なスタック構造のMCPとしての半導体装置の要部を示す概略断面図である。
符号の説明
10…第1の半導体素子、20…第2の半導体素子、
30…チップ搭載部としてのリードフレームのアイランド、
40…リード部材としてのリードフレームのリード部、
50…ボンディングワイヤ、60…モールド樹脂、200…半導体ウェハ。

Claims (8)

  1. 半導体ウェハ(200)に対してチップ単位に半導体素子(10)を形成した後、前記半導体ウェハ(200)を分断するようにした半導体装置の製造方法において、
    前記半導体ウェハ(200)を分断するとき、分断する単位を1チップ単位以上にて可変とすることを特徴とする半導体装置の製造方法。
  2. 前記半導体ウェハ(200)を分断することにより形成された前記半導体素子(10)を、チップ搭載部(30)に搭載するとともに、前記半導体素子(10)と前記半導体素子(10)の周囲に設けられたリード部材(40)とを電気的に接続した後、
    前記半導体素子(10)、前記チップ搭載部(30)および前記リード部材(40)をモールド樹脂(60)により封止することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記半導体素子(10)と前記リード部材(40)との電気的接続を、ワイヤボンディングにより行うことを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記半導体ウェハ(200)を分断することにより形成された前記半導体素子(10)を第1の半導体素子(10)として用意し、前記第1の半導体素子(10)とは別体の第2の半導体素子(20)を用意し、
    前記チップ搭載部(30)の上に前記第2の半導体素子(20)を搭載し、この第2の半導体素子(20)の上に前記第1の半導体素子(10)を積層して接着した後、
    前記第1の半導体素子(10)と前記リード部材(40)とをワイヤボンディングにより電気的に接続することを特徴とする請求項2に記載の半導体装置の製造方法。
  5. チップ単位に半導体素子(10)が形成された半導体ウェハ(200)を分断してなる半導体装置において、
    前記半導体素子(10)は、2以上のチップ単位にて分断されたものであることを特徴とする半導体装置。
  6. 前記半導体素子(10)はチップ搭載部(30)に搭載されており、
    前記半導体素子(10)の周囲には、前記半導体素子(10)と電気的に接続されたリード部材(40)が設けられており、
    前記半導体素子(10)、前記チップ搭載部(30)および前記リード部材(40)は、モールド樹脂(60)により封止されていることを特徴とする請求項5に記載の半導体装置。
  7. 前記半導体素子(10)と前記リード部材(40)との電気的接続は、ワイヤボンディングにより行われていることを特徴とする請求項6に記載の半導体装置。
  8. 前記半導体素子(10)を第1の半導体素子(10)として、この第1の半導体素子(10)とは別体の第2の半導体素子(20)が、前記チップ搭載部(30)の上に搭載されており、
    前記第1の半導体素子(10)は、前記第2の半導体素子(20)の上に積層されて接着されており、
    前記第1の半導体素子(10)と前記リード部材(40)とはワイヤボンディングにより電気的に接続されていることを特徴とする請求項6に記載の半導体装置。
JP2005117137A 2005-04-14 2005-04-14 半導体装置およびその製造方法 Expired - Fee Related JP4600130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005117137A JP4600130B2 (ja) 2005-04-14 2005-04-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005117137A JP4600130B2 (ja) 2005-04-14 2005-04-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006295059A true JP2006295059A (ja) 2006-10-26
JP4600130B2 JP4600130B2 (ja) 2010-12-15

Family

ID=37415273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117137A Expired - Fee Related JP4600130B2 (ja) 2005-04-14 2005-04-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4600130B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009017070A1 (ja) * 2007-07-27 2009-02-05 Nikon Corporation 積層型半導体装置
JP2009027073A (ja) * 2007-07-23 2009-02-05 Elpida Memory Inc 積層メモリ
JP2015528444A (ja) * 2012-08-17 2015-09-28 韓国生産技術研究院Korea Institute Of Industrial Technology 複数のゲストガスと水とを反応させてガスハイドレートを製造する方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235264A (ja) * 1988-03-15 1989-09-20 Toshiba Corp 半導体集積回路装置
JPH10116958A (ja) * 1996-10-09 1998-05-06 Niigata Seimitsu Kk メモリシステム
JPH11150227A (ja) * 1997-11-19 1999-06-02 Sharp Corp 集積回路装置およびその製造方法
WO2002082540A1 (fr) * 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
JP2003197857A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235264A (ja) * 1988-03-15 1989-09-20 Toshiba Corp 半導体集積回路装置
JPH10116958A (ja) * 1996-10-09 1998-05-06 Niigata Seimitsu Kk メモリシステム
JPH11150227A (ja) * 1997-11-19 1999-06-02 Sharp Corp 集積回路装置およびその製造方法
WO2002082540A1 (fr) * 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
JP2003197857A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027073A (ja) * 2007-07-23 2009-02-05 Elpida Memory Inc 積層メモリ
WO2009017070A1 (ja) * 2007-07-27 2009-02-05 Nikon Corporation 積層型半導体装置
CN102427074A (zh) * 2007-07-27 2012-04-25 株式会社尼康 层叠型半导体器件
US8299848B2 (en) 2007-07-27 2012-10-30 Nikon Corporation Multi-layered semiconductor apparatus
US8436680B2 (en) 2007-07-27 2013-05-07 Nikon Corporation Multi-layered semiconductor apparatus
CN103219326A (zh) * 2007-07-27 2013-07-24 株式会社尼康 层叠型半导体器件
JP5600939B2 (ja) * 2007-07-27 2014-10-08 株式会社ニコン 積層型半導体装置
JP2015528444A (ja) * 2012-08-17 2015-09-28 韓国生産技術研究院Korea Institute Of Industrial Technology 複数のゲストガスと水とを反応させてガスハイドレートを製造する方法
US9695374B2 (en) 2012-08-17 2017-07-04 Korea Institute Of Industrial Technology Method for producing gas hydrate by reacting plurality of guest gases and water

Also Published As

Publication number Publication date
JP4600130B2 (ja) 2010-12-15

Similar Documents

Publication Publication Date Title
US8796831B2 (en) Complex semiconductor packages and methods of fabricating the same
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US8188583B2 (en) Semiconductor device and method of manufacturing same
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP2009295959A (ja) 半導体装置及びその製造方法
CN107017172A (zh) 使不同类型的半导体管芯附接到同一导热法兰的多管芯封装
US7025848B2 (en) Heat sink for chip package and bonding method thereof
JP5036409B2 (ja) 半導体装置及びその製造方法
JP2006261519A (ja) 半導体装置及びその製造方法
US6972372B1 (en) Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
JP2012015225A (ja) 半導体装置
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP4600130B2 (ja) 半導体装置およびその製造方法
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
JPH0384958A (ja) マルチチップパッケージの製造方法
JP4556732B2 (ja) 半導体装置及びその製造方法
JP5620437B2 (ja) 半導体装置
JP6131875B2 (ja) 半導体パッケージ
JP5385438B2 (ja) 半導体装置
JPH03218031A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
TW200849513A (en) Leadframe array with riveted heat sinks
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2551349B2 (ja) 樹脂封止型半導体装置
JP2008300390A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees