JP2006287491A - 振幅検出回路、振幅検出方法及び光通信装置 - Google Patents

Abstract

【課題】 ピーク検出に必要なキャパシタを用いることなく時定数を大幅に小さくできる振幅検出回路を実現する。
【解決手段】 ａに示す入力信号（入力ｉｎ）を折り返してｂに示す折り返し信号を得る。この折り返し信号波形は、入力ｉｎのハイからロウ、ロウからハイへの遷移点で入力の立ち上がり・立下り時間のためへこみｑが生じており、検出した振幅値に誤差が生じる。一方、入力ｉｎを微分してｃに示す微分波形を得、さらにこれを折り返してｄに示す折り返し信号を得る。次に、ｂとｄとを加算することにより、へこみｑがｄにより補正され、ピーク値Ｐに示すような入力ｉｎのピーク値に対応する平坦な出力を得ることができる。即ち、キャパシタを用いないで入力ｉｎの振幅を検出することができる。
【選択図】 図３

Description

本発明は、入力信号のピーク値を検出する振幅検出回路、振幅検出方法及びこの振幅検出回路を用いた光通信装置に関するものである。

一般に光受信器は、入力されるＮＲＺ信号等の光信号を電気信号に変換しＡＧＣアンプにより所定の振幅に増幅した後、ＣＤＲ（CLK and DATA Recovery circuit）により、ＮＲＺ信号からデータとクロックの再生が行われる。ＣＤＲへの入力信号の振幅は一定であることが望ましいため、ＡＧＣアンプの出力の振幅を検出して、これが一定になるようにＡＧＣアンプの利得が制御される。この制御はフィードバック制御によって行われるので、ＡＧＣアンプの安定な動作のためには、フィードバック制御系の時定数の設定に気をつけなければならない。ＡＧＣアンプの場合、フィードバック制御系に含まれる時定数としては、振幅検出のためのピーク値検出回路に含まれるキャパシタにより決まる時定数と、制御の応答速度を決める時定数がある。

従来のピーク検出回路は図１２（ａ）のように、整流ダイオードＤと半波整流出力のピーク電圧を保持するためのキャパシタＣを用いて構成されている。ＡＧＣアンプの安定な動作のためには、ピーク検出回路の時定数に対して制御の応答速度を決める時定数を十分大きくしなければならず、これがＡＧＣアンプの応答速度の高速化の障害となっている。また、従来のピーク検出回路では、入力ｉｎの振幅の変化に関して、図１２（ｂ）のように入力振幅が小から大への変化に対しては追従するものの、図１２（ｃ）のように入力振幅が大から小への変化に対しては、素早く追従できないという問題があった。
尚、従来より高速で変化する信号のピーク値及びその発生点を確実に捉えるピーク検出回路が提案されている（例えば、特許文献１参照）。
特開平９−２１８２２５号公報

図１２（ａ）における上述の問題は、キャパシタＣを小さくすれば解消されるが、そうすると今度は、ピーク検出回路がＮＲＺ信号の同符号連続に対して十分に電圧を保持することができなくなり、正しい振幅値を検出できないという問題が生じた。また、特許文献１では、後述する本発明の実施の形態のように入力信号を折り返していないので、検出値に誤差が生じる等の問題があった。また、昨今では光インターフェースがアクセス系にも使われ、特にＰＯＮ系ではバースト信号を受信する必要があり、ＡＧＣアンプの高速応答性が望まれている。
本発明は、ピーク検出に必要なキャパシタを用いることなく時定数を大幅に小さくできる振幅検出回路及び光通信装置を実現するものである。

請求項１記載の発明は、入力信号を折り返す折り返し回路と、前記入力信号を微分して折り返す微分折り返し回路と、前記折り返し回路の出力と前記微分折り返し回路の出力とを加算することにより前記入力信号の振幅検出信号を出力する加算回路とを有することを特徴とする。

請求項２記載の発明は、請求項１記載の発明において、前記折り返し回路と前記加算回路との間、又は前記微分折り返し回路と前記加算回路との間に遅延回路を有することを特徴とする。

請求項３記載の発明は、請求項１又は２記載の発明において、前記微分折り返し回路と前記加算回路との間に増幅回路を有することを特徴とする。

請求項４記載の発明は、請求項１から３のいずれか１項に記載の発明において、前記入力信号の平均値を検出する第１の平均値検出回路と、前記入力信号を微分した信号の平均値を検出する第２の平均値検出回路と、前記折り返し回路の出力と前記第１の平均値検出回路の出力とが入力され、その差動出力を前記加算回路に供給する第１の差動増幅回路と、前記微分折り返し回路の出力と前記第２の平均値検出回路の出力とが入力され、その差動出力を前記加算回路に供給する第２の差動増幅回路とを備えたことを特徴とする。

請求項５記載の発明は、入力信号を折り返した信号と、前記入力信号を微分して折り返した信号とを加算することを特徴とする。

請求項６記載の発明は、請求項５記載の発明において、前記入力信号を折り返した信号と、前記入力信号を微分して折り返した信号の何れかを遅延させることを特徴とする。

請求項７記載の発明は、請求項５又は６記載の発明において、前記入力信号を微分して折り返した信号を増幅することを特徴とする。

請求項８記載の発明は、請求項５から７のいずれか１項に記載の発明において、前記入力信号の平均値を検出して第１の平均値を得、前記入力信号を微分した信号の平均値を検出して第２の平均値を得、前記入力信号を折り返した信号と前記第１の平均値との差動信号と、前記微分して折り返した信号と前記第２の平均値との差動信号とを加算することを特徴とする。

請求項９記載の発明は、入力される光信号を電気信号に変換する受光素子と、前記電気信号の利得を制御するＡＧＣ回路と、前記ＡＧＣ回路の出力からデータとクロックを再生する再生回路と、前記ＡＧＣ回路の出力の振幅を検出する振幅検出回路と、前記振幅検出回路の検出出力に基づいて前記ＡＧＣ回路の利得を制御するフィードバック回路とを有し、前記振幅検出回路は、入力信号を折り返す折り返し回路と、前記入力信号を微分して折り返す微分折り返し回路と、前記折り返し回路の出力と前記微分折り返し回路の出力とを加算することにより前記入力信号の振幅検出信号を出力する加算回路とを有することを特徴とする。

請求項１０記載の発明は、請求項９記載の発明において、前記折り返し回路と前記加算回路との間、又は前記微分折り返し回路と前記加算回路との間に遅延回路を有することを特徴とする。

請求項１１記載の発明は、請求項９又は１０記載の発明において、前記微分折り返し回路と前記加算回路との間に増幅回路を有することを特徴とする。

請求項１２記載の発明は、請求項９から１１のいずれか１項に記載の発明において、前記入力信号の平均値を検出する第１の平均値検出回路と、前記入力信号を微分した信号の平均値を検出する第２の平均値検出回路と、前記折り返し回路の出力と前記第１の平均値検出回路の出力とが入力され、その差動出力を前記加算回路に供給する第１の差動増幅回路と、前記微分折り返し回路の出力と前記第２の平均値検出回路の出力とが入力され、その差動出力を前記加算回路に供給する第２の差動増幅回路とを有することを特徴とする。

請求項１，５，９の発明によれば、ピーク検出に必要なキャパシタが不要となるので、ピーク検出回路特有の（充）放電時定数がなくなり、高速なフィードバック回路が実現可能になる。また、ｂｉｔ ｂｙ ｂｉｔ動作を必要とするバースト信号の受信が可能なＡＧＣアンプが実現できる。さらに、部品点数の削減や実装面積の削減が可能になる。

請求項２から４、６から８、１０から１２の発明によれば、入力信号の折り返し信号における例えば図３のｂのようなへこみｑが十分に平坦になるように補正して、精度の高いピーク検出を実現することができる。

以下、本発明の実施形態を図面と共に説明する。
図１は本発明の第１の実施形態による振幅検出回路の構成を示すブロック図である。
図１において、折り返し回路１０は、入力信号（入力ｉｎ）の折り返し信号を生成する。通常は図２（ａ）に構成例を示す公知の全波整流回路を用いる。
図２（ａ）において、折り返し回路１０は、演算増幅器１０１とダイオード１０３，１０４と抵抗１０５，１０６で構成される反転半波整流回路１１１と、演算増幅器１０２と抵抗１０７〜１１０で構成される加算回路１１２から構成される。図２（ａ）における（１）（２）（３）の信号波形を図２（ｂ）示す。

図１において、微分折り返し回路２０は、入力ｉｎのハイレベルからロウレベルまたはロウレベルからハイレベルへの遷移点においてパルス状の信号(微分信号)を出力する。このパルス状の信号を用いて入力ｉｎの上記遷移点で発生する折り返し回路１０の出力に生じるへこみを補正し、振幅値に誤差が生じないようにする。

微分折り返し回路２０は、微分回路２０１と折り返し回路２０２とで構成される。微分回路２０１は、入力ｉｎのハイレベルからロウレベル、またはロウレベルからハイレベルの遷移点においてパルス状の信号を出力する。通常、公知のハイパスフィルタを用いる。折り返し回路２０２は、微分回路 ２０１の出力であるパルス状の信号の折り返し信号を出力する。折り返し回路１０と同様に通常は公知の全波整流回路を用いる。
加算回路３０は、折り返し回路１０の出力と微分折り返し回路２０の出力を加算して、入力ｉｎのピーク値Ｐ(振幅検出信号)を出力する。

次に、図１〜図４を用いて動作を説明する。尚、以下に説明する各本実施の形態では、入力信号（入力ｉｎ）をＮＲＺ信号とするが、入力信号はＲＺ信号であってもよい。
図１において、ａに示す入力信号（入力ｉｎ）が、折り返し回路１０に入力されると、ｂに示す折り返し信号が得られる。図２（ａ）（ｂ）においては、（１）の入力ｉｎを反転半波整流回路１１１で反転した（２）の信号と、入力ｉｎとを加算回路１１２で加算することで（３）の入力信号の折り返し信号ｏｕｔ(図１のｂ)を得ることができる。

即ち、折り返し回路１０から出力される折り返し信号は、図２（ｂ）において、入力信号の一点鎖線で示す基準電圧ｖより下側の波形が、基準電圧ｖより上側に折り返された（３）に示す波形を有する。この折り返し信号波形には、入力ｉｎがハイレベルからロウレベル、及びロウレベルからハイレベルへ遷移するところでは入力の立ち上がり時間と立下り時間が有限のために、下向きのへこみｑが生じており、検出した振幅値に誤差が生じる。

一方、図１において、入力ｉｎは、微分折り返し回路２０の微分回路２０１にも入力される。微分回路 ２０１は、入力ｉｎのハイレベルからロウレベル、及びロウレベルからハイレベルの遷移点において図３のｃに示すパルス状の信号を出力する。図３のａは入力ｉｎ(図２の（１）の入力ｉｎとは異なる波形が図示されている)を示す。ｂはその折り返し波形を示すもので、前述のへこみｑが生じている。上記微分回路２０１の出力（図３のｃ）は折り返し回路２０２により折り返されて図３のｄに示す折り返し信号となる。

折り返し回路１０の出力である図３のｂと微分折り返し回路２０の出力である図３のｄとを加算回路３０で加算することにより、図３のbに生じていたへこみｑが図３のｄにより補正され、図３のピーク値Ｐに示すような、入力信号（入力ｉｎ）のピーク値に対応する平坦な出力を得ることができる。即ち、入力信号（入力ｉｎ）の振幅を検出することができる。

本実施形態によれば、次のような効果を得ることができる。
１．ピーク検出回路特有の（充）放電時定数がないため、例えば図４に示すような高速なフィードバック回路が実現可能となる。図４によれば、入力ｉｎの小から大への変化(図４（ａ）)、及び入力ｉｎの大から小への変化(図４（ｂ）)対してピーク値Ｐ（太い一点鎖線で示す）が高速で応答していることが分かる。従って、ＡＧＣ等のフィードバック制御系を安定に動作させることができる。

２. ピーク検出回路特有の（充）放電時定数がないため、ｂｉｔ ｂｙ ｂｉｔ動作を必要とするバースト信号等の受信が可能である。図４はバースト信号を受信する例を示したものである。
３．ピーク検出に必要なキャパシタが不要となるため、部品点数の削減、実装面積を削減することができる。
４. ＬＳＩ内部の素子だけで構成でき、キャパシタのような外付け部品が不要である。

図５は本発明の第２の実施形態による振幅検出回路の構成を示すブロック図であり、図１と対応する部分には同一番号を付して重複する説明は省略する。
図１の第１の実施形態においては、折り返し回路１０の出力波形（図３のｂ）と微分折り返し回路２０（図３のｄ）との位相ずれにより、図３のｂのへこみｑと図３のｄのパルス信号とが一致せず、へこみｑが十分に補正できない場合がある。

このために本実施形態は、図５に示すように、折り返し回路１０と加算回路３０との間に遅延回路４０を付加したものである。
尚、遅延回路４０は、場合によっては微分折り返し回路２０と加算回路３０との間に挿入しても、同様な効果が得られる。

図６は本発明の第３の実施形態による振幅検出回路の構成を示すブロック図であり、図５と対応する部分には同一番号を付して重複する説明は省略する。
本実施形態は、図６のように前記第２の実施の形態の図５に増幅回路５０を付加したものである。

本実施形態によれば、微分折り返し回路２０の出力の振幅を増幅回路５０により調整できるので、図３のピーク値Ｐをより精密に平坦化することができる。
尚、折り返し回路１０の出力（図３のｂ）と微分折り返し回路２０（図３のｄ）の出力との位相ずれの調整の必要がなければ、遅延回路４０を省略してもよい。

図７は本発明の第４の実施形態による振幅検出回路の構成を示すブロック図である。
本実施形態は、入力ｉｎの折り返し信号とその中間の基準電圧との差電圧を用いて振幅検出を行うものである。

図７において、折り返し回路１０は図１と同様に入力ｉｎの折り返し信号を出力する。（図３のｂ）。平均値検出回路６０は、入力ｉｎの平均値ｓ１（図８のａの一点鎖線及びｂ）を出力する。平均値検出回路６０の出力と、折り返し回路１０の出力とを差動増幅回路７０で増幅することにより、差電圧として図８のｂの信号を得ることができる。この場合も、入力ｉｎがハイレベルからロウレベル及びロウレベルからハイレベルへ遷移するところでは、入力の立ち上がり時間と立下り時間が有限のため下向きのへこみｑが生じるので、このへこみｑを補正する必要がある。

このため、微分折り返し回路２１（図１の微分折り返し回路２０と同様な構成・動作を有する）の出力と、平均値検出回路６１により得られる微分回路 ２０１の出力の平均値ｓ２（図８のｃ及びｄ）とを差動増幅回路７１で増幅することにより、差電圧として図８のｄの信号を出力する。加算回路３０は、差動増幅回路７０の出力と差動増幅回路７１の出力を加算することにより、入力ｉｎの下向きのへこみｑを補正し、図３のピーク値Ｐに示すような、入力信号のピーク値に対応する平坦な出力を得ることができる。
尚、平均値検出回路６０，６１は公知の積分回路等を用いてよい。

本実施形態によれば、ピーク検出に必要なキャパシタを用いていないため、第１の実施の形態と同様な効果を得ることができる。また、第２、第３の実施形態のように、遅延回路４０や増幅回路５０を付加すれば、図３のピーク値Ｐをより精密に平坦化することができる。

図９は本発明の第５の実施形態による振幅検出回路の構成を示すブロック図であり、図１と対応する部分には同一番号を付してある。本実施形態は、入力信号がバランス信号の場合に適用できるものである。図９はバランス信号である入力信号ｉｎｐ、ｉｎｎが入力される折り返し回路１０及び微分折り返し回路２０の構成を示す。

図９において、折り返し回路１０は、入力信号ｉｎｐ、ｉｎｎについてそれぞれ折り返し回路ｐ１０１、折り返し回路ｎ１０２を備える。微分折り返し回路２０は、入力信号ｉｎｐ、ｉｎｎについてそれぞれ微分回路ｐ２０１、折り返し回路ｐ２０２と、微分回路ｎ２０３、折り返し回路ｎ２０４を備える。動作については、入力信号ｉｎｐ、ｉｎｎの系統について図１の場合と同じなので説明を省略する。

図１０（ａ）は、図９における折り返し回路ｐ１０１、ｐ２０２の回路構成を示し、図１０(ｂ)は、折り返し回路ｎ１０２、ｎ２０４の回路構成を示す。それぞれ一対のトランジスタと電流源及び電源により図示のように構成されている。

図１１は本発明による振幅検出回路を適用し得る光受信器の実施の形態を示すブロック図である。
図１１において、入力される光信号を受光素子８０とプリアンプ８１により電気信号に変換し、ＡＧＣアンプ８２と線形アンプ８３により所定の振幅に増幅した後、ＣＤＲ８４において、ＮＲＺ信号のデータとクロックが再生される。

前述したように、ＣＤＲ８４への入力信号の振幅は一定であることが望ましいので、本発明の振幅検出回路１を線形アンプ８３の出力側に設けている。振幅検出回路１により線形アンプ８３の出力振幅を検出し、ＡＧＣフィードバックアンプ８５において、上記検出された振幅(所定のオフセット電圧Ｖｏｆｆｓｅｔが加算されている)と所望の振幅との誤差を増幅し、負帰還制御することによりＡＧＣアンプ８２の利得を制御してＣＤＲ８４への入力信号の振幅が所望の振幅になるようにしている。

尚、本実施形態は光受信器であるが光送受信器であってもよく、本発明は光信号の受信及び／又は送信を行う光通信装置に適用することができる。
このほかに本発明は、基幹系ＳＯＮＥＴ／ＳＤＨ光インターフェース、１０ＧｂＥ光インターフェース、アクセス系バースト信号対応光インターフェース等に適用することができる。

本発明の第１の実施形態による振幅検出回路を示すブロック図である。 折り返し回路の構成図及び信号波形図である。 図１の各部の信号波形図である。 第１の実施形態の効果を示す信号波形図である。 本発明の第２の実施形態による振幅検出回路を示すブロック図である。 本発明の第３の実施形態による振幅検出回路を示すブロック図である。 本発明の第４の実施形態による振幅検出回路を示すブロック図である。 図７の各部の信号波形図である。 本発明の第５の実施形態による振幅検出回路を示すブロック図である。 図９の折り返し回路を示す構成図である。 本発明の実施形態による光受信器を示すブロック図である。 従来のピーク検出回路を示す構成図及びその動作を示す波形図である。

符号の説明

１ 振幅検出回路
１０ 折り返し回路
２０、２１ 微分折り返し回路
３０ 加算回路
４０ 遅延回路
５０ 増幅回路
６０，６１ 平均値検出回路
７０，７１ 差動増幅回路
８０ 受光素子
８２ ＡＧＣアンプ
８４ ＣＤＲ
８５ ＡＧＣフィードバックアンプ
２０１ 微分回路
２０２、２０４ 折り返し回路

Claims (12)

1. 入力信号を折り返す折り返し回路と、
   前記入力信号を微分して折り返す微分折り返し回路と、
   前記折り返し回路の出力と前記微分折り返し回路の出力とを加算することにより前記入力信号の振幅検出信号を出力する加算回路とを有することを特徴とする振幅検出回路。
2. 前記折り返し回路と前記加算回路との間、又は前記微分折り返し回路と前記加算回路との間に遅延回路を有することを特徴とする請求項１記載の振幅検出回路。
3. 前記微分折り返し回路と前記加算回路との間に増幅回路を有することを特徴とする請求項１又は２記載の振幅検出回路。
4. 前記入力信号の平均値を検出する第１の平均値検出回路と、
   前記入力信号を微分した信号の平均値を検出する第２の平均値検出回路と、
   前記折り返し回路の出力と前記第１の平均値検出回路の出力とが入力され、その差動出力を前記加算回路に供給する第１の差動増幅回路と、
   前記微分折り返し回路の出力と前記第２の平均値検出回路の出力とが入力され、その差動出力を前記加算回路に供給する第２の差動増幅回路とを備えたことを特徴とする請求項１から３のいずれか１項に記載の振幅検出回路。
5. 入力信号を折り返した信号と、前記入力信号を微分して折り返した信号とを加算することを特徴とする振幅検出方法。
6. 前記入力信号を折り返した信号と、前記入力信号を微分して折り返した信号の何れかを遅延させることを特徴とする請求項５記載の振幅検出方法。
7. 前記入力信号を微分して折り返した信号を増幅することを特徴とする請求項５又は６記載の振幅検出方法。
8. 前記入力信号の平均値を検出して第１の平均値を得、
   前記入力信号を微分した信号の平均値を検出して第２の平均値を得、
   前記入力信号を折り返した信号と前記第１の平均値との差動信号と、前記微分して折り返した信号と前記第２の平均値との差動信号とを加算することを特徴とする請求項５から７のいずれか１項に記載の振幅検出方法。
9. 入力される光信号を電気信号に変換する受光素子と、
   前記電気信号の利得を制御するＡＧＣ回路と、
   前記ＡＧＣ回路の出力からデータとクロックを再生する再生回路と、
   前記ＡＧＣ回路の出力の振幅を検出する振幅検出回路と、
   前記振幅検出回路の検出出力に基づいて前記ＡＧＣ回路の利得を制御するフィードバック回路とを有し、前記振幅検出回路は、
   入力信号を折り返す折り返し回路と、
   前記入力信号を微分して折り返す微分折り返し回路と、
   前記折り返し回路の出力と前記微分折り返し回路の出力とを加算することにより前記入力信号の振幅検出信号を出力する加算回路とを有することを特徴とする光通信装置。
10. 前記折り返し回路と前記加算回路との間、又は前記微分折り返し回路と前記加算回路との間に遅延回路を有することを特徴とする請求項９記載の光通信装置。
11. 前記微分折り返し回路と前記加算回路との間に増幅回路を有することを特徴とする請求項９又は１０記載の光通信装置。
12. 前記入力信号の平均値を検出する第１の平均値検出回路と、
    前記入力信号を微分した信号の平均値を検出する第２の平均値検出回路と、
    前記折り返し回路の出力と前記第１の平均値検出回路の出力とが入力され、その差動出力を前記加算回路に供給する第１の差動増幅回路と、
    前記微分折り返し回路の出力と前記第２の平均値検出回路の出力とが入力され、その差動出力を前記加算回路に供給する第２の差動増幅回路とを有することを特徴とする請求項９から１１のいずれか１項に記載の光通信装置。

Images